JPH08235143A - クラスタ構成の並列計算機 - Google Patents
クラスタ構成の並列計算機Info
- Publication number
- JPH08235143A JPH08235143A JP7039545A JP3954595A JPH08235143A JP H08235143 A JPH08235143 A JP H08235143A JP 7039545 A JP7039545 A JP 7039545A JP 3954595 A JP3954595 A JP 3954595A JP H08235143 A JPH08235143 A JP H08235143A
- Authority
- JP
- Japan
- Prior art keywords
- cluster
- inter
- communication register
- access
- intra
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 異なるクラスタの演算プロセッサ間の排他制
御、同期制御、通信制御を高速に処理実行する。 【構成】 複数個のクラスタ１０〜１ｎと、それらを結
合するクラスタ間相互結合網２より構成されるクラスタ
構成の並列計算機において、全てのクラスタ内の全ての
演算プロセッサよりリードアクセス、およびライトアク
セス可能なクラスタ間通信レジスタ装置３を設け、これ
をクラスタ間相互結合網２に接続することにより、排他
制御、同期制御、通信制御で用いる共有変数を、このク
ラスタ間通信レジスタ装置３に割り当てる。 【効果】 共有変数のアクセスタイムの高速化、および
アクセススループットの向上ができる。
御、同期制御、通信制御を高速に処理実行する。 【構成】 複数個のクラスタ１０〜１ｎと、それらを結
合するクラスタ間相互結合網２より構成されるクラスタ
構成の並列計算機において、全てのクラスタ内の全ての
演算プロセッサよりリードアクセス、およびライトアク
セス可能なクラスタ間通信レジスタ装置３を設け、これ
をクラスタ間相互結合網２に接続することにより、排他
制御、同期制御、通信制御で用いる共有変数を、このク
ラスタ間通信レジスタ装置３に割り当てる。 【効果】 共有変数のアクセスタイムの高速化、および
アクセススループットの向上ができる。
Description
【０００１】
【産業上の利用分野】本発明はクラスタ構成の並列計算
機に関する。
機に関する。
【０００２】
【従来の技術】従来のクラスタ構成の並列計算機は、複
数個のクラスタと、それらを結合するクラスタ間相互結
合網より構成されている。クラスタとは、複数個の演算
プロセッサ，主記憶装置およびクラスタ間相互結合網間
を接続するクラスタ内相互結合網より構成される並列計
算機ノードのことを言う。
数個のクラスタと、それらを結合するクラスタ間相互結
合網より構成されている。クラスタとは、複数個の演算
プロセッサ，主記憶装置およびクラスタ間相互結合網間
を接続するクラスタ内相互結合網より構成される並列計
算機ノードのことを言う。
【０００３】クラスタ間相互結合網は、結合網タイプと
して、例えばフルクロスバー（スロスバースイッチ）を
選択することができるが、この結合網はクラスタ間の通
信（アクセス）のルーティングしか行わない。
して、例えばフルクロスバー（スロスバースイッチ）を
選択することができるが、この結合網はクラスタ間の通
信（アクセス）のルーティングしか行わない。
【０００４】従って、異なるクラスタに属する複数個の
演算プロセッサ間において、排他制御、同期制御、通信
制御を行う為には、例えば、富田眞治・末吉敏則共著
「並列処理マシン」（電子情報通信学会編，オーム社発
行）Ｐ．１１７〜１２０にも記載されている技術を使用
して、いずれか一方のクラスタ内の主記憶装置に、一方
の演算プロセッサが共有変数値を書き込み、これをもう
一方の演算プロセッサが読み出すことが必要になる。つ
まり、２つの演算プロセッサの内、一方は自分のクラス
タ内の主記憶装置へのアクセス（これをローカルアクセ
スと言う）となり、もう一方は他方のクラスタ内の主記
憶装置へのアクセス（これをリモートアクセスと言う）
になる。リモートアクセスの場合は、自プロセッサが属
するクラスタとは異なるクラスタへアクセスする為、ク
ラスタ間相互結合網を介してアクセス要求が伝達され
る。
演算プロセッサ間において、排他制御、同期制御、通信
制御を行う為には、例えば、富田眞治・末吉敏則共著
「並列処理マシン」（電子情報通信学会編，オーム社発
行）Ｐ．１１７〜１２０にも記載されている技術を使用
して、いずれか一方のクラスタ内の主記憶装置に、一方
の演算プロセッサが共有変数値を書き込み、これをもう
一方の演算プロセッサが読み出すことが必要になる。つ
まり、２つの演算プロセッサの内、一方は自分のクラス
タ内の主記憶装置へのアクセス（これをローカルアクセ
スと言う）となり、もう一方は他方のクラスタ内の主記
憶装置へのアクセス（これをリモートアクセスと言う）
になる。リモートアクセスの場合は、自プロセッサが属
するクラスタとは異なるクラスタへアクセスする為、ク
ラスタ間相互結合網を介してアクセス要求が伝達され
る。
【０００５】一般にクラスタ内の複数個の演算プロセッ
サと主記憶装置を接続する結合網は、比較的速いアクセ
スタイムと高いメモリスループットが得られるように密
に結合されるよう構成される。一方、複数個のクラスタ
を接続する結合網は、実装技術および回路技術等の制約
より、比較的遅いアクセスタイムと低い通信スループッ
トで疎に結合される。従って、リモートアクセスはロー
カルアクセスに比べ、アクセス性能が低く、クラスタ構
成の並列計算機の性能を向上する為には、リモートアク
セスの頻度をなるべく低く抑えることがポイントとな
る。
サと主記憶装置を接続する結合網は、比較的速いアクセ
スタイムと高いメモリスループットが得られるように密
に結合されるよう構成される。一方、複数個のクラスタ
を接続する結合網は、実装技術および回路技術等の制約
より、比較的遅いアクセスタイムと低い通信スループッ
トで疎に結合される。従って、リモートアクセスはロー
カルアクセスに比べ、アクセス性能が低く、クラスタ構
成の並列計算機の性能を向上する為には、リモートアク
セスの頻度をなるべく低く抑えることがポイントとな
る。
【０００６】また、クラスタ構成の並列計算機に限ら
ず、複数個の演算プロセッサを持つ並列計算機において
は、並列処理を行おうとすると、異なる演算プロセッサ
間で共有データのやり取りが発生する。特に、同期制
御、排他制御、通信制御は、並列計算機で実行する並列
処理において、並列実行が十分なされない所であり、高
並列になるに従い、これら制御の全体に及ぼす影響は非
常に大きくなる。従って、これら制御の処理時間を低減
することは、並列計算機の性能向上に及ぼす効果は非常
に大きいものである。
ず、複数個の演算プロセッサを持つ並列計算機において
は、並列処理を行おうとすると、異なる演算プロセッサ
間で共有データのやり取りが発生する。特に、同期制
御、排他制御、通信制御は、並列計算機で実行する並列
処理において、並列実行が十分なされない所であり、高
並列になるに従い、これら制御の全体に及ぼす影響は非
常に大きくなる。従って、これら制御の処理時間を低減
することは、並列計算機の性能向上に及ぼす効果は非常
に大きいものである。
【０００７】
【発明が解決しようとする課題】上述した従来のクラス
タ構成の並列計算機では、同期制御、排他制御、通信制
御を行う場合、これらの制御で用いる共有変数の確保さ
れる領域は、クラスタ内の主記憶装置となる。この場
合、他クラスタからのアクセスはリモートアクセスとし
て、クラスタ内演算プロセッサから同クラスタ内主記憶
装置へのアクセスであるローカルアクセスとは別制御で
処理される。ところで、リモートアクセスは一般的にア
クセスタイムは、クラスタ間の物理的距離の遠さによる
アクセスディレーと、リモートアクセス先クラスタ内で
のクラスタ内アクセスとの競合ディレーにより、非常に
遅いものになる。従って、あるクラスタの主記憶に共有
変数を割り当てた場合、頻繁にリモートアクセスが必要
となる為、上記制御のオーバヘッドは非常に大きなもの
となり、システム全体の性能を劣化させる要因となると
いう問題点がある。
タ構成の並列計算機では、同期制御、排他制御、通信制
御を行う場合、これらの制御で用いる共有変数の確保さ
れる領域は、クラスタ内の主記憶装置となる。この場
合、他クラスタからのアクセスはリモートアクセスとし
て、クラスタ内演算プロセッサから同クラスタ内主記憶
装置へのアクセスであるローカルアクセスとは別制御で
処理される。ところで、リモートアクセスは一般的にア
クセスタイムは、クラスタ間の物理的距離の遠さによる
アクセスディレーと、リモートアクセス先クラスタ内で
のクラスタ内アクセスとの競合ディレーにより、非常に
遅いものになる。従って、あるクラスタの主記憶に共有
変数を割り当てた場合、頻繁にリモートアクセスが必要
となる為、上記制御のオーバヘッドは非常に大きなもの
となり、システム全体の性能を劣化させる要因となると
いう問題点がある。
【０００８】
【課題を解決するための手段】第１の本発明は、それぞ
れが、複数の演算プロセッサと、主記憶装置と、これら
演算プロセッサ及び主記憶装置を接続するクラスタ内相
互結合網とから成る複数のクラスタと、該複数のクラス
タを接続するクラスタ間相互結合網とで構成されるクラ
スタ構成の並列計算機において、前記クラスタ間相互結
合網に接続され、前記演算プロセッサから高速にリード
アクセス及びライトアクセス可能な複数アドレスを有す
るクラスタ間通信レジスタ装置を設けて、専用のポート
を付加し、前記クラスタ間相互結合網は、前記クラスタ
からのリクエストがクラスタ間データ転送ならば行き先
のクラスタ番号、またクラスタ間通信レジスタ装置アク
セスならば前記クラスタ間通信レジスタのポート番号を
それぞれルーティングアドレスとする制御部を有し、ク
ラスタ間にわたる複数演算プロセッサ間の同期制御、排
他制御及び通信制御には前記クラスタ間通信レジスタ装
置を使用するよう構成された制御プログラムを実行する
ことを特徴とする。
れが、複数の演算プロセッサと、主記憶装置と、これら
演算プロセッサ及び主記憶装置を接続するクラスタ内相
互結合網とから成る複数のクラスタと、該複数のクラス
タを接続するクラスタ間相互結合網とで構成されるクラ
スタ構成の並列計算機において、前記クラスタ間相互結
合網に接続され、前記演算プロセッサから高速にリード
アクセス及びライトアクセス可能な複数アドレスを有す
るクラスタ間通信レジスタ装置を設けて、専用のポート
を付加し、前記クラスタ間相互結合網は、前記クラスタ
からのリクエストがクラスタ間データ転送ならば行き先
のクラスタ番号、またクラスタ間通信レジスタ装置アク
セスならば前記クラスタ間通信レジスタのポート番号を
それぞれルーティングアドレスとする制御部を有し、ク
ラスタ間にわたる複数演算プロセッサ間の同期制御、排
他制御及び通信制御には前記クラスタ間通信レジスタ装
置を使用するよう構成された制御プログラムを実行する
ことを特徴とする。
【０００９】第２の本発明は、第１の本発明に対して、
各クラスタ内において、前記クラスタ内相互結合網に接
続される高速のクラスタ内通信レジスタ装置を付加し、
前記制御プログラムは、同一クラスタ内の演算プロセッ
サ間の同期制御、排他制御及び通信制御なら前記クラス
タ内通信レジスタ装置を使用するように最適化されたこ
とを特徴とする。
各クラスタ内において、前記クラスタ内相互結合網に接
続される高速のクラスタ内通信レジスタ装置を付加し、
前記制御プログラムは、同一クラスタ内の演算プロセッ
サ間の同期制御、排他制御及び通信制御なら前記クラス
タ内通信レジスタ装置を使用するように最適化されたこ
とを特徴とする。
【００１０】第３の本発明は、第１の本発明又は第２の
本発明に対して、各クラスタ内において、前記クラスタ
内相互結合網に接続され、前記クラスタ間通信レジスタ
装置の写しを保持しておき、前記クラスタ間通信レジス
タ装置に対するリードアクセス時に読み出される、高速
のクラスタ間通信レジスタコピー装置を付加したことを
特徴とする。
本発明に対して、各クラスタ内において、前記クラスタ
内相互結合網に接続され、前記クラスタ間通信レジスタ
装置の写しを保持しておき、前記クラスタ間通信レジス
タ装置に対するリードアクセス時に読み出される、高速
のクラスタ間通信レジスタコピー装置を付加したことを
特徴とする。
【００１１】第４の本発明は、第１の本発明におけるク
ラスタ間相互結合網又は第２の本発明のクラスタ内相互
結合網をクロスバースイッチ構成としたことを特徴とす
る。
ラスタ間相互結合網又は第２の本発明のクラスタ内相互
結合網をクロスバースイッチ構成としたことを特徴とす
る。
【００１２】
【作用】本発明は、主記憶装置より高速なクラスタ間通
信レジスタ装置を設けてクラスタ間相互結合網に接続し
て、同期制御、排他制御、通信制御等を行う場合の共有
変数の確保領域とすることにより、共有変数のアクセス
タイムの高速化とアクセススループットの向上が可能化
する。
信レジスタ装置を設けてクラスタ間相互結合網に接続し
て、同期制御、排他制御、通信制御等を行う場合の共有
変数の確保領域とすることにより、共有変数のアクセス
タイムの高速化とアクセススループットの向上が可能化
する。
【００１３】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。
説明する。
【００１４】図１は第１の本発明のクラスタ構成の並列
計算機のシステム構成例を示している。１０、１１、
…、１ｎは各クラスタを示す。クラスタ１０〜１ｎは単
体だけで、図２に示すように１つの並列計算機を構成し
ている。２は各クラスタを結合するクラスタ間相互結合
網を示している。各クラスタ１０〜１ｎはクラスタ間相
互結合網２に対し１ポート分用意され、このポートとク
ラスタ間結合網２はリンクで結合される。従って、クラ
スタ間相互結合網はクラスタの個数をｎとするならば、
ｎ入力、ｎ出力のネットワーク構成になる。３は本発明
で設けられたクラスタ間通信レジスタ装置を示す。
計算機のシステム構成例を示している。１０、１１、
…、１ｎは各クラスタを示す。クラスタ１０〜１ｎは単
体だけで、図２に示すように１つの並列計算機を構成し
ている。２は各クラスタを結合するクラスタ間相互結合
網を示している。各クラスタ１０〜１ｎはクラスタ間相
互結合網２に対し１ポート分用意され、このポートとク
ラスタ間結合網２はリンクで結合される。従って、クラ
スタ間相互結合網はクラスタの個数をｎとするならば、
ｎ入力、ｎ出力のネットワーク構成になる。３は本発明
で設けられたクラスタ間通信レジスタ装置を示す。
【００１５】クラスタ間のリクエストの通信は全て、ク
ラスタ間相互結合網２を経由することになる。クラスタ
間相互結合網２は、同一のクラスタへリクエスト要求を
する複数個のリクエストが同時に到着した場合に対し、
これを競合調停し、リクエストのルーティングを行う機
能を有している。
ラスタ間相互結合網２を経由することになる。クラスタ
間相互結合網２は、同一のクラスタへリクエスト要求を
する複数個のリクエストが同時に到着した場合に対し、
これを競合調停し、リクエストのルーティングを行う機
能を有している。
【００１６】図２はクラスタ１０〜１ｎそれぞれを構成
例を示している。２００、２０１、…、２０ｍは演算プ
ロセッサを示しているので、ｎ個のクラスタで各クラス
タにｍ子の演算プロセッサを有するならば、並列計算機
システムでｎ×ｍ個の演算プロセッサを持っていること
になる。２３０はクラスタ内の主記憶装置を示す。この
主記憶装置２３０をアクセスすることができるのは、自
クラスタ内の演算プロセッサと、他クラスタの演算プロ
セッサ両方が可能であるとする。自クラスタ内の演算プ
ロセッサが自クラスタ内の主記憶装置をアクセスするこ
とをローカルアクセス、他クラスタの主記憶装置をアク
セスすることをリモートアクセスと言う。
例を示している。２００、２０１、…、２０ｍは演算プ
ロセッサを示しているので、ｎ個のクラスタで各クラス
タにｍ子の演算プロセッサを有するならば、並列計算機
システムでｎ×ｍ個の演算プロセッサを持っていること
になる。２３０はクラスタ内の主記憶装置を示す。この
主記憶装置２３０をアクセスすることができるのは、自
クラスタ内の演算プロセッサと、他クラスタの演算プロ
セッサ両方が可能であるとする。自クラスタ内の演算プ
ロセッサが自クラスタ内の主記憶装置をアクセスするこ
とをローカルアクセス、他クラスタの主記憶装置をアク
セスすることをリモートアクセスと言う。
【００１７】２２０はクラスタ内相互結合網を示す。ク
ラスタ内相互結合網２２０は自クラスタ内の各演算ウロ
セッサ２１０〜２１ｍと主記憶装置２３０を結合する。
また、１ポート分がクラスタ間相互結合網２へのアクセ
スパスとして用意されている。従って、クラスタ間相互
結合網２は、自クラスタ内の複数個の演算プロセッサか
ら送られるローカルアクセスと、クラスタ間相互結合網
より送られるリモートアクセスに対して、リクエストの
競合調停を行い、各リクエストを所望の主記憶装置、演
算プロセッサ、クラスタ間相互結合網２にルーティング
する機能を有している。
ラスタ内相互結合網２２０は自クラスタ内の各演算ウロ
セッサ２１０〜２１ｍと主記憶装置２３０を結合する。
また、１ポート分がクラスタ間相互結合網２へのアクセ
スパスとして用意されている。従って、クラスタ間相互
結合網２は、自クラスタ内の複数個の演算プロセッサか
ら送られるローカルアクセスと、クラスタ間相互結合網
より送られるリモートアクセスに対して、リクエストの
競合調停を行い、各リクエストを所望の主記憶装置、演
算プロセッサ、クラスタ間相互結合網２にルーティング
する機能を有している。
【００１８】他クラスタの主記憶装置２３０へリモート
アクセスを行う場合には、リクエストの経路は、自演算
プロセッサを起点として、自クラスタ内のクラスタ内相
互結合網２２０、クラスタ間相互結合網２、他クラスタ
のクラスタ内相互結合網２２０を経て、他クラスタの主
記憶装置２３０へ至り、アクセス後のリプライは、上記
パスの逆向きにアクセスが経由されることになる。
アクセスを行う場合には、リクエストの経路は、自演算
プロセッサを起点として、自クラスタ内のクラスタ内相
互結合網２２０、クラスタ間相互結合網２、他クラスタ
のクラスタ内相互結合網２２０を経て、他クラスタの主
記憶装置２３０へ至り、アクセス後のリプライは、上記
パスの逆向きにアクセスが経由されることになる。
【００１９】図３はクラスタ間通信レジスタ装置３の構
成例を示す。このクラスタ間通信レジスタ装置３は、複
数個のワードより構成される通信レジスタとしてのＲＡ
Ｍ３０１と、通信レジスタアクセスを制御する通信レジ
スタ制御部３１０と、クラスタ間相互結合網２へのイン
ターフェース機能をもつリクエストパケット制御部３１
１及びリプライパケット制御部３１２を主な構成要素と
する。ＲＡＭ３０１は、主記憶装置２３０より高速で、
０番地から連続的にアドレス番号が振られている。演算
プロセッサからの通信レジスタアクセスでは、ＲＡＭ３
０１のアドレスを指定することにより、アクセスする通
信レジスタのワードを決めることが出来る。
成例を示す。このクラスタ間通信レジスタ装置３は、複
数個のワードより構成される通信レジスタとしてのＲＡ
Ｍ３０１と、通信レジスタアクセスを制御する通信レジ
スタ制御部３１０と、クラスタ間相互結合網２へのイン
ターフェース機能をもつリクエストパケット制御部３１
１及びリプライパケット制御部３１２を主な構成要素と
する。ＲＡＭ３０１は、主記憶装置２３０より高速で、
０番地から連続的にアドレス番号が振られている。演算
プロセッサからの通信レジスタアクセスでは、ＲＡＭ３
０１のアドレスを指定することにより、アクセスする通
信レジスタのワードを決めることが出来る。
【００２０】また、このＲＡＭ３０１をアクセスする為
にライトレジスタ３０２、アドレスレジスタ３０３及び
リードレジスタ３０４が備えられており、ライトイネー
ブル３０５及びリードイネーブル３０６が供給される。
ＲＡＭ３０１にアクセスしない場合は、ライトイネーブ
ル、リードイネーブル共“０”値にする。
にライトレジスタ３０２、アドレスレジスタ３０３及び
リードレジスタ３０４が備えられており、ライトイネー
ブル３０５及びリードイネーブル３０６が供給される。
ＲＡＭ３０１にアクセスしない場合は、ライトイネーブ
ル、リードイネーブル共“０”値にする。
【００２１】ＲＡＭ３０１に対してライトを行う場合、
ライトイネーブルを“１”値にし、ライトをするワード
のアドレスをアドレスレジスタ３０３に入れ、ライトを
するデータをライトレジスタ３０２に入れる。次にタイ
ミングで、ライトレジスタ３０２の値はアドレスレジス
タ３０３で指定されたワードに対しライトされる。
ライトイネーブルを“１”値にし、ライトをするワード
のアドレスをアドレスレジスタ３０３に入れ、ライトを
するデータをライトレジスタ３０２に入れる。次にタイ
ミングで、ライトレジスタ３０２の値はアドレスレジス
タ３０３で指定されたワードに対しライトされる。
【００２２】また、ＲＡＭ３０１に対してリードを行う
場合、リードイネーブルを“１”値にし、リードするワ
ードのアドレスをアドレスレジスタ３０３に入れる。次
のタイミングでアドレスレジスタ３０３で指定されたワ
ードの値は、リードレジスタ３０４へ入れられる。これ
ら、ＲＡＭ周辺部の各レジスタの制御は、通信レジスタ
制御部３１０で制御する。
場合、リードイネーブルを“１”値にし、リードするワ
ードのアドレスをアドレスレジスタ３０３に入れる。次
のタイミングでアドレスレジスタ３０３で指定されたワ
ードの値は、リードレジスタ３０４へ入れられる。これ
ら、ＲＡＭ周辺部の各レジスタの制御は、通信レジスタ
制御部３１０で制御する。
【００２３】リクエストパケット制御部３１１は、クラ
スタ間相互結合網２により到着するリクエストに対する
処理を行う。相互結合網２よりリクエストを受け取った
ならば、コードフィールドでデコードし、ロードアクセ
スなのかストアアクセスなのかも判断する。このデコー
ド結果は通信レジスタ制御部３１０に送られる。リプラ
イパケット制御部３１２は、ＲＡＭ３０１に対し、リー
ドレジスタ３０４内のデータをリプライのデータフィー
ルドとして構成し、クラスタ間相互結合網２に対するリ
プライリクエストを生成する機能を有する。
スタ間相互結合網２により到着するリクエストに対する
処理を行う。相互結合網２よりリクエストを受け取った
ならば、コードフィールドでデコードし、ロードアクセ
スなのかストアアクセスなのかも判断する。このデコー
ド結果は通信レジスタ制御部３１０に送られる。リプラ
イパケット制御部３１２は、ＲＡＭ３０１に対し、リー
ドレジスタ３０４内のデータをリプライのデータフィー
ルドとして構成し、クラスタ間相互結合網２に対するリ
プライリクエストを生成する機能を有する。
【００２４】次に、各通信レジスタアクセスにおける、
クラスタ間通信レジスタ装置３内での処理方法について
述べる。ストアアクセスならば、アドレスフィールドで
示されたアドレスのＲＡＭ３０１のワードに対し、デー
タフィールド内のデータを書き込む制御となる。即ち、
書き込むタイミングにおいて、アドレスフィールド内の
通信レジスタアドレスをアドレスレジスタ３０３に入れ
る。また、データフィールド内の書き込みデータをライ
トレジスタ３０２に入れる。同時にライトイネーブルを
“１”値にすることにより、次にタイミングでストアア
クセスが完了する。一方、ロードアクセスならば、アド
レスフィールドで示されたアドレスのＲＡＭ３０１のワ
ードの値を読みだし、これを、リプライのデータとし、
クラスタ間相互結合網２に送出する制御となる。即ち、
読み出すタイミングにおいて、アドレスフィールド内の
通信レジスタアドレスをアドレスレジスタ３０３に入
れ、同時にリードイネーブルを“１”値にする。次のタ
イミングで読み出されたデータがリードレジスタ３０８
に書き込まれる。このリードレジスタ値は次のタイミン
グでリプライリクエスト制御部３１２に送られ、ここで
リプライリクエストを構成し、クラスタ間相互結合網２
に送出する。
クラスタ間通信レジスタ装置３内での処理方法について
述べる。ストアアクセスならば、アドレスフィールドで
示されたアドレスのＲＡＭ３０１のワードに対し、デー
タフィールド内のデータを書き込む制御となる。即ち、
書き込むタイミングにおいて、アドレスフィールド内の
通信レジスタアドレスをアドレスレジスタ３０３に入れ
る。また、データフィールド内の書き込みデータをライ
トレジスタ３０２に入れる。同時にライトイネーブルを
“１”値にすることにより、次にタイミングでストアア
クセスが完了する。一方、ロードアクセスならば、アド
レスフィールドで示されたアドレスのＲＡＭ３０１のワ
ードの値を読みだし、これを、リプライのデータとし、
クラスタ間相互結合網２に送出する制御となる。即ち、
読み出すタイミングにおいて、アドレスフィールド内の
通信レジスタアドレスをアドレスレジスタ３０３に入
れ、同時にリードイネーブルを“１”値にする。次のタ
イミングで読み出されたデータがリードレジスタ３０８
に書き込まれる。このリードレジスタ値は次のタイミン
グでリプライリクエスト制御部３１２に送られ、ここで
リプライリクエストを構成し、クラスタ間相互結合網２
に送出する。
【００２５】図４は、クラスタ間相互結合網２の構成例
を示す。本例ではクラスタ間相互結合網３の基本構成と
してフルクロスバースイッチを用いている。クラスタ間
相互結合網３の構成としては、バス，リング等多くのネ
ットワーク構成が本発明の適応できるが、演算プロセッ
サＡから通信レジスタへのリクエストと、演算プロセッ
サＢからの通信レジスタ乙へのリクエストが同時に到達
した時に、競合（ブロッキング）が発生しないネットワ
ーク構成が望ましい。フルクロスバーは全くブロッキン
グが生じない。
を示す。本例ではクラスタ間相互結合網３の基本構成と
してフルクロスバースイッチを用いている。クラスタ間
相互結合網３の構成としては、バス，リング等多くのネ
ットワーク構成が本発明の適応できるが、演算プロセッ
サＡから通信レジスタへのリクエストと、演算プロセッ
サＢからの通信レジスタ乙へのリクエストが同時に到達
した時に、競合（ブロッキング）が発生しないネットワ
ーク構成が望ましい。フルクロスバーは全くブロッキン
グが生じない。
【００２６】本フルクロスバースイッチは、（ｎ＋１）
ポート入力（ｎ＋１）ポート出力であり、各々ｎ個のク
ラスタと、１個のクラスタ間通信レジスタ装置３に接続
される。即ち、入力ポートの０からｎ−１ポートは各ク
ラスタに接続され、ｎポートは通信レジスタ装置に接続
される。出力ポートの接続方法も同様である。
ポート入力（ｎ＋１）ポート出力であり、各々ｎ個のク
ラスタと、１個のクラスタ間通信レジスタ装置３に接続
される。即ち、入力ポートの０からｎ−１ポートは各ク
ラスタに接続され、ｎポートは通信レジスタ装置に接続
される。出力ポートの接続方法も同様である。
【００２７】４００、４００、…４０ｎは（ｎ＋１）個
の入力ポート、４１０、４１１、…４１ｎは入力バッフ
ァを示している。４２０、４２１、…４２ｎは入力ポー
トから来るリクエストと入力バッファからのリクエスト
を選択する２ウェイのセレクタである。４３０、４３
１、…４３ｎは（ｎ＋１）ウェイのセレクタ、４４０、
４４１、…４４ｎは（ｎ＋１）個の出力ポートを示して
いる。４５０はクロスバー制御部を示している。
の入力ポート、４１０、４１１、…４１ｎは入力バッフ
ァを示している。４２０、４２１、…４２ｎは入力ポー
トから来るリクエストと入力バッファからのリクエスト
を選択する２ウェイのセレクタである。４３０、４３
１、…４３ｎは（ｎ＋１）ウェイのセレクタ、４４０、
４４１、…４４ｎは（ｎ＋１）個の出力ポートを示して
いる。４５０はクロスバー制御部を示している。
【００２８】次に本クロスバースイッチでのリクエスト
ルーティング処理について述べる。入力ポートよりクラ
スタが送出したリクエストが到着したならば、リクエス
ト内のルーティングアドレスフィールドをクロスバー制
御部５５０に送る。ここのフィールドには（ｎ＋１）個
の出力ポートのうち、どの出力ポートに通過したいかが
書かれている。ここで、クラスタ間データ転送ならば、
行き先のクラスタ番号がルーティングアドレスになり、
クラスタ間通信レジスタアクセスならば、ルーティング
アドレスはｎポートとなっている。
ルーティング処理について述べる。入力ポートよりクラ
スタが送出したリクエストが到着したならば、リクエス
ト内のルーティングアドレスフィールドをクロスバー制
御部５５０に送る。ここのフィールドには（ｎ＋１）個
の出力ポートのうち、どの出力ポートに通過したいかが
書かれている。ここで、クラスタ間データ転送ならば、
行き先のクラスタ番号がルーティングアドレスになり、
クラスタ間通信レジスタアクセスならば、ルーティング
アドレスはｎポートとなっている。
【００２９】クロスバー制御部４５０は同一の出力ポー
トに対し、同時に通過要求を出している複数個のリクエ
ストに対し、ポートの優先度に従い１つのリクエストを
選択する。選択した入力ポート番号は、その出力ポート
対応の（ｎ＋１）ウエイセレクタのセレクト信号として
送られ、選択されたリクエストは（ｎ＋１）ウエイセレ
クタを通過し、出力ポートに達する。選択されなかった
リクエストは、入力バッファに一時的に格納され、次の
タイミングで再度クロスバー制御部４５０に対しリクエ
スト通過要求を出す。クロスバー制御部５５０は、故意
にあるポートのリクエスト通貨が遅れらせることがない
ように、公平なポート優先度を持つ必要がある。
トに対し、同時に通過要求を出している複数個のリクエ
ストに対し、ポートの優先度に従い１つのリクエストを
選択する。選択した入力ポート番号は、その出力ポート
対応の（ｎ＋１）ウエイセレクタのセレクト信号として
送られ、選択されたリクエストは（ｎ＋１）ウエイセレ
クタを通過し、出力ポートに達する。選択されなかった
リクエストは、入力バッファに一時的に格納され、次の
タイミングで再度クロスバー制御部４５０に対しリクエ
スト通過要求を出す。クロスバー制御部５５０は、故意
にあるポートのリクエスト通貨が遅れらせることがない
ように、公平なポート優先度を持つ必要がある。
【００３０】図５は、第２の本発明のクラスタの構成例
を示している。システム構成は図１に示した第１の本発
明の構成と同一である。但し、本発明の各クラスタ内に
おいて、図５に示すように、クラスタ内通信レジスタ装
置５３０が設けられる。クラスタ内相互結合網５１０
は、クラスタ内通信レジスタ装置用にアクセスポートを
１つ用意し、このポートとクラスタ内通信レジスタ装置
５３０はアクセスパスで結合される。各演算プロセッサ
５００、５０１、…５０ｍが発行するクラスタ内通信レ
ジスタアクセスは、クラスタ内相互結合網５１０により
ルーティングされ、上記アクセスパスを経由してクラス
タ内通信レジスタ装置５３０に到達する。
を示している。システム構成は図１に示した第１の本発
明の構成と同一である。但し、本発明の各クラスタ内に
おいて、図５に示すように、クラスタ内通信レジスタ装
置５３０が設けられる。クラスタ内相互結合網５１０
は、クラスタ内通信レジスタ装置用にアクセスポートを
１つ用意し、このポートとクラスタ内通信レジスタ装置
５３０はアクセスパスで結合される。各演算プロセッサ
５００、５０１、…５０ｍが発行するクラスタ内通信レ
ジスタアクセスは、クラスタ内相互結合網５１０により
ルーティングされ、上記アクセスパスを経由してクラス
タ内通信レジスタ装置５３０に到達する。
【００３１】但し、クラスタ内通信レジスタ装置５３０
をアクセスできるのは、そのクラスタ内の演算プロセッ
サに限るものとする。即ち、他クラスタの演算プロセッ
サからのリモートアクセスを処理実行する機能は、クラ
スタ内相互結合網５１０およびクラスタ内通信レジスタ
装置５３０には有していない。
をアクセスできるのは、そのクラスタ内の演算プロセッ
サに限るものとする。即ち、他クラスタの演算プロセッ
サからのリモートアクセスを処理実行する機能は、クラ
スタ内相互結合網５１０およびクラスタ内通信レジスタ
装置５３０には有していない。
【００３２】クラスタ内通信レジスタ装置５３０の構成
は、図３に示したクラスタ間通信レジスタ装置３と同一
の構成である。即ち、クラスタ内通信レジスタ装置５３
０も複数個のワードより構成されるＲＡＭと、通信レジ
スタアクセスを制御する通信レジスタ制御部と、クラス
タ内相互結合網５１０へのインターフェース機能をもつ
リクエストパケット制御部及びリプライパケット制御部
より構成される。ＲＡＭは０番地から連続的にアドレス
番号が振られている。演算プロセッサからの通信レジス
タアクセスでは、この通信レジスタアドレスを指定する
ことにより、アクセスする通信レジスタのワードを決め
ることが出来る。
は、図３に示したクラスタ間通信レジスタ装置３と同一
の構成である。即ち、クラスタ内通信レジスタ装置５３
０も複数個のワードより構成されるＲＡＭと、通信レジ
スタアクセスを制御する通信レジスタ制御部と、クラス
タ内相互結合網５１０へのインターフェース機能をもつ
リクエストパケット制御部及びリプライパケット制御部
より構成される。ＲＡＭは０番地から連続的にアドレス
番号が振られている。演算プロセッサからの通信レジス
タアクセスでは、この通信レジスタアドレスを指定する
ことにより、アクセスする通信レジスタのワードを決め
ることが出来る。
【００３３】次に、第３の本発明として、クラスタ内
に、図５に示したクラスタ内通信レジスタ装置の他に、
図１に示したクラスタ間通信レジスタ装置のコピーを保
持するクラスタ間通信レジスタコピー装置を設けたもの
が考えられる。
に、図５に示したクラスタ内通信レジスタ装置の他に、
図１に示したクラスタ間通信レジスタ装置のコピーを保
持するクラスタ間通信レジスタコピー装置を設けたもの
が考えられる。
【００３４】クラスタ内通信レジスタは第２の本発明に
おけるクラスタ内演算プロセッサ専用の通信レジスタで
あり、クラスタ間通信レジスタコピー装置はクラスタ間
通信レジスタ装置と同一容量のワードを有するＲＡＭに
より構成され、常にクラスタ間通信レジスタ装置と同一
内容がコピーされている。
おけるクラスタ内演算プロセッサ専用の通信レジスタで
あり、クラスタ間通信レジスタコピー装置はクラスタ間
通信レジスタ装置と同一容量のワードを有するＲＡＭに
より構成され、常にクラスタ間通信レジスタ装置と同一
内容がコピーされている。
【００３５】クラスタ間通信の場合、アクセスは次のよ
うに処理される。リードアクセスならばクラスタ間通信
レジスタコピー装置に対しアクセスを行う。
うに処理される。リードアクセスならばクラスタ間通信
レジスタコピー装置に対しアクセスを行う。
【００３６】一方、ライトアクセスならばクラスタ間通
信レジスタ装置に対しアクセス行う。テスト＆セット系
のアクセスもライト動作が入るのでライトアクセスと同
じ処理となる。クラスタ間通信レジスタ装置はライト動
作が入ると、ライトをしたＲＡＭのアドレスとライトデ
ータを制御リクエストとして構成し、これを全クラスタ
のクラスタ間通信レジスタコピー装置にブロードキャス
トする。各クラスタ間通信レジスタコピー装置はこの制
御リクエストを受け取ったならば、そのアドレスが示す
通信レジスタコピーの同一アドレスに対しデータ内容を
書き込む。以上の処理を行うことで、クラスタ間通信レ
ジスタ装置とクラスタ間通信レジスタコピー装置との一
貫性を保証することができる。
信レジスタ装置に対しアクセス行う。テスト＆セット系
のアクセスもライト動作が入るのでライトアクセスと同
じ処理となる。クラスタ間通信レジスタ装置はライト動
作が入ると、ライトをしたＲＡＭのアドレスとライトデ
ータを制御リクエストとして構成し、これを全クラスタ
のクラスタ間通信レジスタコピー装置にブロードキャス
トする。各クラスタ間通信レジスタコピー装置はこの制
御リクエストを受け取ったならば、そのアドレスが示す
通信レジスタコピーの同一アドレスに対しデータ内容を
書き込む。以上の処理を行うことで、クラスタ間通信レ
ジスタ装置とクラスタ間通信レジスタコピー装置との一
貫性を保証することができる。
【００３７】
【発明の効果】第１の本発明は、以上に説明したよう
に、共有変数割り当て領域を、クラスタの主記憶装置か
らクラスタ間通信レジスタへ変えることにより、主記憶
装置へのリモートアクセスからクラスタ間通信レジスタ
アクセスにすることができる。従って、クラスタ間の物
理的遠距離より生じるアクセスディレー分や、他クラス
タ内競合によるディレー分を無くすことが可能となり、
クラスタ間に渡る複数個の演算プロセッサ間の同期制
御、排他制御、通信制御等における共有変数アクセスを
高速に実行可能となる。
に、共有変数割り当て領域を、クラスタの主記憶装置か
らクラスタ間通信レジスタへ変えることにより、主記憶
装置へのリモートアクセスからクラスタ間通信レジスタ
アクセスにすることができる。従って、クラスタ間の物
理的遠距離より生じるアクセスディレー分や、他クラス
タ内競合によるディレー分を無くすことが可能となり、
クラスタ間に渡る複数個の演算プロセッサ間の同期制
御、排他制御、通信制御等における共有変数アクセスを
高速に実行可能となる。
【００３８】また、第２の本発明は、クラスタ内通信レ
ジスタとクラスタ間通信レジスタの２階層の通信レジス
タを持つことになり、複数個の演算プロセッサ間の同
期、排他、通信制御において、それら制御プログラムの
最適化を行うことで、より高速な実行が可能になる。例
えば、同期制御、排他制御、通信制御を行うプログラム
において、これを実行する複数個の演算プロセッサが同
一クラスタに閉じているならば、そのクラスタ内のクラ
スタ内通信レジスタを使用するように変数を割り当て
る。複数個の演算プロセッサが異なるクラスタに渡って
しまう場合には、クラスタ間通信レジスタを使用するよ
うに変数を割り当てる。
ジスタとクラスタ間通信レジスタの２階層の通信レジス
タを持つことになり、複数個の演算プロセッサ間の同
期、排他、通信制御において、それら制御プログラムの
最適化を行うことで、より高速な実行が可能になる。例
えば、同期制御、排他制御、通信制御を行うプログラム
において、これを実行する複数個の演算プロセッサが同
一クラスタに閉じているならば、そのクラスタ内のクラ
スタ内通信レジスタを使用するように変数を割り当て
る。複数個の演算プロセッサが異なるクラスタに渡って
しまう場合には、クラスタ間通信レジスタを使用するよ
うに変数を割り当てる。
【００３９】また、システムの全演算プロセッサの同期
制御を行う場合でも、通信レジスタの階層構造を用いる
ことにより、高速な実行が可能となるプログラムの最適
化ができる。これは、各クラスタにおいて、クラスタ内
通信レジスタを用いて、クラスタ内全演算プロセッサの
同期を取ってから、クラスタ代表の演算プロセッサがク
ラスタ間通信レジスタを用いて、クラスタの同期を取る
ようなプログラム構成にする。このようにすることによ
り、クラスタ内ではクラスタ内通信レジスタを用いた、
局所的に高速な同期処理が可能となり、また、クラスタ
代表のみがクラスタ間通信レジスタにアクセスするの
で、アクセス競合が低減できる。
制御を行う場合でも、通信レジスタの階層構造を用いる
ことにより、高速な実行が可能となるプログラムの最適
化ができる。これは、各クラスタにおいて、クラスタ内
通信レジスタを用いて、クラスタ内全演算プロセッサの
同期を取ってから、クラスタ代表の演算プロセッサがク
ラスタ間通信レジスタを用いて、クラスタの同期を取る
ようなプログラム構成にする。このようにすることによ
り、クラスタ内ではクラスタ内通信レジスタを用いた、
局所的に高速な同期処理が可能となり、また、クラスタ
代表のみがクラスタ間通信レジスタにアクセスするの
で、アクセス競合が低減できる。
【００４０】また、第３の本発明は、クラスタ内にクラ
スタ間通信レジスタのコピーをとっておくことにより、
リードアクセスがクラスタ内の通信レジスタアクセスと
なる為、スピンロック等で発生する頻発するリードアク
セスの集中が各クラスタ毎に分散緩和され、同期制御、
排他制御のオーバヘッド削減に大きな効果を生むことが
できる。
スタ間通信レジスタのコピーをとっておくことにより、
リードアクセスがクラスタ内の通信レジスタアクセスと
なる為、スピンロック等で発生する頻発するリードアク
セスの集中が各クラスタ毎に分散緩和され、同期制御、
排他制御のオーバヘッド削減に大きな効果を生むことが
できる。
【図１】第１の本発明の並列計算機システムの構成例を
示す図である。
示す図である。
【図２】第１の本発明におけるクラスタの構成例を示す
図である。
図である。
【図３】第１，第２，第３の本発明におけるクラスタ間
通信レジスタ装置、クラスタ内通信レジスタ装置及びク
ラスタ間通信レジスタコピー装置の構成例を示す図であ
る。
通信レジスタ装置、クラスタ内通信レジスタ装置及びク
ラスタ間通信レジスタコピー装置の構成例を示す図であ
る。
【図４】第１の本発明におけるクラスタ相互結合毛の構
成例を示す図である。
成例を示す図である。
【図５】第２の本発明におけるクラスタの構成例を示す
図である。
図である。
１０，１１，１２〜１ｎ クラスタ ２ クラスタ間相互結合網 ３ クラスタ間通信レジスタ装置 ２１０，２１１，２１２〜２１ｎ，５００，５０１，５
０２〜５０ｎ 演算プロセッサ ２２０，５１０ クラスタ内通信レジスタ装置 ２３０，５２０ 主記憶装置 ３０１ ＲＡＭ ３０２ ライトレジスタ ３０３ アドレスレジスタ ３０４ リードレジスタ ３０５ リードイネーブル ３０６ ライトイネーブル ３１０ 通信レジスタ制御部 ３１１ リクエストパケット制御部 ３１２ リプライパケット制御部 ４００，４０１〜４０ｎ 入力ポート ４１０，４１１〜４１ｎ 入力バッファ ４２０，４２１〜４２ｎ ２ウェイセレクタ ４３０，４３１〜４３ｎ （ｎ＋１）ウェイセレクタ ４４０，４４１〜４４ｎ 出力ポート ４５０ クロスバー制御部。
０２〜５０ｎ 演算プロセッサ ２２０，５１０ クラスタ内通信レジスタ装置 ２３０，５２０ 主記憶装置 ３０１ ＲＡＭ ３０２ ライトレジスタ ３０３ アドレスレジスタ ３０４ リードレジスタ ３０５ リードイネーブル ３０６ ライトイネーブル ３１０ 通信レジスタ制御部 ３１１ リクエストパケット制御部 ３１２ リプライパケット制御部 ４００，４０１〜４０ｎ 入力ポート ４１０，４１１〜４１ｎ 入力バッファ ４２０，４２１〜４２ｎ ２ウェイセレクタ ４３０，４３１〜４３ｎ （ｎ＋１）ウェイセレクタ ４４０，４４１〜４４ｎ 出力ポート ４５０ クロスバー制御部。
Claims (4)
- 【請求項１】 それぞれが、複数の演算プロセッサと、
主記憶装置と、これら演算プロセッサ及び主記憶装置を
接続するクラスタ内相互結合網とから成る複数のクラス
タと、 該複数のクラスタを接続するクラスタ間相互結合網とで
構成されるクラスタ構成の並列計算機において、 前記クラスタ間相互結合網に接続され、前記演算プロセ
ッサから高速にリードアクセス及びライトアクセス可能
な複数アドレスを有するクラスタ間通信レジスタ装置を
設けて、専用のポートを付加し、 前記クラスタ間相互結合網は、前記クラスタからのリク
エストがクラスタ間データ転送ならば行き先のクラスタ
番号、またクラスタ間通信レジスタ装置アクセスならば
前記クラスタ間通信レジスタのポート番号をそれぞれル
ーティングアドレスとする制御部を有し、 クラスタ間にわたる複数演算プロセッサ間の同期制御、
排他制御及び通信制御には前記クラスタ間通信レジスタ
装置を使用するよう構成された制御プログラムを実行す
ることを特徴とするクラスタ構成の並列計算機。 - 【請求項２】 前記各クラスタ内において、前記クラス
タ内相互結合網に接続される高速のクラスタ内通信レジ
スタ装置を付加し、 前記制御プログラムは、同一クラスタ内の演算プロセッ
サ間の同期制御、排他制御及び通信制御なら前記クラス
タ内通信レジスタ装置を使用するように最適化されたこ
とを特徴とする請求項１記載のクラスタ構成の並列計算
機。 - 【請求項３】 前記各クラスタ内において、前記クラス
タ内相互結合網に接続され、前記クラスタ間通信レジス
タ装置の写しを保持しておき、前記クラスタ間通信レジ
スタ装置に対するリードアクセス時に読み出される高速
のクラスタ間通信レジスタコピー装置を付加したことを
特徴とする請求項１及び請求項２記載のクラスタ構成の
並列計算機。 - 【請求項４】 前記クラスタ間相互結合網又は前記クラ
スタ内相互結合網をクロスバースイッチ構成としたこと
を特徴とする請求項１又は請求項２記載のクラスタ構成
の並列計算機。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7039545A JP2731742B2 (ja) | 1995-02-28 | 1995-02-28 | クラスタ構成の並列計算機 |
| EP96102910A EP0730237A1 (en) | 1995-02-28 | 1996-02-27 | Multi-processor system with virtually addressable communication registers and controlling method thereof |
| CA 2170468 CA2170468A1 (en) | 1995-02-28 | 1996-02-27 | Multi-processor system with virtually addressable communication registers and controlling method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7039545A JP2731742B2 (ja) | 1995-02-28 | 1995-02-28 | クラスタ構成の並列計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08235143A true JPH08235143A (ja) | 1996-09-13 |
| JP2731742B2 JP2731742B2 (ja) | 1998-03-25 |
Family
ID=12556033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7039545A Expired - Fee Related JP2731742B2 (ja) | 1995-02-28 | 1995-02-28 | クラスタ構成の並列計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2731742B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002077848A1 (en) * | 2001-03-22 | 2002-10-03 | Sony Computer Entertainment Inc. | Processing modules for computer architecture for broadband networks |
| JP2004078979A (ja) * | 2001-03-22 | 2004-03-11 | Sony Computer Entertainment Inc | プロセッサでのデータ処理方法及びデータ処理システム |
| US6809734B2 (en) | 2001-03-22 | 2004-10-26 | Sony Computer Entertainment Inc. | Resource dedication system and method for a computer architecture for broadband networks |
| US7139882B2 (en) | 2001-03-22 | 2006-11-21 | Sony Computer Entertainment Inc. | Memory protection system and method for computer architecture for broadband networks |
| US7162573B2 (en) * | 2003-06-25 | 2007-01-09 | Intel Corporation | Communication registers for processing elements |
| US7233998B2 (en) | 2001-03-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
| US7356568B2 (en) | 2002-12-12 | 2008-04-08 | International Business Machines Corporation | Method, processing unit and data processing system for microprocessor communication in a multi-processor system |
| US7359932B2 (en) | 2002-12-12 | 2008-04-15 | International Business Machines Corporation | Method and data processing system for microprocessor communication in a cluster-based multi-processor system |
| US7360067B2 (en) | 2002-12-12 | 2008-04-15 | International Business Machines Corporation | Method and data processing system for microprocessor communication in a cluster-based multi-processor wireless network |
| US7493417B2 (en) | 2002-12-12 | 2009-02-17 | International Business Machines Corporation | Method and data processing system for microprocessor communication using a processor interconnect in a multi-processor system |
| WO2011030498A1 (ja) * | 2009-09-10 | 2011-03-17 | 株式会社日立製作所 | データ処理装置及びデータ処理方法 |
| US9183051B2 (en) | 2004-03-29 | 2015-11-10 | Sony Computer Entertainment Inc. | Methods and apparatus for achieving thermal management using processing task scheduling |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04218861A (ja) * | 1990-02-28 | 1992-08-10 | Hughes Aircraft Co | 多重クラスタ信号プロセッサ |
| JPH04277858A (ja) * | 1991-03-06 | 1992-10-02 | Fujitsu Ltd | マルチプロセッサシステム |
| JPH05334267A (ja) * | 1992-06-02 | 1993-12-17 | Fujitsu Ltd | 並列プロセッサ |
| JPH0644189A (ja) * | 1992-07-24 | 1994-02-18 | Nec Corp | プロセッサ間通信用レジスタ回路 |
-
1995
- 1995-02-28 JP JP7039545A patent/JP2731742B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04218861A (ja) * | 1990-02-28 | 1992-08-10 | Hughes Aircraft Co | 多重クラスタ信号プロセッサ |
| JPH04277858A (ja) * | 1991-03-06 | 1992-10-02 | Fujitsu Ltd | マルチプロセッサシステム |
| JPH05334267A (ja) * | 1992-06-02 | 1993-12-17 | Fujitsu Ltd | 並列プロセッサ |
| JPH0644189A (ja) * | 1992-07-24 | 1994-02-18 | Nec Corp | プロセッサ間通信用レジスタ回路 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7233998B2 (en) | 2001-03-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
| JP2004078979A (ja) * | 2001-03-22 | 2004-03-11 | Sony Computer Entertainment Inc | プロセッサでのデータ処理方法及びデータ処理システム |
| WO2002077848A1 (en) * | 2001-03-22 | 2002-10-03 | Sony Computer Entertainment Inc. | Processing modules for computer architecture for broadband networks |
| US6809734B2 (en) | 2001-03-22 | 2004-10-26 | Sony Computer Entertainment Inc. | Resource dedication system and method for a computer architecture for broadband networks |
| US6826662B2 (en) | 2001-03-22 | 2004-11-30 | Sony Computer Entertainment Inc. | System and method for data synchronization for a computer architecture for broadband networks |
| US7093104B2 (en) | 2001-03-22 | 2006-08-15 | Sony Computer Entertainment Inc. | Processing modules for computer architecture for broadband networks |
| US7139882B2 (en) | 2001-03-22 | 2006-11-21 | Sony Computer Entertainment Inc. | Memory protection system and method for computer architecture for broadband networks |
| JP4489399B2 (ja) * | 2001-03-22 | 2010-06-23 | 株式会社ソニー・コンピュータエンタテインメント | プロセッサでのデータ処理方法及びデータ処理システム |
| JP2004252990A (ja) * | 2001-03-22 | 2004-09-09 | Sony Computer Entertainment Inc | コンピュータ・プロセッサ及び処理装置 |
| US7698373B2 (en) | 2002-12-12 | 2010-04-13 | International Business Machines Corporation | Method, processing unit and data processing system for microprocessor communication in a multi-processor system |
| US7360067B2 (en) | 2002-12-12 | 2008-04-15 | International Business Machines Corporation | Method and data processing system for microprocessor communication in a cluster-based multi-processor wireless network |
| US7359932B2 (en) | 2002-12-12 | 2008-04-15 | International Business Machines Corporation | Method and data processing system for microprocessor communication in a cluster-based multi-processor system |
| US7493417B2 (en) | 2002-12-12 | 2009-02-17 | International Business Machines Corporation | Method and data processing system for microprocessor communication using a processor interconnect in a multi-processor system |
| US7734877B2 (en) | 2002-12-12 | 2010-06-08 | International Business Machines Corporation | Method and data processing system for processor-to-processor communication in a clustered multi-processor system |
| US7818364B2 (en) | 2002-12-12 | 2010-10-19 | International Business Machines Corporation | Method and data processing system for microprocessor communication in a cluster-based multi-processor system |
| US7356568B2 (en) | 2002-12-12 | 2008-04-08 | International Business Machines Corporation | Method, processing unit and data processing system for microprocessor communication in a multi-processor system |
| US7162573B2 (en) * | 2003-06-25 | 2007-01-09 | Intel Corporation | Communication registers for processing elements |
| US9183051B2 (en) | 2004-03-29 | 2015-11-10 | Sony Computer Entertainment Inc. | Methods and apparatus for achieving thermal management using processing task scheduling |
| WO2011030498A1 (ja) * | 2009-09-10 | 2011-03-17 | 株式会社日立製作所 | データ処理装置及びデータ処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2731742B2 (ja) | 1998-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8737392B1 (en) | Configuring routing in mesh networks | |
| US9384165B1 (en) | Configuring routing in mesh networks | |
| US8151088B1 (en) | Configuring routing in mesh networks | |
| US5367690A (en) | Multiprocessing system using indirect addressing to access respective local semaphore registers bits for setting the bit or branching if the bit is set | |
| EP0198010B1 (en) | Packet switched multiport memory nxm switch node and processing method | |
| EP1345125B1 (en) | Dynamic random access memory system with bank conflict avoidance feature | |
| US7940666B2 (en) | Communication node architecture in a globally asynchronous network on chip system | |
| US5581767A (en) | Bus structure for multiprocessor system having separated processor section and control/memory section | |
| US7386689B2 (en) | Method and apparatus for connecting a massively parallel processor array to a memory array in a bit serial manner | |
| JP2001312481A (ja) | アレイ型プロセッサ | |
| US7673118B2 (en) | System and method for vector-parallel multiprocessor communication | |
| CA2705234A1 (en) | Shared memory system for a tightly-coupled multiprocessor | |
| JP2731742B2 (ja) | クラスタ構成の並列計算機 | |
| US5754792A (en) | Switch circuit comprised of logically split switches for parallel transfer of messages and a parallel processor system using the same | |
| JP2561261B2 (ja) | バッファ記憶アクセス方法 | |
| JP2003316571A (ja) | 並列プロセッサ | |
| JP2906819B2 (ja) | 並列計算機及びデータ交換制御装置 | |
| JP4117621B2 (ja) | データ一括転送装置 | |
| JP2731743B2 (ja) | 通信レジスタ付並列計算機 | |
| JP2598441B2 (ja) | ベクトルデータ処理装置 | |
| JP2976700B2 (ja) | プロセッサ間同期制御方式 | |
| JP3609908B2 (ja) | 計算機接続装置 | |
| JPH09269937A (ja) | プロセッサ間通信におけるパケット送信方法およびその装置 | |
| JP2799528B2 (ja) | マルチプロセッサシステム | |
| JP2878160B2 (ja) | 競合調停装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971202 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |