JPH0380359A - プロセッサ間通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 ■、実施例と第１図との対応関係 ■、実施例の構成及び動作 （ｉ）送信側の書き込み速度が速い場合（ｉｉ）受信側
の読み出し速度が速い場合■、実施例のまとめ 発明の効果 〔概　要〕 複数のプロセッサを搭載したコンピュータシステムにお
いて、プロセッサ間でデータの送受を行うようにしたプ
ロセッサ間通信方式に関し、通信効率の向上を目的とし
、 送信側プロセッサと、受信側プロセッサと、データ格納
部とを有し、送信側プロセッサから書き込み指示を出力
してデータ格納部へのデータの書き込みを行い、受信側
プロセッサから読み出し指示を出力してデータ格納部か
らのデータの読み出しを行うようにしたプロセッサ間通
信方式において、データ格納部へのデータの書き込みが
無効であることを判定したときに書き込み無効の旨を送
信側プロセッサに通知する書き込み判定手段と、データ
格納部からのデータの読み出しが無効であることを判定
したときに読み出し無効の旨を受信側プロセッサに通知
する読み出し判定手段との少な（とも一方を備えるよう
に構成されている。

〔産業上の利用分野〕 本発明は、複数のプロセッサを搭載したコンピュータシ
ステムにおいて、プロセッサ間でデータの送受を行うよ
うにしたプロセッサ間通信方式に関するものである。

近年、コンピュータシステムの高速化に伴い、プロセッ
サ間のデータ通信にも高速化が求められている。特に、
大量のデータを送信する場合、高速でしかもプロセッサ
への負担が少ない通信方式が要求されている。

〔従来の技術〕

複数のプロセッサを有するコンピュータシステムにおけ
る従来のプロセッサ間通信方式を第３図に示す。図にお
いて、３１１，３２１は中央処理装置（ＣＰＵ）を、３
３１はデータバッファを、３４１はバッファ制御部をそ
れぞれ示している。

例えば、一方のプロセッサである中央処理装置３１１か
ら他方のプロセッサである中央処理装置３２１にデータ
を送信するものとする。

バッファ制御部３４１はデータバッファ３３１の格納状
態を送信側及び受信側の中央処理装置３１１．３２１に
通知するためのものである。データバッファ３３１が空
のときは、送信側の中央処理装置３１１に対して論理“
１”のバッファエンプティ信号を出力し、受信側の中央
処理装置３２１に対しては論理“０”のバッファフル信
号を出力する。

中央処理装置３１１がデータを送信する場合、バッファ
制御部３４１から出力されるバッファエンプティ信号を
ステータスとして読み取り、このステータスの論理が“
１”のとき、すなわちデータバッファ３３１が空の状態
のときに、ライト信号を出力してデータバッファ３３１
へのデータ書き込みを行う。データの書き込みが終了す
ると、バッファ制御部３４１はバッファエンプティ信号
の論理を″“１′”から“０”に変更して、以後のデー
タの書き込みを禁止する。

また、データバッファ３３１にデータが書き込まれると
、バッファ制御部３４１は、バッファフル信号の論理を
“０”からｌ”に変更する。中央処理装置３２１はこの
バッファフル信号″１”をステータスとして読み取るこ
とにより、データバッファ３３１にデータが格納された
状態でありデータの読み出しが可能であると認識して、
リード信号を出力してデータの読み出しを行う。データ
の読み出しが終了すると、バッファ制御部３４１はバッ
ファフル信号の論理を“工”から“０“に変更する。

以後、上述したようなデータバッファ３３１へのデータ
の書き込み、読み出しを繰り返すことによりデータ通信
を行う。

第４図に、第３図に示した従来例のタイくングチャート
を示す。図において、ｒＣＰＵ３１１ライト信号」は送
信側の中央処理装置３１１から出力される負論理のライ
ト信号を、ｒＣＰＵ３２１リ一ド信号」は受信側の中央
処理装置３２１から出力される負論理のリード信号をそ
れぞれ示している。第４図に示すように、ライト信号の
出力に応じてデータが書き込まれるとバッファフル信号
の論理が“１”に変更され、以後データの読み出しが可
能になる。また、リード信号の出力に応じてデータが読
み出されるとバッファエンプティ・信号の論理が′°１
”に変更され、以後データの書き込みが可能になる。

また、従来のプロセッサ間通信方式としては、上述した
従来例の他に特開昭６（１−６１８５９号公報「マイク
ロコンピュータのデータ通信方式」がある。このマイク
ロコンピュータのデータ通信方式は、データの送受信が
割り込み信号によって指示されるようになっており、送
信側のプロセッサ（ＣＰＵ）は送信要求のコマンドを出
力した後データ書き込み用の割り込み信号を受は取った
ときに、共通のメモリ領域にデータを書き込む、データ
の書き込みが終了すると、送信側のプロセッサが受信要
求のコマンドを出力し、受信側のプロセッサがこのコマ
ンドに応じた割り込み信号を受は取ることにより、共通
のメモリ領域からデータの読み出しを行う。このように
、割り込みを利用してプロセッサ間通信を行うことによ
り、受信側プロセッサの同期をとる必要がないという長
所を有している。

〔発明が解決しようとする課題〕

ところで、上述した一方の従来方式にあっては、バッフ
ァエンプティ信号あるいはバッファフル信号をステータ
スとして読み込んでデータ読み書きの可否を判断してい
たため、処理の高速化が困難であり、通信効率が低下す
るという問題点があった。

データ通信を行う２つのプロセッサ（中央処理装置３１
１，３２１）間のデータの読み書き速度の差が大きくな
ると、データの読み書き速度の遅いプロセッサはほとん
どステータスによる判断を行う必要がなくなる。しかも
、データ通信の速度はこのデータの読み書き速度の遅い
プロセッサの処理速度によって制限されるため、形式的
なステータスの確認を行うことで、ますます通信効率が
低下することになる。

また、他方の従来例にあっては、送信側のプロセッサが
データ書き込みあるいは読み出しを指示するコマンドを
出力し、このコマンドに応じて割り込み信号を発生して
いたため、これらの割り・込み信号を発生させるための
操作が煩雑になって処理の高速化が困難であり、通信効
率が低下するという問題点があった。

この場合も、データの読み書き速度が遅いプロセッサは
ほとんど形式的な割り込み信号を待っており、通信効率
が低下していた。

本発明は、このような点にかんがみて創作されたもので
あり、通信効率を上げることができるプロセッサ間通信
方式を提供することを目的としている。

〔課題を解決するための手段〕

第１図は、本発明のプロセッサ間通信方式の原理ブロッ
ク図である。

図において、本発明のプロセッサ間通信方式は、送信側
プロセッサ１１１と、受信側プロセッサ１２１と、デー
タ格納部１３１とを有し、送信側プロセッサ１１１から
書き込み指示を出力してデータ格納部１３１へのデータ
の書き込みを行い、受信側プロセッサ１２１から読み出
し指示を出力してデータ格納部１３１からのデータの読
み出しを行っている。

また、本発明のプロセッサ間通信方式は、データ格納部
１３１へのデータの書き込みが無効であることを判定し
たときに書き込み無効の旨を送信側プロセッサ１１１に
通知する書き込み判定手段１４１と、データ格納部１３
１からのデータの読み出しが無効であることを判定した
ときに読み出し無効の旨を受信側プロセッサ１２１に通
知する読み出し判定手段１５１との少なくとも一方を備
えるように構成されている。

〔作　用〕

送信側プロセッサ１１１は、書き込み指示を出力するこ
とによってデータ格納部１３１に対するデータの書き込
みを行う。書き込み判定手段１４１は、このデータの書
き込みが無効であることを判定したときに、例えばデー
タ格納部１３１に読み出し前のデータが格納されており
データの書き込みが行えない状態であるときに、このデ
ータ・書き込みが無効である旨を送信側プロセッサ１１
１に対して通知する。

一方、受信側プロセッサ１２１は、読み出し指示を出力
することによってデータ格納部１３１に対するデータの
読み出しを行う。読み出し判定部１５１は、このデータ
の読み出しが無効であることを判定したとき、例えばデ
ータ格納部１３１に読み出すデータが格納されていない
状態、すなわちデータ格納部１３１が空の状態のときに
、このデータ読み出しが無効である旨を受信側プロセッ
サ１２１に対して通知する。

本発明にあっては、データ格納部１３１に対するデータ
の読み書きが無効である場合に・、書き込み判定手段１
４１から送信側プロセッサｌ１１にあるいは読み出し判
定手段１５１から受信側プロセッサ１２１にこれらの無
効の旨を通知するようにしたことで、データ格納部１３
１の格納状態を確認することなくデータの読み書きを行
っている。

また、例えばデータの読み書き速度が異なる場合に、デ
ータの書き込みあるいは読み出しの何れか一方が先行す
ることになり、この先行した側のみの動作が無効になる
ような場合がある。このような場合には、データの読み
書き速度が速い側の書き込み判定手段１４１あるいは読
み出し判定手段１５１の何れか一方のみを備えるように
してもよい。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明のプロセッサ間通信方式を適用した一
実施例の構成を示す。

■、　　　　と　１　との ここで、本発明の実施例と第１図との対応関係を示して
おく。

送信側プロセッサ１１１は、中央処理袋Ｗ（ＣＰＵ）２
１１に相当する。

受信側プロセッサ１２１は、中央処理装置（ＣＰＵ）２
２１に相当する。

データ格納部１３１は、データバッファ２３１に相当す
る。

書き込み判定手段１４１は、バッファ制御部２４１、書
き込み判定部２５１に相当する。

読み出し判定手段１５１は、バッファ制御部２４１、読
み出し判定部２６１に相当する。

、以上のような対応関係があるものとして、以下本発明
の実施例について説明する。

■　　　　　　の　　　　　び 第２図において、２１０，２２０はバスを、２１１．２
２１は中央処理装置（ＣＰＵ）を、２１３．２２３はメ
モリを、２３１はデータバッファを、２４１はバッファ
制御部を、２５１は書き込み判定部を、２５３はマスク
回路を、２６１は読み出し判定部を、２７１は送信要求
割込発生部を、２７３は割り込み制御部をそれぞれ示し
ている。

中央処理装置２１１は、バス２１０を介してメモリ２１
３のデータを読み書きすることにより通常動作を行って
いる。同様に、中央処理装置２２１は、バス２２０を介
してメモリ２２３のデータを読み書きすることにより通
常動作を行っている。

以下、中央処理装置２１１をデータの送信側、中央処理
装置２２１をデータの受信側として説明する。

データバッファ２３１は、中央処理装置２１１゜２２１
間の通信データを一旦格納するためのものであり、例え
ば先入れ先出しメモリ（ＦＩＦＯ）で構成されている。

送信側の中央処理装置２１１に接続されたバス２１０を
介してデータバッファ２３１にデータが入力され、反対
にデータバッファ２３１から読み出されたデータは受信
側の中央処理装置２２１に接続されたバス２２０に送出
される。

バッファ制御部２４１は、データバッファ２３１の格納
状態を監視しており、格納状態に応じた信号を出力する
。データバッファ２３１が空の状態を検出すると、論理
“１”のバッファエンプティ信号をバス２１０に、論理
°“０”のバッファフル信号をバス２２０にそれぞれ出
力する。また°、データバッファ２３１にデータが書き
込まれると、それぞれの論理を反転してバッファエンプ
ティ信号、バッファフル信号を出力する。更に、データ
バッファ２３１からデータが読み出されると、それぞれ
の論理を再び反転する。

書き込み判定部２５１は、データバッファ２３１への２
度書きなどの誤ったデータの書き込みを通知するための
ものであり、この通知は割り込みによって行う。バッフ
ァ制御部２４１から論理“０°゛のバッファエンプティ
信号が出力されているとき、すなわちデータバッファ２
３１にデータが書き込まれてから読み出される前に、中
央処理装置２１１からデータの書き込みを指示するライ
ト信号が出力されると、バス２１０を介して中央処理装
置２１１に対して割り込み信号を出力する。

マスク回路２５３は、データバッファ２３１へのライト
信号の供給を制限するためのものであり、バッファ制御
部２４１から論理“０”のバッファエンプティ信号が出
力されているときに、中央処理装置２１１から出力され
、データバッファ２３１に入力されるライト信号をマス
クする。従って、このようなタイミングで出力されたラ
イト信号は、データバッファ２３１へは入力されず、こ
のライト信号の供給、すなわち書き込みが無効となった
旨が書き込み判定部２５１から通知されるようになって
いる。

読み出し判定部２６１は、データバッファ２３１からの
空読みを通知するためのものであり、この通知は割り込
みによって行う。バッファ制御部２４１から論理“０”
のバッファフル信号が出力されているとき、すなわちデ
ータバッファ２３１が空の状態にあるときに、中央処理
装置２２１からデータの読み出しを指示するリード信号
が出力されると、割り込み制御部２７３に割り込み信号
を送る。この割り込み信号を受は取った割り込み制御部
２７３は、読み出しデータ無効の旨の割り込み信号を中
央処理装置２２１に送る。

以下、データの送信側と受信側におけるデータの読み書
き速度が異なる場合について場合を分けて説明する。

ｉ゛　の　゛み　がい人 最初に、データ送信側の中央処理装置２１１によるデー
タの書き込み速度が、データ受信側の中央処理装置２２
１によるデータの読み出し速度より速い場合について説
明する。

先ず、中央処理装置２１１は送信要求割込発生部２７１
に指示を送る。送信要求割込発生部２７１ではこの指示
に応じて割り込み信号を出力し、割り込み制御部２７３
はこの割込み信号に応じてデータ送信要求があった旨を
中央処理装置２２１に通知する。

次に、中央処理装置２１１は、バッファ制御部２４１か
ら出力されているバッファエンプティ信号の論理が“１
”であることを確認し、その後メモリ２１３から読み出
したデータをデータバッファ２３１に書き込む。バッフ
ァエンプティ信号の論理が“１”であるので、中央処理
装置２１１から出力されたライト信号はマスク回路２５
３でマスクされずにデータバッファ２３１に入力され、
データの書き込みが実施される。

また、中央処理装置２２１はデータバッファ２３１のデ
ータを読み出して、メモリ２２３に格納する。このとき
、バッファ制御部２４１から出力されるバッファフル信
号は確認せずにデータの読み出しを行う。

中央処理装置２２１によるデータの読み出し速度は、中
央処理装置２１１によるデータの書き込み速度よりも遅
いため、データの空読みはほとんど発生しないが、もし
空読みが発生した場合にはこの旨が割込み制御部２７３
から中央処理装置２２１に通知される。中央処理装置２
２１では、読み出したデータをこの通知に応じて廃棄し
、再度のデータ読み出しを行う。

このように、データの書き込み速度が速い送信側におい
てのみバッファエンプティ信号をｌｉ！認し、データを
読み出す場合はバッファフル信号を確認しないようにす
ることで、全体のデータ通信速度が制限されるデータの
読み出し速度を上げることができ、通信効率を上げるこ
とができる。

なお、データ書き込みの際、書き込み判定部°２５１及
びマスク回路２５３によって重複したデータ書き込みは
防止されるため、バッファエンプティ信号を確認せずに
データを書き込むようにしてもよい。

ｉｉ　　　−の゛　　し　　　　い　ム次に、データ受
信側の中央処理装置２２１によるデータの読み出し速度
が、データ送信側の中央処理装置２１１によるデータの
書き込み速度より速い場合について説明する。

先ず、中央処理装置２１１は送信要求割込発生部２７１
に指示を送る。送信要求割込発生部２７１ではこの指示
に応じて割り込み信号を出力し、割り込み制御部２７３
はこの割り込み信号に応じてデータ送信要求があった旨
を中央処理装置２２１に通知する。

次に、中央処理装置２１１は、バッファエンプティ信号
を確認せずに、メモリ２１３から読み出したデータをデ
ータバッファ２３１に書き込む。

中央処理装置２１１によるデータの書き込み速度は、中
央処理装置２２１によるデータの読み出し速度より遅い
ため、データの２度書きはほとんど発生しないが、もし
２度書きが発生した場合にはこの旨が書き込み判定部２
５１から中央処理袋ｆｆ２１１に対して通知されると共
に、このときのデータバッファ２３１へのライト信号の
供給がマスクされる。この通知を受は取った中央処理装
置２１１では、再度データの書き込みを行う。

また、中央処理装置２２１はデータバッフ１２３１のデ
ータを読み出して、メモリ２２３に格納する。このとき
、バッファ制御部２４１から出力されるバッファフル信
号の論理が“１”であることを確認して、データバッフ
ァ２３１からのデータの読み出しを行うようにする。

このように、データの読み出し速度が速い受信側におい
てのみバッファフル信号を確認し、データを書き込む場
合はバッファエンプティ信号を確認しないようにするこ
とで、全体のデータ通信速度が制限されるデータの書き
込み速度を上げることができ、通信効率を上げることが
できる。

なお、データ読み出しの際、読み出し判定部゛２６１及
び割り込み制御部２７３によってデータの空読みが防止
されるため、バッファフル信号を確認せずにデータを読
み出すようにしてもよい。

■、　　　　の　とめ このように、データバッファ２３１からデータを読み出
す前にライト信号が出力されると、このライト信号がマ
スク回路２５３によってマスクされると共に、このライ
ト信号に応じたデータの書き込みが無効である旨が書き
込み判定部２５１から割り込み信号によって通知される
。

一方、データバッファ２３１にデータを格納する前にリ
ード信号が出力されると、このリード信号に応じて読み
出したデータが無効である旨が読み出し判定部２６１か
ら割り込み信号によって通知される。

従って、データの読み書きが無効であるときのみ割り込
みによって通知されるため、正常時の通信データの読み
書きをステータスＶｆ！認を行わずに、あるいは前もっ
てコマンドで指示することなく迅速に行うことができ、
通信効率を上げることができる。特に、データの通信速
度が規定される読み書き速度の遅い側は、上述した割り
込みもほとんど発生せずに最も効率良いデータ通信を実
現することができる。

〔発明の効果〕

上述したように、本発明によれば、データ格納部に対す
るデータの読み書きが無効である場合に、書き込み判定
手段から送信側プロセッサにあるいは読み出し判定手段
から受信側プロセッサにこの無効の旨を通知するようし
たことで、データ格納部の格納状態を確認することなく
データの読み書きを行って通信効率を上げることができ
るので、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明のプロセッサ間通信方式の原理ブロック
図、 第２図は本発明のプロセッサ間通信方式を適用した一実
施例の構成国、 第３図は従来例の構成国、 第４図は従来例の動作タイピング図である。 図において、 １１１は送信側プロセッサ、 １２１は受信側プロセッサ、 １３１はデータ格納部、 １４１は書き込み判定手段、 １５１は読み出し判定手段、 ２１０．２２０はバス、 ２１１．２２１は中央処理装置（ＣＰＵ）２１３．２２
３はメモリ、 ２３１はデータバッファ、 ２４１はバッファ制御部、 ２５１は書き込み判定部、 ２５３はマスク回路、 ２６１は読み出し判定部、 ２７１は送信要求割込発生部、 ２７３は割り込み制御部である。

Claims (1)

【特許請求の範囲】
1. （１）送信側プロセッサ（１１１）と、受信側プロセッ
   サ（１２１）と、データ格納部（１３１）とを有し、前
   記送信側プロセッサ（１１１）から書き込み指示を出力
   して前記データ格納部（１３１）へのデータの書き込み
   を行い、前記受信側プロセッサ（１２１）から読み出し
   指示を出力して前記データ格納部（１３１）からの前記
   データの読み出しを行うようにしたプロセッサ間通信方
   式において、 前記データ格納部（１３１）への前記データの書き込み
   が無効であることを判定したときに書き込み無効の旨を
   前記送信側プロセッサ（１１１）に通知する書き込み判
   定手段（１４１）と、前記データ格納部（１３１）から
   の前記データの読み出しが無効であることを判定したと
   きに読み出し無効の旨を前記受信側プロセッサ（１２１
   ）に通知する読み出し判定手段（１５１）と、の少なく
   とも一方を備えたことを特徴とするプロセッサ間通信方
   式。