JPS61221860A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS61221860A JPS61221860A JP5538585A JP5538585A JPS61221860A JP S61221860 A JPS61221860 A JP S61221860A JP 5538585 A JP5538585 A JP 5538585A JP 5538585 A JP5538585 A JP 5538585A JP S61221860 A JPS61221860 A JP S61221860A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- data
- overrun
- mpu
- transfer speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、上位装置と半導体メモリで構成され、前記上
位装置からはディスク装置と見なし制御される半導体デ
ィスク装置とのデータ転送速度をエラー検出後の所定期
間変更するデータ転送方式に関する。
位装置からはディスク装置と見なし制御される半導体デ
ィスク装置とのデータ転送速度をエラー検出後の所定期
間変更するデータ転送方式に関する。
情報処理装置の外部記憶装置としては、従来から磁気デ
ィスク装置や磁気テープ装置等が利用されており、現在
も大容量外部記憶装置の主力をなしているが、半導体技
術の発達に伴い安価な半導体メモリが提供されるように
なり、この半導体メモリから構成される装置 と見なし制御される半導体ディスク装置が外部記憶装置
として利用されるようになって来た。
ィスク装置や磁気テープ装置等が利用されており、現在
も大容量外部記憶装置の主力をなしているが、半導体技
術の発達に伴い安価な半導体メモリが提供されるように
なり、この半導体メモリから構成される装置 と見なし制御される半導体ディスク装置が外部記憶装置
として利用されるようになって来た。
かかる半導体ディスク装置を外部記憶装置として利用す
ることが多くなるに伴い、半導体ディスク装置と上位装
置との間のデータ転送を効率的に行う方式の開発が待た
れるようになった。
ることが多くなるに伴い、半導体ディスク装置と上位装
置との間のデータ転送を効率的に行う方式の開発が待た
れるようになった。
〔従来の技術と発明が解決しようとする問題点〕第２図
は従来の半導体ディスク装置のブロック図を示す。
は従来の半導体ディスク装置のブロック図を示す。
第２図に示す半導体ディスク装置２は半導体メモリで構
成．され、ユーザデータを記憶するデータ記憶部３、 上位装置１とデータ記憶部３との間のデータ転送を司る
データ転送回路４、 半導体ディスク装置２内部の各種機能部分を制御するマ
イクロプロセッサ５ （以下ＭＰＵ５と称する）、デー
タ転送回路４で転送するデータからオーバランを検出す
るオーバラン検出回路６、 オーバラン検出回路６で検出したオーバランによる状態
情報を格納するオーバランレジスタ７、上位装置１及び
データ記憶部３との間のインタフニーを制御するインタ
フェース制御回路８、等から構成されている。
成．され、ユーザデータを記憶するデータ記憶部３、 上位装置１とデータ記憶部３との間のデータ転送を司る
データ転送回路４、 半導体ディスク装置２内部の各種機能部分を制御するマ
イクロプロセッサ５ （以下ＭＰＵ５と称する）、デー
タ転送回路４で転送するデータからオーバランを検出す
るオーバラン検出回路６、 オーバラン検出回路６で検出したオーバランによる状態
情報を格納するオーバランレジスタ７、上位装置１及び
データ記憶部３との間のインタフニーを制御するインタ
フェース制御回路８、等から構成されている。
一般に上位装置１、例えば中央処理装置１ （チャネル
機能を含むもので、以下ＣＰＵＩと称する）は複数の半
導体ディスク装置２と接続されており、この複数の半導
体ディスク装置２との間でデータの遺り取りを行う。
機能を含むもので、以下ＣＰＵＩと称する）は複数の半
導体ディスク装置２と接続されており、この複数の半導
体ディスク装置２との間でデータの遺り取りを行う。
又、ＣＰＵＩ （チャネル機能を含む）とそれぞれの半
導体ディスク装置２との間のデータ転送時のデータ転送
速度は半導体ディスク装置２側のデータ転送速度によっ
て決定される。そのためＣＰｏｌの処理能力及び処理状
況によっては、データ転送中にオーバランが発生するこ
とがあり、オーバランが発生すると複数回のりトライを
行っている。
導体ディスク装置２との間のデータ転送時のデータ転送
速度は半導体ディスク装置２側のデータ転送速度によっ
て決定される。そのためＣＰｏｌの処理能力及び処理状
況によっては、データ転送中にオーバランが発生するこ
とがあり、オーバランが発生すると複数回のりトライを
行っている。
例えば、第２図においてＣＰｏｌ内のメモリ （図示し
てない）へのアクセス能力が１０メガパイトノ秒であり
、半導体ディスク装置２を含む下位装置のデータ転送速
度が３メガバイト７秒で４つの下位装置（半導体ディス
ク装置２を含む）が接続されているとすると、４つの下
位装置（半導体ディスク装置２を含む）から連続してデ
ータを転送して来た場合に、ＣＰｏｌ内のメモリ（図示
してない）へのアクセス能力をこえることになり、オー
バランが発生する可能性が出る。
てない）へのアクセス能力が１０メガパイトノ秒であり
、半導体ディスク装置２を含む下位装置のデータ転送速
度が３メガバイト７秒で４つの下位装置（半導体ディス
ク装置２を含む）が接続されているとすると、４つの下
位装置（半導体ディスク装置２を含む）から連続してデ
ータを転送して来た場合に、ＣＰｏｌ内のメモリ（図示
してない）へのアクセス能力をこえることになり、オー
バランが発生する可能性が出る。
このリカバリ処置として、リトライを行うがＣＰｏｌへ
のデータ転送が輻較している場合では再度オーバランが
発生する可能性かり、このため多数のりトライを必要と
し、システムの処理効率を低下させていた。
のデータ転送が輻較している場合では再度オーバランが
発生する可能性かり、このため多数のりトライを必要と
し、システムの処理効率を低下させていた。
本発明は、上記問題点を解消した新規なデータ転送方式
を実現することを目的とするものであり、該問題点は、
データ転送回路のデータ転送速度を制御するデータ転送
速度制御手段を設け、データ転送中にオーバランによる
エラーが検出されるとその後に続くデータ転送速度を所
定期間前記データ転送速度制御手段で変更する本’ＪＡ
によるデータ転送方式により解決される。
を実現することを目的とするものであり、該問題点は、
データ転送回路のデータ転送速度を制御するデータ転送
速度制御手段を設け、データ転送中にオーバランによる
エラーが検出されるとその後に続くデータ転送速度を所
定期間前記データ転送速度制御手段で変更する本’ＪＡ
によるデータ転送方式により解決される。
即ち、上位装置と半導体ディスク装置との間で、半導体
ディスク装置にセットしである最大転送速度でデータ転
送を行っている時にオーバランが発生した場合、その後
に続くリトライ時のデータ転送速度を遅くし、再度オー
バランが発生することを防止し、システムの運用効率の
向上を図ることが可能となる。
ディスク装置にセットしである最大転送速度でデータ転
送を行っている時にオーバランが発生した場合、その後
に続くリトライ時のデータ転送速度を遅くし、再度オー
バランが発生することを防止し、システムの運用効率の
向上を図ることが可能となる。
以下本発明の要旨を第１図に示す実施例により具体的に
説明する。
説明する。
第１図は本発明に係る半導体ディスク装置の一実施例の
ブロック図を示す。尚、全図を通じて同一符号は同一対
象物を示す。
ブロック図を示す。尚、全図を通じて同一符号は同一対
象物を示す。
次に、本実施例の動作を説明する。尚、本実施例は第２
図に示す構成部分に対して転送速度制御用レジスタ９を
追加したものである。
図に示す構成部分に対して転送速度制御用レジスタ９を
追加したものである。
又、新たに追加した転送速度制御用レジスタ９には本半
導体ディスク装置２が持つ最大の転送速度用情報（現在
の最大転送速度は３メガバイト／秒）と、最大転送速度
より遅い数種類の転送速度用情報（例えば、１メガバイ
ト／秒や２メガバイト／秒）が予め記録されているもの
とする。
導体ディスク装置２が持つ最大の転送速度用情報（現在
の最大転送速度は３メガバイト／秒）と、最大転送速度
より遅い数種類の転送速度用情報（例えば、１メガバイ
ト／秒や２メガバイト／秒）が予め記録されているもの
とする。
通常、データ記憶部３のリード／ライトはＭＰ［Ｉ５が
インタフェース制御回路８を通して上位装置１からの転
送命令を受領した時行われる。肝υ５がデータ転送命令
を受けると、ＭＰＵ５はデータ転送回路４に各種データ
転送情報を与えデータ転送を開始する。
インタフェース制御回路８を通して上位装置１からの転
送命令を受領した時行われる。肝υ５がデータ転送命令
を受けると、ＭＰＵ５はデータ転送回路４に各種データ
転送情報を与えデータ転送を開始する。
この時、転送速度制御用レジスタ９は最大の転送速度に
セットされているものとする。尚、転送速度のセットは
例えば、“００”をＭＰＵ５が記録すると３メガバイト
／秒がセットされ、“０１”を記録すると２メガバイト
／秒、“０２″を記録すると１メガバイト／秒がセット
される。
セットされているものとする。尚、転送速度のセットは
例えば、“００”をＭＰＵ５が記録すると３メガバイト
／秒がセットされ、“０１”を記録すると２メガバイト
／秒、“０２″を記録すると１メガバイト／秒がセット
される。
次に、ＭＰＵ５はデータ転送回路４内のレジスタ（図示
してない）をモニタし、データ転送の終了を検出すると
各種エラーの情報をチェックする。この時、オーバラン
検出回路６で検出したオーバランの状態情報を格納して
いるオーバランレジスタ７の内容もチェックし、何んら
エラーが発生していない場合、ＭＰＵ５はインタフェー
ス制御回路８を通じて正常終了結果を上位装置１に通知
し、一連のデータ転送を終了させる。
してない）をモニタし、データ転送の終了を検出すると
各種エラーの情報をチェックする。この時、オーバラン
検出回路６で検出したオーバランの状態情報を格納して
いるオーバランレジスタ７の内容もチェックし、何んら
エラーが発生していない場合、ＭＰＵ５はインタフェー
ス制御回路８を通じて正常終了結果を上位装置１に通知
し、一連のデータ転送を終了させる。
次に、もしＭＰＵ５がオーバランレジスタフの内容をチ
ェックした時オーバラン発生によるエラーを検出すると
、ＭＰＵ５はオーバラン発生によるエラー検出をインタ
フェース制御回路８を通じて上位装置ｌに通知する。こ
の時、ＭＰＵ５は転送速度制御用レジスタ９のセットを
例えば、′０１″としてデータ転送速度を遅くする。
ェックした時オーバラン発生によるエラーを検出すると
、ＭＰＵ５はオーバラン発生によるエラー検出をインタ
フェース制御回路８を通じて上位装置ｌに通知する。こ
の時、ＭＰＵ５は転送速度制御用レジスタ９のセットを
例えば、′０１″としてデータ転送速度を遅くする。
これにより、その後のデータ転送は“０１”で指定され
る遅いデータ転送速度で制御される。即ち、ＣＰＵＩの
処理能力以内に制御されるため再度のオーバラン発生を
防止することが可能となる。
る遅いデータ転送速度で制御される。即ち、ＣＰＵＩの
処理能力以内に制御されるため再度のオーバラン発生を
防止することが可能となる。
次に、データ転送が正常終了すると、ＭＰＵ５は転送速
度制御用レジスタ９のセットを“００”とし、もとの転
送速度に戻す。しかし、”０１”のセットで制御される
転送速度でもまだオーバランが発生する場合は、より遅
い０２”にセットし、再度のオーバラン発生を防止する
。
度制御用レジスタ９のセットを“００”とし、もとの転
送速度に戻す。しかし、”０１”のセットで制御される
転送速度でもまだオーバランが発生する場合は、より遅
い０２”にセットし、再度のオーバラン発生を防止する
。
以上のような本発明によれば、システムの処理効率をよ
り高くすることが出来ると言う効果がある。
り高くすることが出来ると言う効果がある。
第１図は本発明に係る半導体ディスク装置の一実施例の
ブロック図、 第２図は従来の半導体ディスク装置のブロック図、をそ
れぞれ示す。 図において、 １は上位装置（ＣＰＵ）、２は半導体ディスク装置、３
はデータ記憶部、 ４はデータ転送回路、５はＭＰＵ、
６はオーバラン検出回路、７はオーバラン
レジスタ、 ８はインタフェース制御回路、 ９は転送速度制御用レジスタ、 をそれぞれ示す。
ブロック図、 第２図は従来の半導体ディスク装置のブロック図、をそ
れぞれ示す。 図において、 １は上位装置（ＣＰＵ）、２は半導体ディスク装置、３
はデータ記憶部、 ４はデータ転送回路、５はＭＰＵ、
６はオーバラン検出回路、７はオーバラン
レジスタ、 ８はインタフェース制御回路、 ９は転送速度制御用レジスタ、 をそれぞれ示す。
Claims (1)
- 上位装置から転送されるデータを記憶する半導体メモリ
と、前記上位装置と前記半導体メモリ間のデータ転送を
行うデータ転送回路と、前記データ転送回路で該データ
の転送時に生ずるオーバランを検出するオーバラン検出
回路とを備えてなる装置において、前記データ転送回路
のデータ転送速度を制御するデータ転送速度制御手段を
設け、データ転送中にオーバランによるエラーが検出さ
れるとその後に続くデータ転送速度を所定期間前記デー
タ転送速度制御手段で変更することを特徴とするデータ
転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5538585A JPS61221860A (ja) | 1985-03-19 | 1985-03-19 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5538585A JPS61221860A (ja) | 1985-03-19 | 1985-03-19 | デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61221860A true JPS61221860A (ja) | 1986-10-02 |
Family
ID=12997031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5538585A Pending JPS61221860A (ja) | 1985-03-19 | 1985-03-19 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61221860A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5953300A (en) * | 1996-10-18 | 1999-09-14 | Matsushita Electric Industrial Co., Ltd. | Recording device and recording method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57212516A (en) * | 1981-06-25 | 1982-12-27 | Fujitsu Ltd | Retry controlling method of data transfer between devices |
| JPS59216227A (ja) * | 1983-05-25 | 1984-12-06 | Hitachi Ltd | デ−タ転送方式 |
-
1985
- 1985-03-19 JP JP5538585A patent/JPS61221860A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57212516A (en) * | 1981-06-25 | 1982-12-27 | Fujitsu Ltd | Retry controlling method of data transfer between devices |
| JPS59216227A (ja) * | 1983-05-25 | 1984-12-06 | Hitachi Ltd | デ−タ転送方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5953300A (en) * | 1996-10-18 | 1999-09-14 | Matsushita Electric Industrial Co., Ltd. | Recording device and recording method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4344132A (en) | Serial storage interface apparatus for coupling a serial storage mechanism to a data processor input/output bus | |
| US5109505A (en) | Semiconductor memory disk apparatus with backup device capable of being accessed immediately after power source is recovered | |
| US5603062A (en) | System for controlling data flow between plurality of host interfaces and drive interfaces using controller for select unoccupied interfaces after preparation of read/write operation is complete | |
| US6038638A (en) | Pausing and resuming applications running in a data processing system using tape location parameters and pipes | |
| JPS61221860A (ja) | デ−タ転送方式 | |
| JPS62269253A (ja) | 半導体記憶装置の停電処理方式 | |
| JPS5917653A (ja) | 磁気デイスク制御装置のデ−タ転送方式 | |
| JPS6331806B2 (ja) | ||
| JPS61127026A (ja) | 光デイスク制御装置 | |
| JPS6027014A (ja) | 磁気デイスク制御装置 | |
| JPS6221147B2 (ja) | ||
| JPS62271037A (ja) | デ−タ転送制御方式 | |
| JPH03240122A (ja) | 磁気ディスク装置 | |
| JP2953874B2 (ja) | 入出力チャネル装置の磁気テープ装置制御方法 | |
| JPS6217877Y2 (ja) | ||
| JPH012155A (ja) | 外部記憶装置の書込み制御方法 | |
| JPH0642227B2 (ja) | デ−タ転送装置 | |
| JPH0673101B2 (ja) | 半導体ディスク装置 | |
| JPH0122656B2 (ja) | ||
| JPS61134859A (ja) | メモリのバツクアツプ制御方式 | |
| JPH0131224B2 (ja) | ||
| JPH04245522A (ja) | データ転送制御方法 | |
| JPH0954743A (ja) | チャネル装置 | |
| JPS63226757A (ja) | 情報処理システムのデ−タ転送方式 | |
| JPH0675896A (ja) | 情報処理装置 |