JPS6217877Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、DMA（ダイレクト・メモリ・アク
セス）方式によるデータ転送装置に係り、特には
データ転送の実行時にCRC（サイクリツク・リ
ランダシー・チエツク）エラー等のエラーが生じ
たときのデータ補償のため、リトライ回数だけデ
ータ転送を自動的に繰返す装置に関する。

DMAコントローラは、CPU（セントラル・プ
ロセツシング・ユニツト）とは無関係に、それ自
身でデータの読み出し、書き込みを行ない、デー
タ転送を高速で行なうためにコンピユータシステ
ムに使用されている。このデータ転送を、コンピ
ユータのホストメモリと、例えば磁気デイスク等
の大容量補助記憶装置（外部デバイス）との間で
実行中に、特に外部デバイス側においてビツトの
抜け等によるCRCエラーが生じることがある。
このような場合、従来はその外部デバイス内の
CRCエラー発生領域に対し、データ補償のため
にDMA方式によるデータ転送（DMA転送）をあ
る特定回数繰返し（リトライすること）、この特
定回数内にCRCエラーを消滅させてコンピユー
タシステムの信頼性を向上させるようにしてい
る。

ところで、リトライのためのDMA転送時も正
規のDMA転送と同様に、デバイス・ハンドラ
ー・プログラムによりそのデバイスとの間に、プ
ロトコール（データ転送におけるメモリのアドレ
スやワード数等をホストCPUがDMAにプログラ
ムすること）が繰返され、これに応じてDMAコ
ントローラは、ホストメモリに対しデータの読み
出し、書き込みを繰返すことになる。ところが、
このようにリトライのたびにホストCPUが介入
すると、リトライのための各動作にかかる時間
は、いわばデツド・タイムであるので、コンピユ
ータシステム全体の実行効率を下げることにな
る。

従来、外部デバイスに記憶されているデータを
メモリに転送する際にエラーが発生した場合に、
ホストCPUの介入を極力低減させるものとし
て、外部デバイスからデータを読み出す専用の制
御回路を設け、この制御回路でデータ読み出しの
たびにエラーチエツクを行なうとともに、エラー
が発生した場合には、所定回数だけデータの読み
出しを繰り返すことができるようにした装置が提
供されている（たとえば、特開昭55−28194号公
報参照）。しかしながら、従来の装置は、DMA方
式のデータ転送を前提としたものではなく、した
がつて、DMAコントローラを備えておらず、ま
た、データの読み出し専用であつて外部デバイス
にデータを書き込む場合にエラーが発生した場合
には何等処理を行なうことができない。さらに、
エラーが発生しておら正常状態に復帰するまで外
部デバイスから読み出したデータを一時的にスト
ツクしておくことができないので、外部デバイス
に同じ内容のデータを複数繰り返して記憶させて
おく必要があるなど不都合がある。

本考案は、上述に鑑み、データ転送実行中の
CRCエラー等の発生時においてホストCPUが介
入した上記プロトコールを繰返さなくてもリトラ
イ動作が読み出し命令時と書き込み命令時のいず
れの場合にも行なえて、その間にホストCPUが
解放されるようにし、さらに、外部デバイスに同
じ内容のデータを複数繰り返して記憶させておか
なくても、エラー解消後は確実にデータが転送さ
れるDMA方式データ転送装置を提供することを
目的とする。

本考案は、前記目的を達成するため、DMA方
式によりデータ転送を行なうコンピユータシステ
ムにおけるデータ転送装置において、ホスト
CPUと外部デバイスとの間に、外部デバイス側
で発生したCRCエラー等を処理するエラー処理
手段を介在させ、データ転送実行中におけるエラ
ー発生時にはリトライ動作を前記CRCエラー処
理手段のサブCPUにより行なわせ、ホストCPU
がそのエラー処理から解放されるように構成され
ている。

以下、本考案の構成を実施例について図面に基
づいて詳細に説明する。

図は、本考案の実施例のブロツク回路図であ
る。同図において、符号１はホストCPUであ
り、２はエラー処理手段としてのエラー処理論理
（以下、EPLという）回路である。このEPL回路
２はホストCPU１と磁気デイスク等の補助メモ
リ装置である外部デバイス３との間に設けられて
おり、ホストCPUから予めシーク命令や読み出
し／書き込み命令、ワード数、リトライ回数等の
エラー処理プログラムが与えられるサブCPU１
１と、前記外部デバイス３に対する転送データを
一時的に記憶するバツフアメモリ１３と、このバ
ツフアメモリ１３に対するデータの書き込み、読
み出しを制御するメモリコントローラ１２とから
構成されている。

４はホストメモリであり、５はDMAコントロ
ーラである。また、１４はホストCPU１とホス
トメモリ４との間のデータバスであり、１５はホ
ストCPU１とホストメモリ４とDMAコントロー
ラ５との間のアドレスバスであり、１６はホスト
メモリ４とバツフアメモリ１３との間のデータバ
スであり、１７はホストCPU１とサブCPU１１
との間のコントロールバスであり、１８はサブ
CPU１１と外部デバイス３との間のコントロー
ルバスであり、１９はバツフアメモリ１３と外部
デバイス３との間のデータバスである。

上記のホストCPU１は、シーク命令や読み出
し／書き込み命令のプログラム・プロトコールを
ハンド・シエイク方式にてサブCPU１１に対し
て行なう。サブCPU１１はホストCPU１からの
命令やデータを解釈し、この解釈に従つて、前記
外部デバイス３を稼動させるようになつている。
すなわち、サブCPU１１は外部デバイス３から
読み取られたデータを１ブロツク転送するごとに
エラー発生の有無のステータスを読み取つてエラ
ー発生状況を監視しており、リトライによつて回
復可能性をもつエラーかどうかを判断してリトラ
イ転送を制御する。また、バツフアメモリ１３と
外部デバイス３間のデータ転送は外部デバイス３
側からのデータ要求信号に同期して行なわれる。
この制御はサブCPU１１が外部デバイス３に必
要なコマンドやパラメータをその都度指示して行
なう。なお、CRCエラーチエツク自体は外部デ
バイス３が行ない、サブCPU１１は外部デバイ
ス３からのエラー発生のステータスを読み取るこ
とでエラー処理プログラムを実行する。

次に、動作を説明する。ホストメモリ４の記憶
データを外部デバイス３へ転送する書き込み命令
時においては、まずホストメモリ４からバツフア
メモリ１３へデータバス１６を介してデータが転
送される。この転送はDMAコントローラ５によ
り行なわれる。バツフアメモリ１３へのデータ転
送が設定値に達するとバツフアメモリ１３から外
部デバイス３へデータバス１９を介してデータが
転送される。この転送は、サブCPU１１がDMA
コントローラ５に対してデータの先頭アドレスが
ワードカウント数をセツトすることにより行なわ
れる。すなわち、サブCPU１１はバツフアメモ
リ１３からデータを読み出し、外部デバイス３に
そのデータを書き込ませる命令を発生する。

このように、ホストCPU１とは無関係に高速
でデータ転送を実行しているときに、外部デバイ
ス３にCRCエラー等が発生したときには、外部
デバイス３がエラー発生をコントロールバス１８
を介してサブCPU１１に知らせるので、その発
生がサブCPU１１に感知される。EPL回２のサ
ブCPU１１は、この感知によりCRCエラーが発
生した領域のリトライ動作、つまりCRCエラー
発生領域に対し、データ補償のため、DMA方式
によるデータ転送を、特定回数繰返す動作を開始
する。このリトライ動作回数は、予めホスト
CPU１からEPL回路２にプログラムされてい
る。この書き込み命令時においてリトライ動作が
所定回数行なわれても、CRCエラーが消滅して
正常状態に復旧しないときには、サブCPU１１
はホストCPU１に割り込み等により異常である
ことを通知し、これによりDMA転送に係わるる
全ての動作が停止される。

外部デバイス３の記憶データをホストメモリ４
へ転送する読み出し命令時においては、サブ
CPU１１により外部デバイス３からバツフアメ
モリ１３にデータバス１９を介してデータが読み
出される。バツフアメモリ１３に読み出されたデ
ータは、DMAコントローラ５により、データバ
ス１６を介してホストメモリ４に転送される。も
し、外部デバイス３にCRCエラーが発生した場
合には、そのことがデバイスコントロールバス１
８を介してサブCPU１１に知らされるので、そ
の発生がサブCPU１１に感知される。そうする
と、もう一度サブCPU１１から読み出し命令が
出される。

このようにして、読み出しの命令時において
CRCエラーが発生した場合には、データ補償の
ためリトライ動作が所定回数行なわれる。リトラ
イ動作回数内に正常な復旧しないときには、サブ
CPU１１からホストCPU１に割込等で異常であ
ることが通知され、DMA方式によるデータ転送
に係わる全ての動作が停止される。

このように、上述の実施例によればホスト
CPU１を中心にみた場合、ホストCPU１は、サ
ブCPU１１に対してエラー処理プログラムを与
えた後は全てサブCPU１１に外部デバイス３の
エラー発生時の処理制御動作を一任している。し
たがつて、ホストCPU１はその後データ転送の
完了がサブCPU１１から知らされるのを待つだ
けである。そのため、ホストCPU１は書き込み
命令時、読み出し命令時のいずれの場合にも
CRCエラーに対する処理を行なう必要がなくな
り、ホストCPUの動作を簡単にすることができ
るとともにCRCエラー処理に要していた処理時
間を有効に活用することが可能になり、コンピユ
ータシステム全体の効率を向上させることができ
る。

以上のように、本考案によれば、DMA方式に
よりデータ転送を行なうに当たり、ホストCPU
と外部デバイスとの間に、外部デバイス側で発生
したエラー等を処理するエラー処理手段を介在さ
せ、かつ、エラー処理手段をホストCPUから予
めシーク命令や読み出し／書き込み命令、ワード
数、リトライ回数等のエラー処理プログラムが与
えられるサブCPUと、前記外部デバイスに対す
る転送データを一時的に記憶するバツフアメモリ
とを備えて構成し、データ転送実行中にエラーが
発生したときにはエラー処理プログラムに従つて
サブCPUがリトライ回数だけエラー処理するよ
うにしたので、従来のようにエラー発生時にホス
トCPUによるプロトコール動作が必要でなくな
り、その間、ホストCPUは一切関与しなくてす
む。したがつて、ホストCPUは、書き込み、読
み出し命令時のいずれの場合にもエラー処理動作
から解放されコンピユータシステムの効率が向上
する。さらに、データは必ずバツフアメモリを介
して転送されるので、エラー発生時にはエラーが
消滅するまで一時的にデータをバツフアメモリに
貯えておくことができる。そのため、外部デバイ
スに同じ内容のデータを複数繰り返して記憶させ
ておかなくても、エラー解消後は確実にデータを
転送することができ、そのため、デバイスの利用
効率が向上するという効果もある。

なお、現在のコンピユータシステムにおいて
は、ほとんどOS管理化、マルチプログラミン
グ、マルチタスク方式を採用しているが、本考案
によれば、外部デバイスに対するデバイス・ハン
ドラー・プログラムが非常に簡潔になり、したが
つて効率的なマルチ式コンピユータシステムを得
ることができる。

【図面の簡単な説明】

図面は本考案の実施例のブロツク回路図であ
る。 １……ホストCPU、２……エラー処理手段
（EPL回路）、３……外部デバイス、４……ホスト
メモリ、５……DMAコントローラ、１１……サ
ブCPU、１３……バツフアメモリ。

Claims (1)

【実用新案登録請求の範囲】
1. DMA方式によりデータ転送を行なうコンピユ
   ータシステムにおけるデータ転送装置において、
   ホストCPUと外部デバイスとの間に、外部デバ
   イス側で発生したCRCエラー等を処理するエラ
   ー処理手段を介在させ、前記エラー処理手段は、
   ホストCPUから予めシーク命令や読み出し／書
   き込み命令、ワード数、リトライ回数等のエラー
   処理プログラムが与えられるサブCPUと、前記
   外部デバイスに対する転送データを一時的に記憶
   するバツフアメモリとを備え、データ転送実行中
   にエラーが発生したときにはエラー処理プログラ
   ムに従つてエラー処理手段の前記サブCPUがリ
   トライ回数だけエラー処理することを特徴とする
   データ転送装置。