DE10334627B4

DE10334627B4 - Zeilenpuffer und Verfahren zur Bereitstellung von Zeilendaten für eine Farbinterpolation

Info

Publication number: DE10334627B4
Application number: DE10334627A
Authority: DE
Inventors: Sang-Hyun Suwon Park; Jong-Sik Jeong; Yeon-Cheol Suwon Lee; Kang-ju Suwon Kim; Hyung-Man Yeoksam Park; Boo-Dong Suwon Kwak
Original assignee: Samsung Electro Mechanics Co Ltd
Current assignee: Samsung Electro Mechanics Co Ltd
Priority date: 2003-06-26
Filing date: 2003-07-29
Publication date: 2007-03-01
Anticipated expiration: 2023-07-30
Also published as: CN1305297C; CN1578399A; JP3860808B2; DE10334627A8; DE10334627A1; US7345701B2; KR20050001821A; JP2005018730A; KR100771299B1; US20040263650A1

Abstract

Speicherbeschaffungsvorrichtung für eine Bilddateninterpolation durch ein Bildverarbeitungssystem mit einem Bildsensor, der Bildzeilendaten eines erfaßten Bilds ausgibt, mit
einem lesbaren und überschreibbaren Speicher (403),
einem Pufferregister (405) mit einem Bereich für die vorhergehenden Daten, in dem in einer Einheit von 2m Bit die im Speicher gespeicherten Daten für eine erste Bildzeile gespeichert werden, und einem Bereich für die aktuellen Daten, in dem die Daten für eine zweite Bildzeile gespeichert werden, die in einer Einheit von m Bit in eine Einheit von 2m Bit eingegeben werden, und
einer Speichersteuereinheit (402), die mit einem Chipfreigabesignal (CE), einem Schreibfreigabesignal (WE) und einer Adresse, die die Speicherplätze der im Pufferregister gespeicherten Daten für die erste und die zweite Bildzeile angibt, den Speicher bereitstellt, die Daten für die erste und die zweite Bildzeile in den Speicher schreibt und aus diesem liest und die Daten für die erste und die zweite Bildzeile und die...

Description

QUERVERWEIS AUF EINE VERWANDTE ANMELDUNG
Die Anmeldung beansprucht, von der koreanischen Patentanmeldung Nr. 2003-042160, eingereicht am 26. Juni 2003 beim koreanischen Amt für geistiges Eigentum, zu profitieren, deren Offenbarung durch Bezugnahme hierin aufgenommen ist.
HINTERGRUND DER ERFINDUNG
Technischer Bereich der Erfindung
Die vorliegende Erfindung betrifft einen Zeilenpuffer und ein Verfahren zum Liefern von Daten an einen Bildprozessor, der in einem System mit einem Bildprozessor, wie einer Digitalkamera, ein Interpolationsverfahren für 3·3-Zeilen ausführt, und genauer einen Zeilenpuffer und ein Verfahren zum Liefern von Daten für 3·3-Zeilen an einen Bildprozessor, der unter Verwendung eines einzigen Speichers in einem System, wie einer Digitalkamera, ein Interpolationsverfahren für 3·3-Zeilen ausführen muß, um die zur Steuerung des einzelnen Speichers erforderliche Anzahl an Adressen und Speichersteuerungssignalen zu reduzieren.
Beschreibung der verwandten Technik
Eine Vorrichtung, wie eine Digitalkamera, mit einem Bildprozessor muß mehr Informationen zu jedem Pixel ausgeben, um ein Vollfarbbild zu erhalten, da nur ein einziger Bildsensor mit ladungsgekoppelten Bauelementen (ein einziger CCD-Bildsensor) für die Vorrichtung verwendet wird. Zumindest der Datentypen sind erforderlich, um das gleiche Vollfarbbild zu erzeugen. Die mindestens drei Datentypen werden aus drei unabhängigen Werten für R, G und B (Pixeldaten) extrahiert. Ein Sensor (Pixel), wie der CCD-Bildsensor, der einem Farbbild entspricht, weist eine Farbfilteranordnung (CFA) mit angeordneten Sensoren (Pixeln) auf. Von jedem der angeordneten Sensoren wird ein einer der Farben R, G und B entsprechender Pixelwert erzeugt, und Pixelwerte, die anderen als den Farben R, G und B entsprechen und nicht aus jedem der angeordneten Sensoren extrahiert werden, können unter Verwendung der CFA anhand der Pixelwerte der danebenliegenden Sensoren berechnet werden, die um jeden der angeordneten Sensoren angeordnet sind. Dies ist ein allgemein bekanntes, übliches Verfahren für die Vorrichtung, und als CFA ist ein Bayer-Muster (eine Bayer-Matrix) bekannt. Zur Wiederherstellung des Farbbilds anhand der von den Sensoren erhaltenen Pixelwerte sind eine Farbinterpolation oder ein Color Demisaicing bekannt.
Interpolationsalgorithmen zum Ausführen eines Interpolationsverfahren sind in nicht adaptive Algorithmen und adaptive Algorithmen klassifiziert. Die nicht adaptiven Algorithmen haben bei der Ausführung einer Interpolationsprozedur unter Verwendung eines festen (unveränderlichen) Musters in bezug auf sämtliche Pixel Vorteile, und die Anzahl der bei der Interpolationsprozedur ausgeführten Berechnungsvorgänge wird reduziert. Dagegen sind die adaptiven Algorithmen zum Erhalt eines besseren Farbbilds als mittels nicht adaptiver Algorithmen vorteilhaft. Die Anzahl der bei der Interpolationsprozedur ausgeführten Berechnungsvorgänge steigt jedoch bei den adaptiven Algorithmen, da die um ein mittleres Pixel angeordneten, be nachbarten Pixel zur Berechnung des Pixelwerts entsprechend anderer als der Farben R, G und B verwendet werden, die nicht aus jedem der Sensoren extrahiert werden.
Das mit den nicht adaptiven Algorithmen ausgeführte Interpolationsverfahren umfaßt ein mit den am nächsten liegenden Pixeln arbeitendes Interpolationsverfahren, ein zweizeiliges Interpolationsverfahren, ein mit Mittelwerten arbeitendes Interpolationsverfahren und ein mit einer stufenweisen Farbveränderung arbeitendes Interpolationsverfahren. Ein weiteres, mit adaptiven Algorithmen ausgeführtes Verfahren umfaßt ein mit Musterübereinstimmungen arbeitendes Interpolationsverfahren, ein Interpolationsverfahren, bei dem eine auf Schwellenwerten basierende Variable mit einem geneigten Verhältnis verwendet wird, ein Grenzwertverfahren und ein Konservierungsinterpolationsverfahren.
Der CCD-Bildsensor weist mehrere, auf einem Siliciumplättchen angeordnete optische Dioden auf, die optische Energie in elektrische Energie umwandeln, wenn sie Licht empfangen. Ein Komplementär-Metalloxid-Halbleiterbildsensor (CMOS-Bildsensor) verbraucht weniger elektrischen Strom als ein CCD-Bildsensor und ist kleiner als der CCD-Bildsensor. Der CMOS-Bildsensor ist jedoch ein Halbleiterbildsensor mit einer weniger hohen Bildqualität als ein CCD-Bildsensor.
Die 1A bis 1D sind Ansichten zur Erläuterung eines an einem Bayer-Muster ausgeführten, mit 3·3 Zeilen arbeitenden Interpolationsverfahrens. Wenn eine Vorrichtung das in 1A gezeigte Bayer-Muster mit 3·3 Zeilen empfängt, erzeugt die Vorrichtung wie folgt die Werte für R, G und B. R = (R1 + R2 + R3 + R4)/4, G = (G1 + G2 + G3 + G4)/4, B = B1
Wenn die Vorrichtung das in 1B gezeigte Bayer-Muster mit den 3·3 Zeilen empfängt, erzeugt sie die Werte für R, G und B wie folgt. R = (R1 + R2)/2, G = G3, B = (B1 + B2)/2
Wenn die Vorrichtung das in 1C gezeigte Bayer-Muster mit den 3·3 Zeilen empfängt, erzeugt sie die Werte für R, G und B wie folgt. R = (R1 + R2)/2, G = G3, B = (B1 + B2)/2
Wenn die Vorrichtung das in 1D gezeigte Bayer-Muster mit den 3·3 Zeilen empfängt, erzeugt sie die Werte für R, G und B wie folgt. R = R1, G = (G1 + G2 + G3 + G4)/4, B = (B1 + B2 + B3 + B4)/4
Bei dem mit dem 3·3-Bayer-Muster arbeitenden Interpolationsverfahren wird, wie vorstehend beschrieben, ein Durchschnittswert der Pixelwerte der aneinander grenzenden Pixel berechnet. Bei einem anderen Interpolationsverfahren werden der maximale und der minimale Pixelwert aus den Pixelwerten ausgeschlossen, um die Durchschnittswerte der aneinander grenzenden Pixel zu berechnen. Die Vorrichtung erfordert die gleichzeitige Eingabe der Daten für 3 Bildzeilen in den Bildprozessor, damit er das vorstehend beschriebene Interpolationsverfahren ausführen kann.
2 ist ein Blockdiagramm, das den Aufbau zur Eingabe der Daten für drei Bildzeilen in einen Bildprozessor 203 zum Ausführen eines mit 3·3 Zeilen arbeitenden Interpolationsverfahrens zeigt.
Die Daten für die erste Bildzeile, die jeweils m Bit umfassen, werden nach Maßgabe von vertikalen und horizontalen Synchronisationssignalen vsync, hsync von einem Bildsensor 201 mit n Pixeln für jede Zeile in einen Zeilenpuffer 202 einer Speichersteuereinheit 206 eingegeben. Die Speichersteuereinheit 206 speichert die eingegebenen Daten für die erste Bildzeile in einem ersten Speicher 204. Die Daten für die zweite Bildzeile mit jeweils m Bit werden vom Bildsensor 201 mit n Pixeln für jede Zeile in den Zeilenpuffer 202 der Speichersteuereinheit 206 eingegeben, und die Speichersteuereinheit 206 speichert die eingegebenen Daten für die zweite Bildzeile in einem zweiten Speicher 205. Die Speichersteuereinheit 206 sendet ein Steuerungsfreigabesignal (ein Signal CE), ein Schreibfreigabesignal (ein Signal WE) und ein Adressensignal (n), das Speicherplätze angibt, an denen die Daten für die erste und die zweite Bildzeile gespeichert sind, zusammen mit den Daten für die erste und die zweite Bildzeile an den erstem und den zweiten Speicher 204, 205.
Die 3A bis 3B sind Zeitdiagramme, die die Funktionsweise eines Puffers zeigen, der gleichzeitig die Daten für 3·3 Bildzeilen an den Bildprozessor ausgibt, um entsprechend dem in den 1A bis 1D Bayer-Muster das mit 3·3 Zeilen arbeitende Interpolationsverfahren auszuführen.
Die 2 und 3A bis 3D zeigen einen Speichertakt MCLK, ein vertikales Synchronisationssignal VSYNC, das den Anfangspunkt eines vom Bildsensor 201 erfaßten Rahmens repräsentiert, und ein horizontales Synchronisationssignal HSYNC, das den Anfangspunkt jeder Zeile der vom Bildsensor 210 ausgegebenen Bilddaten repräsentiert. Die Bilddaten bilden das vom Bildsensor 201 eingegebene Bayer-Muster (die Matrix). Der Pixelwert sämtlicher Bilddaten umfaßt m Bit. Gemäß den 3A bis 3D befinden sich das vertikale und das horizontale Synchronisationssignal VSYNC und HSYND im deaktivierten Zustand, wenn sie sich auf einem hohen Pegel befinden, und in einem akivierten Zustand, wenn sich auf einem niedrigen Pegel befinden. Wie in den 3A bis 3D gezeigt, beginnt die Ausgabe der einem einzigen Bildrahmen entsprechenden Bilddaten durch den Bildsensor 201, wenn sich das vertikale Synchronisationssignal VSYNC zu einem ersten Zeitpunkt t1 im aktivierten Zustand befindet. Wenn sich das horizontale Synchronisationssignal HSYNC zu einem zweiten Zeitpunkt t2 im aktivierten Zustand befindet, gibt die Speichersteuereinheit 206 das Signal WE an den ersten Speicher 204 aus, und die Bilddaten für R, G und B in einer ersten Zeile werden vom Bildsensor 201 an die Speichersteuereinheit 206 gesendet. Die Speichersteuereinheit 206 speichert die zwischen dem zweiten Zeitpunkt t2 und einem dritten Zeitpunkt t3 ausgegebenen Bilddaten für R, G und B im ersten Speicher 204. Wenn sich das horizontale Synchronisationssignal HSYNC zu einem vierten Zeitpunkt t4 im aktivierten Zustand befindet, gibt die Speichersteuereinheit 206 das Signal WE an den ersten Speicher 204 aus, und die Bilddaten für R, G und B in einer zweiten Zeile werden vom Bildsensor an die Speichersteuereinheit 206 gesendet. Die Speichersteuereinheit 206 speichert die zwischen dem vierten Zeitpunkt t4 und einem fünften Zeitpunkt t5 ausgegebenen Bilddaten für R, G und B im zweiten Speicher 205. Die im ersten Speichen 204 gespeicherten Daten für die erste Bildzeile, die im zweiten Speicher 205 gespeicherten Daten für die zweite Bildzeile und die nach einem sechsten Zeitpunkt t6 ausgegebenen Bilddaten für R, G und B in einer dritten Zeile werden an den Bildprozessor 203 gesendet, der nach Maßgabe des Speichertakts MCLK das mit 3·3 Zeilen arbeitende Interpolationsverfahren ausführt.
Gemäß dem in 2 gezeigten Aufbau erfordert die Vorrichtung zur Speicherung der Daten für die erste Bildzeile und der Daten für die zweite Bildzeile, die jeweils n Pixel umfassen, zwei Speicher, wie den ersten und den zweiten Speicher 204, 205, um dem Bildprozessor 203 zum Ausführen des Interpolationsverfahrens für 3·3 Zeilen die Daten für 3·3 Zeilen zuzuführen. Zudem sind das Signal CE und das Signale WE erforderlich, um den ersten und den zweiten Speicher 204, 205 freizugeben, und es werden zwei verschiedene Adressensignale (2n) benötigt, um die Speicherplätze anzugeben, an denen die Daten für die erste und die zweite Bildzeile jeweils im ersten und im zweiten Speicher 204, 205 gespeichert sind.
Da die Anzahl der in Vorrichtungen mit Bildprozessoren, wie digitalen Kameras und digitalen Camcodern, montierten Pixel in jüngster Zeit zunimmt, muß die Kapazität der Speicher, wie des ersten und des zweiten Speichers 204, 205, entsprechend der Steigerung der Anzahl der in der Vorrichtung mit dem Bildprozessor 203, wie der Digitalkamera oder dem Camcoder, montierten Pixel gesteigert werden. Dies verursacht nicht nur eine Steigerung der physischen Größe des Speichers, sondern auch der Anzahl der Adress- und Steuersignale, wie der Signale CE und WE, die den ersten und zweiten Speicher 204, 205 steuern, wodurch sich die Verwendung des Speichers als schwierig erweist.

In der japanischen Patentoffenlegungsschrift Nr. 2000-115480 ist eine Bildlesevorrichtung mit einer Einheit offenbart, in der von drei Bildsensoren eingegebene Bilddaten in Einheiten von n Bit in einem Speicher gespeichert sind. Bei der Bildlesevorrichtung ist eine Datensteuereinheit zwischen dem Bildsensor und dem Speicher angeordnet. Die Bilddaten werden in der Datensteuereinheit gespeichert, und wenn die Anzahl der Bilddaten größer als ein Bezugswert ist, werden die in der Datensteuereinheit gespeicherten Bilddaten an den Speicher ausgegeben, wodurch die Zeitspanne reduziert wird, in der die Bilddaten über eine Datenleitung der Bildlesevorrichtung übertragen werden. Während der Leerlaufphase der Datenleitung kann die Datenlesevorrichtung die Datenleitung zum Senden von Daten an einen Hauptcomputer nutzen.

Dennoch können die von der Bildlesevorrichtung zum Ausführen des Interpolationsverfahrens für 3·3 Zeilen verwendeten Speicher nicht auf einen einzigen Speicher verringert werden. Überdies kann die Steuerung der Speicher der Bildlesevorrichtung nicht vereinfacht werden, obwohl die Bildlesevorrichtung die Zeitspanne verkürzt, für die die Datenleitung von den Bilddaten beansprucht wird.

Die EP 1111904 A2 beschreibt ein digitales Kamerasystem. Es weist eine Vorschaueinrichtung auf, eine Kompressions- und Dekompressionseinrichtung, eine Bild-Pipeline, einen CCD-Controler und einen Speicher-Controler. Ein Weiss-Balance-Modul führt eine digitale Verstärkungseinstellung und eine Weiss-Balance für Rohdaten aus. Mit der digitalen Verstärkung wird die Gesamthelligkeit des Bildes eingestellt, mit der Weiss-Balance das Farbverhältnis in einem CFA-Muster. Für zwei Verstärkungseinstellungen und Begrenzungsschaltungen gibt es zwei Multiplizierer.

ZUSAMMENFASSUNG DER ERFINDUNG

Zur Lösung der vorstehend aufgeführten und/oder weiterer Probleme ist ein Aspekt der vorliegenden Erfindung die Schaffung eines Zeilenpuffers, der einem Bildprozessor, der unter Verwendung eines einzigen Speichers ein Interpolationsverfahren für 3·3 Zeilen ausführt, die Daten für 3 Zeilen zuführt.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird die Speichersteuerung durch die Verringerung der zur Steuerung des Speichers eines Zeilenpuffers, der einem Bildprozessor, der ein Interpolationsverfahren für 3·3 Zeilen ausführt, Daten für 3 Zeilen zuführt, erforderlichen Anzahl an Adressen vereinfacht.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, die Anzahl der zum Steuern des Speichers eines Zeilenpuffers, der einem Bildprozessor, der ein Interpolationsverfahren für 3·3 Zeilen ausführt, Daten für drei Zeilen zuführt, erforderlichen Adressen zu verringern.

Zusätzliche Aspekte und/oder Vorteile der Erfindung gehen teilweise aus der folgenden Beschreibung hervor, werden teilweise anhand der Beschreibung offensichtlich oder können durch die Umsetzung der Erfindung in die Praxis erlernt werden.

Zur Lösung der vorstehend genannten und/oder weiterer Aufgaben umfaßt eine Speicherbeschaffungsvorrichtung für eine Bilddateninterpolation in einem Bildverarbeitungssystem mit einem Bildsensor, der Bildzeilendaten eines erfaßten Bilds ausgibt, einen lesbaren und überschreibbaren Speicher, ein Pufferregister mit einem Bereich für die vorhergehenden Daten, in dem in einer Einheit von 2m Bit die im Speicher gespeicherten Daten für eine erste Bildzeile gespeichert sind, und einem Bereich für die aktuellen Daten, in dem die Daten für eine zweite Bildzeile gespeichert sind, die in einer Einheit von m Bit in eine Einheit von 2m Bit eingegeben werden, und eine Speichersteuereinheit, die mit einem Chipfreigabesignal, einem Schreibfreigabesignal, und einer Adresse, die die Speicherplätze der im Pufferregister gespeicherten Daten der ersten und der zweiten Bildzeile den Speicher bereitstellt, die Daten der ersten und der zweiten Bildzeile in den Speicher schreibt und aus diesem liest und Daten der ersten und der zweiten Bildzeile und die vom Bildsensor eingegebenen Daten für eine dritte Bildzeile ausgibt.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung umfaßt die Speicherbeschaffungsvorrichtung einen Bildsignalprozessor, der beim Empfang der Daten für die erste, die zweite und die dritte Bildzeile von der Speichersteuereinheit eine Bilddateninterpolation ausführt.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung enthält der Speicher eine Speicherzelle mit 4m Bit, die einen oberen und einen unteren Bereich aufweist, in denen jeweils in einer Speicherzelleneinheit von 2m Bit Daten gespeichert werden, die von der Speichersteuereinheit gelesen und eingeschrieben werden können.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung umfaßt die Speichersteuereinheit drei Datenübertragungsleitungen, über die die Daten für die erste, die zweite und die dritte Bildzeile von der Speichersteuereinheit ausgegeben werden.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung steuert die Speichersteuereinheit das das Chipfreigabesignal und das Schreibfreigabesignal so, daß diese jeweils aktiviert und deaktiviert werden, und liest die Daten für die erste Bildzeile aus dem Speicher, wenn das Chipfreigabesignal und das Schreibfreigabesignal jeweils aktiviert und deaktiviert sind, um die Daten für die erste Bildzeile im Bereich für die vorherigen Daten des Pufferregisters zu speichern, und die Speichersteuereinheit steuert das Chipfreigabesignal und das Schreibfreigabesignal so, daß sie aktiviert werden, und speichert die Daten für die erste und die zweite Bildzeile, die im Pufferregister gespeichert wurden, in einer Einheit der Speicherzelleneinheit im Speicher.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung umfaßt die Speicherbeschaffungsvorrichtung einen Bildsignalprozessor, der unter Verwendung der Daten für die erste, die zweite und die dritte Bildzeile eine Interpolation für 3·3 Zeilen ausführt, und eine erste, eine zweite und eine dritte Datenübertragungsleitung, über die von der Speichersteuereinheit jeweils die Daten für die erste, die zweite und die dritte Bildzeile ausgegeben werden. Die Speichersteuereinheit liest die Daten für die erste und die zweite Bildzeile aus dem Speicher, überträgt die Daten für die erste und die zweite Bildzeile über die erste und die zweite Übertragungsleitung und überträgt die Daten für die dritte Bildzeile, die vom Bildsensor eingegeben werden, nach Maßgabe des gleichen Taktgebers über die dritte Datenübertragungsleitung.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung liest die Speichersteuereinheit die im Speicher gespeicherten Daten für die erste und die zweite Bildzeile, überträgt die Daten für die erste und die zweite Bildzeile über die erste und die zweite Übertragungsleitung und überträgt die Daten für die dritte Bildzeile, die vom Bildsensor eingegeben werden, nach Maßgabe des gleichen Taktsignals über die dritte Datenübertragungsleitung.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung enthalten die Bildzeilendaten ein Bayer-Muster.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist der Bildsensor ein entweder mit ladungsträgergekoppelten Schaltungen oder mit Komplementär-Metalloxid-Halbleitern arbeitender Bildsensor.

Zur Realisierung der vorstehend aufgeführten und weiterer Aspekte umfaßt ein Verfahren zur Bereitstellung von Zeilendaten für eine Interpolation durch ein Bildverarbeitungssystem das Speichern der von einem Bildsensor in einer Einheit von m Bit ausgegebenen Daten für eine erste Bildzeile in einer Einheit von 2m in einem Bereich für die aktuellen Daten in einem Pufferregister, das Speichern der Daten für die erste Bildzeile aus dem Bereich für die aktuellen Daten des Pufferregisters in einer Einheit von 2m Bit in einem Speicher, das Aktualisieren des Pufferregisters, das Lesen der Daten für die erste Bildzeile in der Einheit von 2m Bit aus dem Speicher zum Speichern der gelesenen Daten für die erste Bildzeile in einem Bereich für die vorherigen Daten des Pufferregisters und das Speichern der vom Bildsensor in einer Einheit von m Bit ausgegebenen Daten für die zweite Bildzeile in der Einheit von 2m Bit im Bereich für die aktuellen Daten des Pufferregisters, das jeweilige Speichern der im Bereich für die vorherigen Daten und im Bereich für die aktuellen Daten des Pufferregisters gespeicherten Daten für die erste Bildzeile und für die zweite Bildzeile in einer Einheit von 4m Bit im Speicher und das Senden der im Speicher gespeicherten Daten für die erste und für die zweite Bildzeile und der vom Bildsensor ausgegebenen Daten für die dritte Bildzeile nach Maßgabe des gleichen Taktsignals an einen Bildsignalprozessor.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung umfaßt die Übertragung der Daten für die erste, die zweite und die dritte Bildzeile das Lesen der im Speicher gespeicherten Daten für die erste Bildzeile unter Verwendung einer mit dem Speicher verbundenen Speichersteuereinheit, das Lesen der im Speicher gespeicherten Daten für die zweite Bildzeile unter Verwendung der Speichersteuereinheit und das Ausgeben der vom Bildsensor eingegebenen Daten für die dritte Bildzeile und der Daten für die erste und die zweite Bildzeile über jeweilige Datenübertragungsleitungen an den Bildsignalprozessor.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung umfaßt das Übertragen der Daten für die erste, die zweite und die dritte Bildzeile das Veranlassen eines Anschlusses der ersten und der zweiten Datenübertragungsleitung zwischen dem Speicher und dem Bildsignalprozessor und das Veranlassen eines Anschlusses einer dritten Datenübertragungsleitung zwischen dem Bildsensor und dem Bildsi gnalprozessor und die Ausgabe der Daten für die erste Bildzeile über die erste Datenübertragungsleitung, der Daten für die zweite Bildzeile über die zweite Datenübertragungsleitung und der Daten für die dritte Bildzeile über die dritte Datenübertragungsleitung nach Maßgabe des gleichen Taktsignals.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung hat der Speicher zum Speichern der Daten die für zwei Bildzeilen erforderliche Kapazität.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung enthalten die Daten für die erste, die zweite und die dritte Bildzeile jeweils eine Folge von Pixeldaten.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Diese und/oder weitere Vorteile der Erfindung gehen aus der folgenden Beschreibung der bevorzugten Ausführungsformen im Zusammenhang mit den beiliegenden Zeichnungen hervor und sind anhand dieser leichter verständlich. Es zeigen:

die 1A bis 1D Ansichten zur Erläuterung des Interpolationsverfahrens für 3·3 Zeilen mit einem Bayer-Muster;

2 ein Blockdiagramm der gleichzeitigen Ausgabe von Daten für 3·3 Bildzeilen an einen Bildprozessor zum Ausführen des Interpolationsverfahrens für 3·3 Zeilen gemäß den 1A bis 1D;

die 3A bis 3D Zeitübersichten, die die Funktionsweise eines Puffers zeigen, der zum Ausführen des Interpolationsverfahrens für 3·3 Zeilen gemäß den 1A bis 1D die Daten für 3·3 Bildzeilen gleichzeitig an den Bildprozessor ausgibt;

4 ein Blockdiagramm, das eine Speichervorrichtung für ein Interpolationsverfahren für 3·3 Zeilen gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;

5 ein Diagramm, das die Datenübertragung zwischen einem Speicher und einer Speichersteuereinheit der in 4 gezeigten Speichervorrichtung zeigt, und

die 6A bis 6H sind Zeitübersichten, die die Funktionsweise der Speichervorrichtung zeigen, die zum Ausführen des Interpolationsverfahrens für 3·3 Zeilen gemäß 4 die Daten für 3·3 Zeilen gleichzeitig an einen Bildprozessor ausgibt.

GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Im folgenden wird im Einzelnen auf die bevorzugten Ausführungsformen der vorliegenden Erfindung bezug genommen, von denen Beispiele in den beiliegenden Zeichnungen dargestellt sind, wobei übereinstimmende Bezugsnummern durchgehend übereinstimmende Elemente bezeichnen. Die Ausführungsformen werden nachstehend beschrieben, um die vorliegende Erfindung unter Bezugnahme auf die Figuren zu erläutern.
4 ist ein Blockdiagramm, das eine Speicherbeschaffungsvorrichtung für ein Interpolationsverfahren für 3·3 Zeilen gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. 5 ist ein Diagramm, das das zur Datenübertragung zwischen einem Speicher 403 und einer Speichersteuereinheit 402 der in 4 gezeigten Speicherbeschaffungsvorrichtung verwendete Verfahren zeigt.
Ein Bildsensor 401 erfaßt ein Bild und speichert ein Bayer-Muster (eine Matrix) mit n Pixlen pro Zeile. Die Bildzeilendaten wer den vom Bildsensor 401 über eine Datenleitung 406 in einer Einheit von m Bit pro Pixel an die Speichersteuereinheit 402 übertragen. Hierbei hat jedes Pixel des Bayer-Musters 8 Bit. Das heißt, m beträgt 8. Wenn die Daten für die erste Bildzeile eines Bildrahmens vom Bildsensor 401 an die Speichersteuereinheit 402 ausgegeben werden, speichert die Speichersteuereinheit 402 die Daten für zwei Pixel in den Bereichen 3, 4 für die aktuellen Daten eines Pufferregisters (Zeilenpuffers) 405. Hierbei umfaßt das Pufferregister 405 vier Datenbereiche 1, 2, 3, 4. Wenn ein Steuerungsfreigabesignal (ein Signal CE) und ein Schreibfreigabesignal (ein Signal WE) eines Speichers 403 aktiviert werden, werden die in den Bereichen 3, 4 für die aktuellen Daten gespeicherten Daten für die erste Bildzeile aus den Bereichen für die aktuellen Daten an den Speicher 403 übertragen, um im Speicher 403 gespeichert zu werden, und dann wird das Pufferregister 405 aktualisiert. Wenn die Daten für die zweite Bildzeile vom Bildsensor 401 an die Speichersteuereinheit 402 übertragen werden, speichert die Speichersteuereinheit 402 die Daten für zwei Pixel, d.h. 2m Bit, jeweils in Einheiten von m Bit in den Bereichen 3, 4 für die aktuellen Daten. Wenn die Speichersteuereinheit 402 das Signal WE so steuert, daß es in einen deaktivierten Zustand versetzt wird, was einem Lesemodus des Speichers 403 entspricht, werden die im Speicher 403 gespeicherten Daten für die erste Bildzeile in einer Einheit von 2m Bit an die Speichersteuereinheit 402 übertragen, um die Daten für die erste Bildzeile in den Bereichen 1, 2 für die vorherigen Daten des Pufferregisters 405 zu speichern. Dementsprechend sind die Daten für die erste Bildzeile mit 2m Bit in den Bereichen 1, 2 für die vorherigen Daten des Pufferregisters 405 gespeichert, und die Daten für die zweite Bildzeile mit 2m Bit sind in den Bereichen 3, 4 für die aktuellen Daten des Pufferregisters 405 gespeichert.
Die Speichersteuereinheit 402 steuert das Signal WE so, daß es in den aktivierten Zustand versetzt wird, um den Speicher 403 freizugeben, die jeweils in den Bereichen 1, 2 für die vorherigen Daten und den Bereichen 3, 4 für die aktuellen Daten gespeicherten Daten für die erste und die zweite Bildzeile werden zur Speicherung an den Speicher 403 übertragen. Die Daten für die erste Bildzeile und die Daten für die zweite Bildzeile werden zur Speicherung in einer dem Pufferregister 405 entsprechenden Speicherzelle 409 über die Datenleitung 408 an den Speicher 403 übertragen. Die Speichersteuereinheit 402 überträgt auch Adressen, die die Speicherplätze der Speicherzelle 409 angeben, an den Speicher 403. Dann aktualisiert die Speichersteuereinheit 402 das Pufferregister 405.
Wenn die Daten für die dritte Bildzeile vom Bildsensor 401 über die Datenleitung 406 in die Speichersteuereinheit 402 eingegeben werden, überträgt die Speichersteuereinheit die Daten für die dritte Bildzeile und die im Speicher 403 gespeicherten Daten für die erste und die zweite Bildzeile entsprechend dem gleichen Taktsignal über die Datenübertragungsleitungen 411, 412, 413. Der Bildsignalprozessor 404 führt beim Empfang der über die Datenübertragungsleitungen 411, 412, 413 eingegebenen Daten für die erste, die zweite und die dritte Bildzeile ein Interpolationsverfahren für 3·3 Zeilen aus.
Bei der erfindungsgemäßen Speicherbeschaffungsvorrichtung für das Interpolationsverfahren für 3·3 Zeilen werden die Daten für zwei Bildzeilen vom Pufferregister 405 an eine Speicherzelleneinheit, d.h. eine Einheit von 4m Bit des Speichers gesendet. Bei der in 2 gezeigten, herkömmlichen Vorrichtung, erfordern die Speicher 204, 205 2n Adressen, wenn jede Zeile des Rahmens n Pixel umfaßt, da jeder Speicher 204, 205 n Adressen erfordert. Dagegen wird die zum Speichern der Bilddaten im Speicher 403 der Speicherbeschaffungsvorrichtung für das Interpolationsverfahren für 3·3 Zeilen erforderliche Anzahl an Adressen erfindungsgemäß auf n/2 verringert.
Die 6A bis 6H sind Zeitübersichten, die die Funktionsweise der Speicherbeschaffungsvorrichtung zeigen, die zum Ausführen des Interpolationsverfahrens für 3·3 Zeilen gemäß 4 die Daten für 3·3 Zeilen gleichzeitig an einen Bildprozessor 404 ausgibt. Die Funktionsweise der Speicherbeschaffungsvorrichtung wird unter Bezugnahme auf die 5 und 6 erläutert.
Das Sensortaktsignal SENSOR CLOCK wird als Grundtakt für den Bildsensor 401, die Speichersteuereinheit 402 und den Speicher 403 verwendet. Wenn das horizontale Synchronisationssignal hsync und das Signal WE hohe Signale sind, wurden die Daten für die erste Bildzeile in den niedrigeren Bereichen der Speicherzellen 409 des Speichers 403 gespeichert, die den Adressen addr0, addr1, addr2, ..., addrn/2 entsprechen. Wenn sich das horizontale Synchronisationssignal hsync, das den Anfangspunkt des Rahmens angibt, zu einem ersten Zeitpunkt t1 im aktivierten Zustand befindet, werden die Daten für die zweite Bildzeile (dp0, dp1, dp2, dp3, dp4, ...) vom Bildsensor 401 in Einheiten von m Bit ausgegeben. Wenn Daten dp01 für zwei Pixel (die Pixeldaten dp0 und dp1 werden zu den Daten dp01 für zwei Pixel kombiniert) der Daten für die zweite Bildzeile ausgegeben werden, steuert die Speichersteuereinheit 402 das Signal CE so, daß es zu einem zweiten Zeitpunkt t2 in den aktivierten Zustand versetzt wird, um den Speicher 403 freizugeben, speichert die Daten dp01 (dp0 und dp1) für die ersten beiden Pixel in den Bereichen 3, 4 für die aktuellen Daten des Pufferspeichers 405 uns speichert die in den niedrigeren Bereichen der Speicherzellen 409 des Speichers 403 gespeicherten Daten dm0L mit der Adresse addr0 in den Bereichen 1, 2 für die vorherigen Daten des Pufferregisters 405. Die Speichersteuereinheit 402 steuert das Signal WE so, daß es in den aktivierten Zustand versetzt wird, um die in den Bereichen 3, 4 für die aktuellen Daten des Pufferregisters 405 gespeicherten Daten dp01 (dp0 und dp1) für die zwei Pixel und die Daten dm0L in den niedrigeren Bereichen der Speicherzellen 409 mit der Adresse addr0 zu speichern.
Gemäß den in den 5, 6G und 6H gezeigten Zeitübersichten repräsentiert das Suffix „L" die im niedrigeren Bereich der Speicherzelle 409 gespeicherten Daten, und ein weiteres Suffix „H" bezeichnet die in den höheren Bereichen der Speicherzelle 409 gespeicherten Daten. Die Daten dp23, dp45 für die zwei nachfolgenden Pixel der Daten für die zweite Bildzeile werden nacheinander in den Speicherzellen 409 des Speichers 403 mit den Adressen addr1, addr2, addr3, ..., addrn/2-1 gespeichert.
Die in dem als Bereiche 1, 2 für die vorherigen Daten des Pufferregisters 405 festgelegten, höheren Bereich der Speicherzelle 409 gespeicherten Daten dm0L für die erste Bildzeile und die in dem als Bereiche 3, 4 für die aktuellen Daten des Pufferregisters 405 festgelegten, niedrigeren Bereich der Speicherzelle 409 gespeicherten Daten dp01 für die zweite Bildzeile werden zur Speicherung in der Speicherzelle 409 mit der Adresse addr0 in der der Speicherzelle 409 entsprechenden Einheit von 4m Bit an den Speicher 403 gesendet. Die ursprünglich in den niedrigeren Bereichen der Speicherzelle 409 mit der Adresse addr0 gespeicherten Daten dm0L werden in den höheren Bereichen der Speicherzelle 409 mit der Adresse addr0 gespeichert. Dies bedeutet, daß die Daten dm0L gemäß einer erfindungsgemäßen Transkriptionsregel die Daten dm0H werden.
Dementsprechend werden die in den niedrigeren Bereichen der Speicherzelle 409 gespeicherten Daten dp01 für die erste Bildzeile als Daten dm0H in den höheren Bereichen der Speicherzelle 409 gespeichert, und die Daten dp01 für die zweite Bildzeile werden im niedrigeren Bereich der Speicherzelle 409 gespeichert. Dann wird das Pufferregister 405 aktualisiert.
Auf ähnliche Weise werden die nächsten Pixeldaten dp23 der Daten für die gleiche Bildzeile, die im Speicher 403 gespeicherten Daten dm1L, über das Pufferregister 405 im höheren Bereich einer weiteren (nicht dargestellten zweiten) Speicherzelle des Speichers 403 mit einer weiteren Adresse addr1 gespeichert, und die vom Bildsensor 401 empfangenen Daten dp23 für das nächste Pixel werden im niedrigeren Bereich der weiteren (zweiten) Speicherzelle gespeichert. Die im Speicher 403 gespeicherten Daten dm2L werden über das Pufferregister 405 im oberen Bereich einer weiteren (nicht dargestellten dritten) Speicherzelle des Speichers 403 mit einer weiteren Adresse addr2 gespeichert, und die vom Bildsensor 401 empfangenen Daten dp45 für das nächste Pixel werden im niedrigeren Bereich einer weiteren (dritten) Speicherzelle des Speichers 403 gespeichert. Die Daten für die zweite Bildzeile werden auf die gleiche Weise in den Speicherzellen 409 des Speichers 403 gespeichert. Da der höhere Bereich des Speichers 403 die Daten dm0L, dm1L, dm2L, ... für die erste Bildzeile und der niedrigere Bereich des Speichers 403 die Daten dp01, dp23, dp45, ... für die zweite Bildzeile enthält, die in den n/2 Speicherzellen 409 gespeichert sind, beträgt die zum Speichern der Daten in den Speicherzelleneinheiten des Speichers 403 erforderliche Anzahl an Adressen n/2.
Die in der Speicherzelle des Speichers mit der Adresse addr0 gespeicherten Daten dm0L für die erste Bildzeile, die Daten für die zweite Bildzeile und die vom Bildsensor 401 eingegebenen Daten für die dritte Bildzeile werden in Einheiten von jeweils m Bit über die Da tenübertragungsleitungen 411, 412, 413 in den Bildsignalprozessor 404 eingegeben.
Die Speichersteuereinheit 402 liest die im niedrigeren Bereich der Speicherzelle des Speichers 403 mit der Adresse addr0 gespeicherten Daten dp01, um sie im Bereich für die vorherigen Daten des Pufferregisters 405 zu speichern, und speichert die Daten für die ersten beiden Pixel der Daten für die dritte Bildzeile im Bereich für die aktuellen Daten des Pufferregisters 405. Dann speichert die Speichersteuereinheit 402 die in den Bereichen für die vorhergehenden und die aktuellen Daten des Pufferregisters 405 gespeicherten Daten in der Speicherzelle des Speichers 403 mit der Adresse addr0. Entsprechend einem darauffolgenden Takt werden die vom Bildsensor 401 empfangenen Daten für eine vierte Bildzeile, die an der Adresse addr0 des Speichers 403 gespeicherten Daten dp01 für die beiden ersten Pixel der zweiten Zeile und die Daten für die ersten beiden Pixel der dritten Zeile in Einheiten von m Bit über die Datenübertragungsleitungen 411, 412, 413 an den Bildsignalprozessor 404 gesendet. Die in den Speicher 403 eingegebenen und aus dem Speicher 403 ausgegebenen Daten werden in den 6G und 6H jeweils als Speichereingang und Speicherausgang bezeichnet.
Wie vorstehend beschrieben, werden die Daten für die erste, zweite und dritte Bildzeile, die Daten für die zweite, dritte und vierte Bildzeile bzw. die Daten für die dritte, vierte und fünfte Bildzeile jeweils gleichzeitig an den Bildsignalprozessor 404 gesendet.
Die nachfolgenden Daten werden auf die gleiche Weise in Einheiten von m Bit im Speicher 403 gespeichert und über die Datenübertragungsleitungen 411, 412, 413 an den Bildsignalprozessor 404 gesendet.
Hierbei können bei einer minimalen Kapazität des Speichers 403 die Pixeldaten für zwei Zeilen, d.h. 2n Pixeldaten, im Speicher gespeichert werden.
Obwohl die Datenübertragungsleitungen 411, 412, 413 zur Übertragung der Daten, die gemäß dieser Beschreibung m Bit umfassen, zwischen der Speichersteuereinheit 402 und dem Bildsignalprozessor 404 angeschlossen sind, ist die vorliegende Erfindung nicht darauf beschränkt. Die Datenübertragungsleitungen für m Bit können zwischen dem Bildsignalprozessor 404 und dem Speicher 403 und/oder dem Bildsensor 401 angeschlossen sein, so daß die Daten aus dem Speicher unter der Steuerung der Speichersteuereinheit 402 an den Bildsignalprozessor 404 gesendet werden, statt von der Speichersteuereinheit 402 an den Bildsignalprozessor 404 gesendet zu werden.
Obwohl das Pufferregister 405 im Inneren der Speichersteuereinheit 402 angeordnet ist, wie in 5 gezeigt, kann das Pufferregister 405 auch außerhalb der Speichersteuereinheit 402 angeordnet sein, wenn der Puffer von der Speichersteuereinheit 402 effizient gesteuert wird.
Wie vorstehend beschrieben werden die Daten bei dem erfindungsgemäßen Datenübertragungsverfahren in Einheiten von 4m Bit im Speicher gespeichert. Da eine Zeile des Rahmens n Pixel umfaßt, werden die Pixeldaten für die Zeile des Rahmens unter Verwendung von n/2 Adressen übertragen, wodurch die für die Speicherbeschaffungsvorrichtung erforderliche Anzahl an Adressen auf 1/4 verringert wird. Da in der Speicherbeschaffungsvorrichtung nur ein einziger Speicher verwendet wird, erfordert die Speicherbeschaffungsvorrichtung zudem nur ein einziges Signal CE und ein einziges Signal WE, die zur Steuerung des Speichers benötigt werden, wodurch die Anzahl der Steuersignale zur Steuerung des Speichers reduziert wird.
Erfindungsgemäß umfassen die Speicherbeschaffungsvorrichtung und das Datenübertragungsverfahren den Zeilenpuffer, der dem Bildprozessor, der unter Verwendung eines einzigen Speichers ein Interpolationsverfahren für 3·3 Zeilen ausführt, die Daten für 3 Zeilen zuführt.
Überdies kann durch die Speicherbeschaffungsvorrichtung und das Datenübertragungsverfahren die Speichersteuerung durch Verringern der zur Steuerung des Speichers in dem Zeilenpuffer, der dem Bildprozessor, der das Interpolationsverfahren für 3·3 Zeilen ausführt, die Daten für 3 Zeilen zuführt, erforderlichen Anzahl an Adressen vereinfacht werden.
Darüber hinaus kann durch die Speicherbeschaffungsvorrichtung und das Datenübertragungsverfahren die zur Steuerung des Speichers in dem Zeilenpuffer, der dem Bildprozessor, der das Interpolationsverfahren für 3·3 Zeilen ausführt, die Daten für 3 Zeilen zuführt, erforderlichen Anzahl an Adressen verringert werden.
Obwohl einige wenige bevorzugte Ausführungsformen der vorliegenden Erfindung dargestellt und beschrieben wurden, ist für Fachleute ersichtlich, daß Veränderungen an dieser Ausführungsform vorgenommen werden können, ohne vom Prinzip und Geist der Erfindung abzuweichen, deren Rahmen in den Ansprüchen und ihrem Äquivalent definiert ist.

Claims

Speicherbeschaffungsvorrichtung für eine Bilddateninterpolation durch ein Bildverarbeitungssystem mit einem Bildsensor, der Bildzeilendaten eines erfaßten Bilds ausgibt, mit einem lesbaren und überschreibbaren Speicher (403), einem Pufferregister (405) mit einem Bereich für die vorhergehenden Daten, in dem in einer Einheit von 2m Bit die im Speicher gespeicherten Daten für eine erste Bildzeile gespeichert werden, und einem Bereich für die aktuellen Daten, in dem die Daten für eine zweite Bildzeile gespeichert werden, die in einer Einheit von m Bit in eine Einheit von 2m Bit eingegeben werden, und einer Speichersteuereinheit (402), die mit einem Chipfreigabesignal (CE), einem Schreibfreigabesignal (WE) und einer Adresse, die die Speicherplätze der im Pufferregister gespeicherten Daten für die erste und die zweite Bildzeile angibt, den Speicher bereitstellt, die Daten für die erste und die zweite Bildzeile in den Speicher schreibt und aus diesem liest und die Daten für die erste und die zweite Bildzeile und die vom Bildsensor (401) eingegebenen Daten für eine dritte Bildzeile ausgibt.
Speicherbeschaffungsvorrichtung nach Anspruch 1 mit einem Bildsignalprozessor (404), der beim Empfang der Daten für die erste, die zweite und die dritte Bildzeile von der Speichersteuereinheit eine Bilddateninterpolation ausführt.
Vorrichtung nach Anspruch 1, bei der der Speicher eine Speicherzelle mit 4m Bit enthält, die einen niedrigeren und einen höheren Bereich umfaßt, in denen jeweils in einer Speicherzelleneinheit von 2m Bit Daten gespeichert werden, die von der Speichersteuereinheit gelesen und eingeschrieben werden können.
Vorrichtung nach Anspruch 3, bei der die Speichersteuereinheit das Chipfreigabesignal und das Schreibfreigabesignal so steuert, daß sie jeweils aktiviert und deaktiviert werden, die Daten für die erste Bildzeile aus dem Speicher liest, wenn das Chipfreigabesignal und das Schreibfreigabesignal jeweils aktiviert und deaktiviert sind, um die Daten für die erste Bildzeile im Bereich für die vorhergehenden Daten des Pufferregisters zu speichern, das Chipfreigabesignal und das Schreibfreigabesignal so steuert, daß sie aktiviert werden, und die im Pufferregister gespeicherten Daten für die erste und die zweite Bildzeile in einer Einheit einer Speicherzelleneinheit im Speicher speichert.
Vorrichtung nach Anspruch 3, mit einem Bildsignalprozessor (404), der unter Verwendung der Daten für die erste, die zweite und die dritte Bildzeile eine Interpolation für 3·3 Zeilen ausführt, und einer ersten, einer zweiten und einer dritten Datenübertragungsleitung (411, 412, 413), über die jeweils die Daten für die erste, die zweite und die dritte Bildzeile aus der Speichersteuereinheit ausgegeben werden, wobei die Speichersteuereinheit die im Speicher gespeicherten Daten für die erste und die zweite Bildzeile liest, die Daten für die erste und die zweite Bildzeile über die erste und die zweite Datenübertragungsleitung überträgt und die vom Bildsensor eingegebenen Daten für die dritte Bildzeile nach Maßgabe des gleichen Taktgebers über die dritte Datenübertragungsleitung überträgt.
Vorrichtung nach Anspruch 1, bei der die Speichersteuereinheit drei Datenübertragungsleitungen (411, 412, 413) umfaßt, über die die Daten für die erste, die zweite und die dritte Bildzeile aus der Speichersteuereinheit ausgegeben werden.
Vorrichtung nach Anspruch 1 mit einem Bildsignalprozessor, der unter Verwendung der Daten für die erste, die zweite und die dritte Bildzeile eine Interpolation für 3·3 Zeilen ausführt, einer ersten, einer zweiten und einer dritten Datenübertragungsleitung (411, 412, 413), über die jeweils die Daten für die erste, die zweite und die dritte Bildzeile aus der Speichersteuereinheit ausgegeben werden, wobei die Speichersteuereinheit die im Speicher gespeicherten Daten für die erste und die zweite Bildzeile liest, die Daten für die erste und die zweite Bildzeile über die erste und die zweite Datenübertragungsleitung überträgt und die vom Bildsensor eingegebenen Daten für die dritte Bildzeile nach Maßgabe des gleichen Taktgebers über die dritte Datenübertragungsleitung überträgt.
Vorrichtung nach Anspruch 1, bei der die Bildzeilendaten ein Bayer-Muster enthalten.
Vorrichtung nach Anspruch 1, bei der der Bildsensor (401) ein entweder mit ladungsträgergekoppelten Schaltungen oder mit Komplementär-Metalloxid-Halbleitern arbeitender Bildsensor ist.
Verfahren zur Bereitstellung von Zeilendaten für eine Interpolation durch ein Bildverarbeitungssystem, das das Speichern der von einem Bildsensor in einer Einheit von m Bit ausgegebenen Daten für eine erste Bildzeile in einer Einheit von 2m Bit in einem Bereich für die aktuellen Daten in einem Pufferregister, das Speichern der Daten für die erste Bildzeile aus dem Bereich für die aktuellen Daten des Pufferregisters in einer Einheit von 2m Bit in einem Speicher, das Aktualisieren des Pufferregisters, das Lesen der Daten für die erste Bildzeile in der Einheit von 2m Bit aus dem Speicher zum Speichern der gelesenen Daten für die erste Bildzeile in einem Bereich für die vorherigen Daten des Pufferregisters und das Speichern der vom Bildsensor in einer Einheit von m Bit ausgegebenen Daten für die zweite Bildzeile in der Einheit von 2m Bit im Bereich für die aktuellen Daten des Pufferregisters, das jeweilige Speichern der im Bereich für die vorherigen Daten und im Bereich für die aktuellen Daten des Pufferregisters gespeicherten Daten für die erste Bildzeile und für die zweite Bildzeile in einer Einheit von 4m Bit im Speicher und das Senden der im Speicher gespeicherten Daten für die erste und für die zweite Bildzeile und der vom Bildsensor ausgegebenen Daten für die dritte Bildzeile nach Maßgabe des gleichen Taktsignals an einen Bildsignalprozessor umfaßt.
Verfahren nach Anspruch 10, bei dem die Übertragung der Daten für die erste, die zweite und die dritte Bildzeile das Lesen der im Speicher gespeicherten Daten für die erste Bildzeile unter Verwendung einer mit dem Speicher verbundenen Speichersteuereinheit das Lesen der im Speicher gespeicherten Daten für die zweite Bildzeile unter Verwendung der Speichersteuereinheit und das Ausgeben der vom Bildsensor eingegebenen Daten für die dritte Bildzeile und der Daten für die erste und die zweite Bildzeile über jeweilige Datenübertragungsleitungen an den Bildsignalprozessor umfaßt.
Verfahren nach Anspruch 10, bei dem das Übertragen der Daten für die erste, die zweite und die dritte Bildzeile das Veranlassen eines Anschlusses der ersten und der zweiten Datenübertragungsleitung zwischen dem Speicher und dem Bildsignalprozessor und das Veranlassen eines Anschlusses einer dritten Datenübertragungsleitung zwischen dem Bildsensor und dem Bildsignalprozessor und die Ausgabe der Daten für die erste Bildzeile über die erste Datenübertragungsleitung, der Daten für die zweite Bildzeile über die zweite Datenübertragungsleitung und der Daten für die dritte Bildzeile über die dritte Datenübertragungsleitung nach Maßgabe des gleichen Taktsignals umfaßt.
Verfahren nach Anspruch 10, bei dem der Speicher zum Speichern der Daten die für zwei Bildzeilen erforderliche Kapazität hat.
Verfahren nach Anspruch 10, bei dem die Daten für die erste, die zweite und die dritte Bildzeile jeweils eine Folge von Pixeldaten enthalten.