JP2007226742A - 記憶制御装置、記憶制御方法、記憶制御プログラムおよび情報処理装置 - Google Patents

記憶制御装置、記憶制御方法、記憶制御プログラムおよび情報処理装置 Download PDF

Info

Publication number
JP2007226742A
JP2007226742A JP2006050374A JP2006050374A JP2007226742A JP 2007226742 A JP2007226742 A JP 2007226742A JP 2006050374 A JP2006050374 A JP 2006050374A JP 2006050374 A JP2006050374 A JP 2006050374A JP 2007226742 A JP2007226742 A JP 2007226742A
Authority
JP
Japan
Prior art keywords
data
reception
received
area
status
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006050374A
Other languages
English (en)
Other versions
JP4740766B2 (ja
Inventor
Hiroyuki Oka
洋之 岡
Masaaki Nagatsuka
雅明 長塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006050374A priority Critical patent/JP4740766B2/ja
Priority to US11/492,906 priority patent/US20070214326A1/en
Priority to EP06253900A priority patent/EP1826678B1/en
Priority to CN2006101214200A priority patent/CN101030121B/zh
Priority to KR1020060080273A priority patent/KR20070089029A/ko
Publication of JP2007226742A publication Critical patent/JP2007226742A/ja
Application granted granted Critical
Publication of JP4740766B2 publication Critical patent/JP4740766B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52Protection of memory contents; Detection of errors in memory contents
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

【課題】2回の書込み処理(DMA Write)が必要であるので、レイテンシが大きくなるという問題点と、データとステータスとを読み出すと一つのキャッシュラインに収まらないので、データ読込み処理などのパフォーマンスが低下するという問題点とを課題とする。
【解決手段】受信データ領域25は、所定の範囲で区切られた複数の領域から構成されている。そして、受信側端末装置20のソフトウエア(CPU)は、記憶部22の受信データ領域にデータが書込まれたことを認識するために、受信データ領域の受信ステータス、つまり、受信データ領域の一つの領域の最後尾を一定間隔でチェックしている。一方、受信側端末装置20は、外部よりデータを受信すると、受信ステータスを作成するとともに、受信データ領域25における一つの領域の最後尾に受信ステータスが位置するように、受信データおよび受信ステータスを当該領域に対して一括に書込む。
【選択図】 図1

Description

この発明は、受信データおよび当該受信データのステータスを示す受信ステータスを記憶する記憶制御装置、記憶制御方法、記憶制御プログラムおよび情報処理装置に関する。
従来より、コンピュータシステムは、データを受信する場合には、メインメモリなどの記憶部上に受信したデータを格納する受信データ領域と、受信完了通知などを格納する受信ステータス領域の2つの領域が必要であった。例えば、特許文献1(特開2001−147875号公報)に開示されているデータ通信システムの場合でも、同様に2つの領域が必要である。
図10を用いて、この2つの領域を使用するデータの流れについて、具体的に説明すると、受信側端末装置のCPUなどで動作するソフトウエアは、受信データ領域にデータが書込まれたことを認識するために、受信ステータス領域を一定間隔でチェックしている(図10の(1))。そして、受信側端末装置の通信制御部は、外部よりメッセージ(データ)を受信すると(図10の(2))、受信したデータを受信データ領域に書込む(DMA Write)と共に(図10の(3))、受信が完了したことを示す情報を受信ステータス領域に書込む(DMA Write)(図10の(4))。
その後、受信側端末装置のCPUは、受信データ領域にデータが書込まれたことを認識すると(図10の(5))、受信データ領域にアクセスして書込まれたデータを読み取る(図10の(6))。このようにして、受信されたデータは読み取られて、ソフトウエアなどに利用される。
特開2001−147875号公報
ところで、上記した従来の技術は、受信データと受信ステータスとを別々の領域であり、2回の書込み処理(DMA Write)が必要であるので、レイテンシが大きくなるという問題点があった。
また、CPUなどで動作するソフトウエアは、書込まれたデータを読み取る場合、受信データ領域と受信ステータス領域の2つの領域を読み取る必要があり、データとステータスとを読み出すと一つのキャッシュラインに収まらないので、データ読込み処理などのパフォーマンスが低下するという問題点があった。
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、
レイテンシを小さくすることが可能であるとともに、データ読込み処理などのパフォーマンスを向上させることが可能である記憶制御装置、記憶制御方法、記憶制御プログラムおよび情報処理装置を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項1に係る発明は、受信データおよび当該受信データのステータスを示す受信ステータスを記憶する記憶制御装置であって、所定の範囲で区切られた複数の領域から構成されるデータ記憶手段と、前記受信データを外部より受信した場合に、前記データ記憶手段における一つの領域の最後尾に前記受信ステータスが位置するように、前記受信データおよび前記受信ステータスを前記領域に対して一括に書込むデータ書込み手段と、を備えたことを特徴とする。
また、請求項2に係る発明は、上記の発明において、前記データ書込み手段は、前記受信データが前記領域に後詰めになるように、前記受信データおよび前記受信ステータスを前記領域に対して一括に書込むことを特徴とする。
また、請求項3に係る発明は、上記の発明において、前記受信データは、二種類のデータから構成されるものであって、前記データ書込み手段は、前記領域の最後尾に前記受信ステータスが位置し、前記受信ステータスの前に前記二種類のデータが位置するように、前記二種類のデータと前記受信ステータスとを前記領域に対して一括に書込むことを特徴とする。
また、請求項4に係る発明は、上記の発明において、前記データ書込み手段は、前記受信データにエラーがある場合、前記受信ステータスをエラーフラグに差し替えて書込むことを特徴とする。
また、請求項5に係る発明は、上記の発明において、前記データ記憶手段に記憶された前記受信データを更新する場合、前記受信データの書込み開始アドレスを、前記受信データをあらかじめ決められたメモリアライン、または、あらかじめ決められたブロックサイズの整数倍に揃えるデータ更新手段をさらに備えたことを特徴とする。
また、請求項6に係る発明は、上記の発明において、受信データおよび当該受信データのステータスを示す受信ステータスを記憶する記憶制御方法であって、所定の範囲で区切られた複数の領域から構成されるデータ記憶手段と、前記受信データを外部より受信した場合に、前記データ記憶手段における一つの領域の最後尾に前記受信ステータスが位置するように、前記受信データおよび前記受信ステータスを前記領域に対して一括に書込むデータ書込み工程と、を備えたことを特徴とする。
また、請求項7に係る発明は、上記の発明において、受信データおよび当該受信データのステータスを示す受信ステータスを記憶する記憶制御装置としてコンピュータに実行させる記憶制御プログラムであって、所定の範囲で区切られた複数の領域から構成されるデータ記憶手順と、前記受信データを外部より受信した場合に、前記データ記憶手段における一つの領域の最後尾に前記受信ステータスが位置するように、前記受信データおよび前記受信ステータスを前記領域に対して一括に書込むデータ書込み手順と、を備えたことを特徴とする。
また、請求項8に係る発明は、上記の発明において、情報の送受信を制御する通信手段と、情報を記憶する記憶手段と、前記通信手段を介して情報を受信した場合、前記受信した情報の受信状態を示す受信ステータス情報を当該受信した情報の末尾に付し、前記記憶手段に書込む書込み手段とを備えることを特徴とする。
また、請求項9に係る発明は、上記の発明において、情報の送受信を制御する通信手段と、情報を記憶する複数の領域を有する記憶手段と、前記通信手段を介して情報を受信した場合、前記記憶手段の領域の一つに前記受信した情報を書込むとともに、当該受信した情報が記憶された領域の末尾に、当該受信した情報の受信状態を示す受信ステータス情報を書込む書込み手段とを備えることを特徴とする。
請求項1または6〜9の発明によれば、所定の範囲で区切られた複数の領域から構成され、受信データを外部より受信した場合に、一つの領域の最後尾に受信ステータスが位置するように、受信データおよび受信ステータスを領域に対して一括に書込むので、1回の書込みで受信データと受信ステータスとを書込むことができる結果、レイテンシを小さくすることが可能であるとともに、受信データと受信ステータスを読込むのに一つの領域をReadすればよく、データとステータスとを読み出した際に一つのキャッシュラインに収まる結果、CPUなどのソフトウエアによるデータ読込み処理などのパフォーマンスを向上させることが可能である。
また、請求項2の発明によれば、受信データが領域に後詰めになるように、受信データおよび受信ステータスを領域に対して一括に書込むので、例えば、受信データを使用するソフトウエア側で、あらかじめアドレスを指定して受信データを読込むことができるなど、決めうち処理を用いることができる結果、オーバーヘッドを低減することが可能である。
また、請求項3の発明によれば、領域の最後尾に受信ステータスが位置し、受信ステータスの前に二種類のデータが位置するように、二種類のデータと受信ステータスとを領域に対して一括に書込むので、例えば、受信データがアプリケーションデータとソフトウエアの制御情報を示す埋め込みデータとから構成されている場合、領域の最後尾に受信ステータスが位置し、受信ステータスの前に埋め込みデータが位置するように、受信データと受信ステータスと埋め込みデータとを領域に対して一括に書込むので、埋め込みデータが固定位置に書込まれることとなる結果、ソフトウエアは決めうち処理を用いることが可能であるとともに、書込みフォーマットと同じフォーマットでデータを受信するため受信データの変換処理が不要である結果、さらにオーバーヘッドを低減することが可能である。また、埋め込みデータが受信ステータスに隣接して書込まれることになり、例えば、CPUなどのソフトウエアによりデータの読み出しが行われた場合、埋め込みデータと受信ステータスが同じキャッシュラインの収まる可能性が高くなるなど、キャッシュを有効的に使用することが可能である。
また、請求項4の発明によれば、受信データにエラーがある場合、例えば、受信データの末尾にCRCを付けてビットエラーを検出している場合など、前記受信ステータスをエラーフラグに差し替えて書込むので、受信ステータスを書込む際には、受信データの書込みは終了していることになり書込んだデータの妥当性を保証することができ、例えば、データを最後まで受信し終わる前に、書込みを開始するなど、さらにレイテンシを改善することが可能である。
また、請求項5の発明によれば、記憶された受信データを更新する場合、受信データの書込み開始アドレスを、受信データをあらかじめ決められたメモリアライン、または、あらかじめ決められたブロックサイズの整数倍に揃えるので、例えば、キャッシュライン・サイズのブロックに対するpartial write(部分的な書換え)がブロック全体の書換えに比べて遅い情報処理装置(計算機)において、本来書き込むべき領域より手前側(アドレス上位)から更新することが可能な状況で、最大限の性能を引き出すことが可能である。なお、例を挙げると、キャッシュライン・サイズが64byteの計算機の場合、書込み開始アドレス(バイトアドレス)の下位6bit(2の6乗=64)を0でマスクする(強制的に0にする)。
以下に添付図面を参照して、この発明に係る記憶制御装置の実施例を詳細に説明する。
以下の実施例1では、本発明の一形態に係る記憶制御装置の概要および特徴、記憶制御装置の構成および処理の流れ、実施例1による効果等を順に説明する。
[記憶制御装置(受信側端末装置)の概要および特徴]
まず最初に、図1を用いて、実施例1に係る記憶制御装置の概要および特徴を説明する。図1は、実施例1に係る記憶制御装置(受信側端末装置)の概要と特徴を示す図である。同図に示すように、本実施例に係る記憶制御装置20(受信側端末装置)は、通信制御部21と、記憶部22と、ソフトウエア24とから構成される。記憶部22には、受信データ及び受信ステータスが保存される受信データ領域25が設けられる。受信ステータスは、対応する受信データの最後尾に受信データと合わせて書き込まれる。
このような構成を有する記憶制御装置(受信側端末装置)20は、受信データおよび当該受信データのステータスを示す受信ステータスを合わせて書込むことを概要とするものであり、レイテンシを小さくすることが可能である点と、CPU・ソフトウエアによるデータ読込み処理などのパフォーマンスを向上させることが可能である点に主たる特徴がある。
この主たる特徴を具体的に説明すると、図1において、受信データ領域25は、所定の範囲で区切られた複数の領域から構成されている。そして、受信側端末装置20のソフトウエア24(CPUで動作、以下同様)は、記憶部22の受信データ領域25にデータが書込まれたことを認識するために、受信データ領域25の受信ステータス、つまり、受信データ領域の複数領域の最後尾を一定間隔でチェックしている(図1の(1))。
一方、受信側端末装置20の通信制御部21は、外部よりデータを受信すると、受信ステータスを作成するとともに、受信データ領域25における一つの領域の最後尾に受信ステータスが位置するように、受信データおよび受信ステータスを当該領域に対して一括に書込む。(図1の(2)〜(3))。
そして、ソフトウエア24は、受信データ領域25にデータが書込まれたことを示す受信ステータスを認識すると(図1の(4))、受信データ領域25に書込まれた受信データを読み取る(図1の(5))。
このように、受信側端末装置20は、1回の書込みで受信データと受信ステータスとを書込むことができる結果、上記した主たる特徴の如く、レイテンシを小さくすることが可能であるとともに、受信データと受信ステータスを読込むのに一つの領域をReadすればよく、データとステータスとを読み出した際に一つのキャッシュラインに収まる結果、上記した主たる特徴の如く、CPUなどで動作するソフトウエアによるデータ読込み処理などのパフォーマンスを向上させることが可能である。
[記憶制御装置(送信側端末装置)の構成]
次に、図2を用いて、図1に示した記憶制御装置を用いた送信側端末装置10の構成を説明する。図2は、記憶制御装置を用いたシステムの内部構成を示すブロック図である。同図に示すように、送信側端末装置10は、通信制御部11と、記憶部12と、制御部13とから構成され、ネットワークを介して受信側端末装置20と接続される。
このうち、通信制御部11は、ネットワークを介して受信側端末装置20との間でやり取りするデータを制御する手段およびデータを作成する手段であり、特に本発明に密接に関連するものとしては、通信部11aと、作成部11bとを備える。
通信部11aは、ネットワークを介して受信側端末装置20との間でやり取りする各種情報に関する通信を制御する手段であり、具体的には、後述する作成部11bにより作成された送信データを、ネットワークを介して受信側端末装置20に送信する。
また、作成部11bは、受信側端末装置20に送信されるデータを作成する手段である。具体的には、下位ソフトウエア13bから投入された送信コマンド内のパラメータに基づいて、送信側端末装置10のメモリ領域を読み取り、それを送信コマンド内の埋め込みデータとマージして、ペイロードを作成する。また、ユーザデータのサイズや埋め込みデータのサイズに基づきヘッダを作成する(埋め込みデータのサイズは固定サイズである)。そして、作成したペイロードとヘッダを併せて送信データを作成する。
例えば、図3に示したように、送信コマンド内のパラメータに基づいて、記憶部12などからアプリケーションデータを読み出す。そして、送信コマンド内の埋め込みデータを後ろ詰めにして、読み出したアプリケーションデータと合せて、送信データを作成する。そして、作成された送信データを受信すると、受信側端末装置20は、受信バッファの一つの領域の最後尾に受信ステータスが位置し、受信ステータスの前に埋め込みデータが位置するように、アプリケーションデータと受信ステータスと埋め込みデータとを当該領域に対して一括に書込む。
記憶部12は、制御部13による各種処理に必要なデータおよびプログラムを格納する格納手段(記憶手段)であり、特に本発明に密接に関連するものとしては、送信する二種類のデータの一つとしてアプリケーションデータ12aを備える。このうち、アプリケーションデータ12aは、作成部11bにより読み出されて、埋め込みデータと共に送信データとして、受信側端末装置20に送信される。
制御部13は、OS(Operating System)などの制御プログラム、各種の処理手順などを規定したプログラムおよび所要データを格納するための内部メモリを有し、これらによって種々の処理を実行する処理部であり、特に本発明に密接に関連するものとしては、アプリケーション(ソフトウエア)13aと、下位ソフトウエア13bとを備える。
このうち、アプリケーション13aは、データの転送要求を行う処理を実行するソフトウエアであり、具体的に例を挙げれば、ユーザの指示操作により制御部13により実行されて、下位ソフトウエア13bに対して記憶部12に記憶されているアプリケーションデータ12aの転送を要求する。
また、下位ソフトウエア13bは、データの転送要求を受けて、送信コマンドを通信制御部11に送信する手段である。具体的に例を挙げれば、アプリケーション13aよりデータ転送要求を受信すると、下位ソフトウエア13bは、アプリケーション13aが指定したパラメータ(例えば、先頭アドレスやサイズなど)を元に送信コマンドを作成する。そして、作成した送信コマンドを通信制御部11に投入する。
[記憶制御装置(受信側端末装置)の構成]
次に、同じく図2を用いて、図1に示した記憶制御装置を用いた受信側端末装置20の構成を説明する。同図に示すように、この受信側端末装置20は、通信制御部21と、記憶部22と、制御部23とから構成される。
このうち、通信制御部21は、ネットワークを介して送信側端末装置10からデータを受信し、受信データから受信ステータスを作成し、受信データと受信ステータスを書込む手段であり、特に本発明に密接に関連するものとしては、通信部21aと、データ書込み部21bとを備える。なお、データ書込み部21bは、特許請求の範囲に記載の「データ書込み手段」に対応する。
このうち、通信部21aは、送信側端末装置10からデータを受信し、受信ステータスを作成する手段である。具体的に例を挙げると、図3に示したように、送信側端末装置10から埋め込みデータを後ろ詰めにして、アプリケーションデータと合せて、作成された送信データを受信すると、そのデータのヘッダからペイロード(アプリケーションデータと埋め込みデータの合計)のサイズを得る。そして、受信ステータスを作成し、続いて、記憶部22のデータ記憶部22aの一つの領域内の書込み開始位置を算出する(受信ステータスのサイズは固定である)。なお、受信ステータスは、更新フラグ、エラーの有無、受信データサイズなどで構成される。
また、データ書込み部21bは、データ記憶部22aの一つの領域の最後尾に受信ステータスが位置し、受信ステータスの前に二種類のデータが位置するように、二種類のデータと受信ステータスとを領域に対して一括に書込む手段である。具体的に例を挙げれば、通信部21aより得られた書込み開始位置を用いて、データ記憶部22aの一つの領域の最後尾に受信ステータスが位置し、受信ステータスの前に埋め込みデータが位置するように、受信データと受信ステータスと埋め込みデータとを当該領域に対して一括に書込む(図6参照)。
記憶部22は、制御部23による各種処理に必要なデータおよびプログラムを格納する格納手段(記憶手段)であり、特に本発明に密接に関連するものとしては、データ記憶部22aを備える。データ記憶部22aは、所定の範囲で区切られた複数の領域から構成され、データ書込み部21bにより書込まれたデータなどを記憶する手段である。具体的に例を挙げれば、データ書込み部21bにより複数の領域のうち一つの領域の最後尾に受信ステータスが位置し、受信ステータスの前に埋め込みデータが位置するように、受信データと受信ステータスと埋め込みデータとが書込まれる。
制御部23は、OS(Operating System)などの制御プログラム、各種の処理手順などを規定したプログラムおよび所要データを格納するための内部メモリを有し、これらによって種々の処理を実行する処理部であり、特に本発明に密接に関連するものとしては、アプリケーション23aと、下位ソフトウエア23bとを備える。
このうち、アプリケーション23aは、記憶部22に記憶されているアプリケーションデータを使用して、処理を実行するソフトウエアである。具体的に例を挙げれば、アプリケーション23aは、下位ソフトウエア23bを実行して、記憶部22のデータ記憶部22aに記憶されたアプリケーションデータを参照し、処理を実行する。
また、下位ソフトウエア23bは、受信ステータスを参照し、受信データをアプリケーション23aに引き渡す手段である。具体的に例を挙げると、一定間隔でデータ記憶部22aの領域の最後尾を参照し、受信ステータスが書込まれるのをチェックする。そして、受信ステータスが書込まれたことを確認すると、受信ステータスを読み取り、データ記憶部22aに書込まれたアプリケーションデータと埋め込みデータのサイズを得て、埋め込みデータを読み取る。その後、アプリケーションデータの先頭アドレス(オフセット)を計算して、計算して得られた先頭アドレスをアプリケーション23aに引き渡す。
[送信側端末装置による処理]
次に、図4を用いて、送信側端末装置による処理を説明する。図4は、送信側端末装置における送信データ作成処理の流れを示すフローチャートである。図4に図示された処理は、各種ソフトウエアにより実行される。
図4に示すように、制御部13の下位ソフトウエア13bは、アプリケーション13aからデータ転送要求を受け付けると(ステップS401肯定)、アプリケーション13aが指定したパラメータ(例えば、先頭アドレスやサイズなど)から送信コマンドを作成する(ステップS402)。続いて、下位ソフトウエア13bは、作成した送信コマンドを通信制御部11の作成部11bに投入する(ステップS403)。
そして、作成部11bは、受信した送信コマンド内のパラメータに基づいて、記憶部12のアプリケーションデータ12aを読み取り(ステップS404)、読み取ったアプリケーションデータ12aと送信コマンド内の埋め込みデータとを併せて、ペイロードを作成する(ステップS405)。
その後、作成部11bは、送信するアプリケーションデータ12aのサイズや埋め込みデータのサイズに基づき、ヘッダを作成する(ステップS406)。そして、作成部12bは、ペイロードとヘッダを併せてメッセージ(送信データ)を作成し、通信部12aは、作成されたメッセージ(送信データ)を、受信側端末装置20に送信する(ステップS407)。
[受信側端末装置による処理]
次に、図5を用いて、受信側端末装置による処理を説明する。図5は、受信側端末装置における受信データ書込み、参照処理の流れを示すフローチャートである。図5に図示された処理も、各種ソフトウエアにより実行される。
図5に示すように、通信部21aは、送信側端末装置10から送信されたデータを受信すると(ステップS501肯定)、受信したデータのヘッダからペイロード(アプリケーションデータと埋め込みデータとの合計)を得る(ステップS502)。そして、通信部21aは、受信ステータスを作成し(ステップS503)、続いて、記憶部22のデータ記憶部22aの一つの領域内の書込み開始位置を算出する(ステップS504)。
そして、データ書込み部21bは、データ記憶部22aの一つの領域の最後尾に受信ステータスが位置し、受信ステータスの前に埋め込みデータが位置するように、ペイロード(受信データ)と受信ステータスと埋め込みデータとを当該領域に対して一括に書込む(ステップS505)。
続いて、受信ステータスの書込みが終了すると(ステップS506肯定)、下位ソフトウエア23bは、当該領域の最後尾の受信ステータスをチェックして(ステップS507)、書込まれたデータサイズと埋め込みデータサイズを得る(ステップS508)。そして、下位ソフトウエア23bは、埋め込みデータを読み取り(ステップS509)、アプリケーション23aに引き渡す、データ記憶部22aに書込まれたデータの先頭アドレス(オフセット)を算出し、アプリケーション23aにデータを引き渡す(ステップS510)。
[実施例1による効果]
上述してきたように、実施例1によれば、データ記憶部22aは、所定の範囲で区切られた複数の領域から構成され、受信データを外部より受信した場合に、データ記憶部22aの一つの領域の最後尾に受信ステータスが位置するように、受信データおよび受信ステータスを当該領域に対して一括に書込む。このような構成により、1回の書込みで受信データと受信ステータスとを書込むことができる結果、レイテンシを小さくすることが可能であるとともに、受信データと受信ステータスを読込むのに一つの領域をReadすればよい。そのため、データとステータスとを読み出した際に一つのキャッシュラインに収まる結果、CPUなどのソフトウエアによるデータ読込み処理などのパフォーマンスを向上させることが可能である。
また、実施例1によれば、受信データが当該領域に後詰めになるように、受信データおよび受信ステータスを当該領域に対して一括に書込むので、例えば、受信データを使用するソフトウエア側で、あらかじめアドレスを指定して受信データを読込むことができるなど、決めうち処理を用いることができる結果、オーバーヘッドを低減することが可能である。
また、実施例1によれば、データ記憶部22aの一つの領域の最後尾に受信ステータスが位置し、受信ステータスの前に二種類のデータが位置するように、二種類のデータと受信ステータスとを領域に対して一括に書込むので、例えば、二種類のデータが、受信データがアプリケーションデータとソフトウエアの制御情報を示す埋め込みデータとから構成されている場合、領域の最後尾に受信ステータスが位置し、受信ステータスの前に埋め込みデータが位置するように、受信データと受信ステータスと埋め込みデータとを領域に対して一括に書込むので、埋め込みデータが固定位置に書込まれることとなる結果、ソフトウエアは決めうち処理を用いることが可能である。また、書込みフォーマットと同じフォーマットでデータを受信するため受信データの変換処理が不要である結果、さらにオーバーヘッドを低減することが可能である。また、埋め込みデータが受信ステータスに隣接して書込まれることになり、例えば、CPUなどのソフトウエアによりデータの読み出しが行われた場合、埋め込みデータと受信ステータスが同じキャッシュラインの収まる可能性が高くなるなど、キャッシュを有効的に使用することが可能である。
ここで、上記した決めうち処理を具体的に説明すると、図6の(1)に示したように、受信ステータス、アプリケーションデータ、埋め込みデータの順に受信データ領域に書込んだ場合、アプリケーションデータのサイズに応じて、埋め込みデータの位置が異なるので、埋め込みデータの位置を受信ステータスを読むまで得ることはできない。一方、図6の(2)に示したように、受信ステータス、埋め込みデータ、アプリケーションデータの順に受信データ領域に書込んだ場合、受信ステータスと埋め込みデータのデータサイズは固定であり、アプリケーションデータのサイズに依存しないので、例えば、埋め込みデータを参照するなどの決めうち処理を用いることが可能である。
ところで、上記した実施例1では、受信データを受信データ領域の一つの領域に書込む場合を説明したが、本発明はこれに限定されるものではなく、書込んだデータを更新する場合に本発明を用いてもよい。そこで、以下では、受信データ領域の一つの領域に書込んだデータを更新する場合を実施例2として説明する。なお、実施例2では、実施例2に係る全体構成および実施例2による効果を説明する。
[記憶制御装置を利用したシステムの全体構成(実施例2)]
まず最初に、図7を用いて、実施例2に係る記憶制御装置を利用したシステムの全体構成を説明する。図7は、実施例2に係る記憶制御装置を利用したシステムの全体構成図である。送信側端末装置70は記憶部と通信制御部71を有し、図示されない制御部(CPU)により動作が制御される。また、受信側端末装置73にも記憶部75および通信制御部74が設けられるとともに、全体の動作制御が図示されない制御部により司られる。送信側端末装置70と受信側端末装置73とは、ネットワークなどにより相互に接続されている。
図7に示したように、送信側端末装置70の通信制御部71は、下位ソフトウエアから投入された送信コマンド内のパラメータに基づいて、送信側端末装置10のメモリ領域を読み取り、それを送信コマンド内の埋め込みデータとマージして、ペイロードを作成する。また、ユーザデータのサイズや埋め込みデータのサイズに基づきヘッダを作成する。その後、送信コマンド内のパラメータに基づいて、記憶部からアプリケーションデータを読み出す。そして、送信コマンド内の埋め込みデータを後ろ詰めにして、読み出したアプリケーションデータと合せて、送信データ72(メッセージ)を作成する。
続いて、送信側端末装置70にて送信された送信データ72を受信した受信側端末装置73の通信制御部74は、送信データ72のヘッダからペイロード(アプリケーションデータと埋め込みデータの合計)のサイズを得る。そして、受信ステータスを作成し、続いて、記憶部22のデータ記憶部22aの一つの領域内の書込み開始位置を算出する。
その後、受信側端末装置73は、受信データバッファの一つの領域の最後尾に受信ステータスが位置し、受信ステータスの前に二種類のデータ(例えば、アプリケーションデータと埋め込みデータ)が位置するように、アプリケーションデータと埋め込みデータと受信ステータスとを受信データバッファの一つの領域に対して一括に書込む。そして、下位ソフトウエアは、受信ステータスを読み出し、アプリケーションデータをアプリケーションに引き渡す。
そして、受信側端末装置73の通信制御部74は、記憶部75に書込まれ記憶されているデータを更新する場合、受信データバッファの書込み開始アドレスを、データを読み出したキャッシュのキャッシュラインに揃える(図7の(1))。具体的には、例えば、データを読み出したキャッシュのキャッシュラインに揃うようにするため、受信データを書込むために割り与えられた領域と等しいサイズになるように書込むデータの先頭部分にパディング(ごみ)を書込む。
[実施例2による効果]
上述してきたように、実施例2によれば、記憶された受信データを更新する場合、受信データの書込み開始アドレスを、受信データをあらかじめ決められたメモリアライン、または、あらかじめ決められたブロックサイズの整数倍に揃えるので、例えば、キャッシュライン・サイズのブロックに対するpartial write(部分的な書換え)がブロック全体の書換えに比べて遅い情報処理装置(計算機)において、本来書き込むべき領域より手前側(アドレス上位)から更新することが可能な状況で、最大限の性能を引き出すことが可能である。
さて、これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では実施例3として、本発明に含まれる他の実施例について説明する。
例えば、受信データにエラーがある場合、受信ステータスをエラーフラグに差し替えて書込むようにしてもよい。これにより、受信データにエラーがある場合、例えば、受信データの末尾にCRCを付けてビットエラーを検出している場合など、受信ステータスをエラーフラグに差し替えて書込むので、受信ステータスを書込む際には、受信データの書込みは終了していることになり書込んだデータの妥当性を保証することができ、例えば、データを最後まで受信し終わる前に、書込みを開始するなど、さらにレイテンシを改善することが可能である。
また、本実施例において説明した送信側端末装置による処理(図4参照)や受信側端末装置による処理(図5参照)のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報(例えば、受信データや受信ステータスなど)については、特記する場合を除いて任意に変更することができる。
また、図4または図5に図示した送信側端末装置や受信側端末装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合、例えば、通信部11aと作成部11bを統合・分散するなど、具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。さらに、送信側端末装置や受信側端末装置にて行なわれる各処理機能は、その全部または任意の一部が、CPUおよび当該CPUにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
ところで、上記の実施例で説明した各種の処理は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータシステムで実行することによって実現することができる。そこで、以下では、上記の実施例と同様の機能を有するプログラムを実行するコンピュータシステムの一例(送信側および受信側)を説明する。
[記憶制御プログラムを実行するコンピュータシステム(送信側)]
図8は、記憶制御プログラムを実行するコンピュータシステム(送信側)80を示す図である。同図に示すように、コンピュータシステム(送信側)80は、RAM81と、HDD82と、ROM83と、CPU84とから構成される。ここで、ROM83には、上記の実施例と同様の機能を発揮するプログラム、つまり、図8に示すように、通信プログラム83aと、作成プログラム83bと、アプリケーションプログラム83cと、下位ソフトウエアプログラム83dがあらかじめ記憶されている。
そして、CPU84には、これらのプログラム83a〜83dを読み出して実行することで、図8に示すように、通信プロセス84aと、作成プロセス84bと、アプリケーションプロセス84cと、下位ソフトウエアプロセス84dとなる。なお、各プロセス84a〜84dは、図2に示した、通信部11a、作成部11b、アプリケーション13aおよび下位ソフトウエア13bにそれぞれ対応する。
また、HDD82には、アプリケーションプロセス84cなどに使用され、また、ネットワークを介して他のコンピュータシステムに送信されるアプリケーションデータテーブル82aが設けられる。そして、CPU84は、アプリケーションデータテーブル82aに格納される情報をRAM81に呼び出して、各種処理を実行する。なお、アプリケーションデータテーブル82aは、図2に示した、アプリケーションデータ12aに対応する。
ところで、上記したプログラム83a〜83dは、必ずしもROM83に記憶させておく必要はなく、例えば、コンピュータシステム(送信側)80に挿入されるフレキシブルディスク(FD)、CD−ROM、MOディスク、DVDディスク、光磁気ディスク、ICカードなどの「可搬用の物理媒体」の他に、コンピュータシステム(送信側)80の内外に備えられるハードディスクドライブ(HDD)などの「固定用の物理媒体」、さらに、公衆回線、インターネット、LAN、WANなどを介してコンピュータシステム(送信側)80に接続される「他のコンピュータシステム」に記憶させておき、コンピュータシステム(送信側)80がこれらからプログラムを読み出して実行するようにしてもよい。
[記憶制御プログラムを実行するコンピュータシステム(受信側)]
図9は、記憶制御プログラムを実行するコンピュータシステム(受信側)90を示す図である。同図に示すように、コンピュータシステム(受信側)90は、RAM91と、HDD92と、ROM93と、CPU94とから構成される。ここで、ROM93には、上記の実施例と同様の機能を発揮するプログラム、つまり、図9に示すように、通信プログラム93aと、データ書込みプログラム93bと、アプリケーションプログラム93cと、下位ソフトウエアプログラム93dがあらかじめ記憶されている。
そして、CPU94には、これらのプログラム93a〜93dを読み出して実行することで、図9に示すように、通信プロセス94aと、データ書込みプロセス94bと、アプリケーションプロセス94cと、下位ソフトウエアプロセス94dとなる。なお、各プロセス94a〜94dは、図2に示した、通信部21a、データ書込み部21b、アプリケーション23aおよび下位ソフトウエア23bにそれぞれ対応する。
また、HDD92には、所定の範囲で区切られた複数の領域から構成されるデータ記憶テーブル92aが設けられる。そして、CPU94は、データ記憶テーブル92aに格納される情報をRAM91に呼び出して、各種処理を実行する。なお、データ記憶テーブル92aは、図2に示した、データ記憶部22aに対応する。
ところで、上記したプログラム93a〜93dは、必ずしもROM93に記憶させておく必要はなく、例えば、コンピュータシステム(受信側)90に挿入されるフレキシブルディスク(FD)、CD−ROM、MOディスク、DVDディスク、光磁気ディスク、ICカードなどの「可搬用の物理媒体」の他に、コンピュータシステム(受信側)90の内外に備えられるハードディスクドライブ(HDD)などの「固定用の物理媒体」、さらに、公衆回線、インターネット、LAN、WANなどを介してコンピュータシステム(受信側)90に接続される「他のコンピュータシステム」に記憶させておき、コンピュータシステム(受信側)90がこれらからプログラムを読み出して実行するようにしてもよい。
以上のように、本発明に係る記憶制御装置、記憶制御方法、記憶制御プログラムおよび情報処理装置は、受信データと、前記受信データのステータスを示す受信ステータスとを記憶するに有用であり、特に、1回の書込みで受信データと受信ステータスとを書込むことができる結果、レイテンシを小さくすることが可能であるとともに、受信データと受信ステータスを読込むのに一つの領域をReadすればよく、データとステータスとを読み出した際に一つのキャッシュラインに収まる結果、CPUなどのソフトウエアによるデータ読込み処理などのパフォーマンスを向上させることに適する。
実施例1に係る記憶制御装置の概要と特徴を示す図である。 実施例1に係る記憶制御装置を用いたシステムの内部構成を示すブロック図である。 送信コマンド埋め込みデータの扱い例を示す図である。 実施例1に係る送信側端末装置における送信データ作成処理の流れを示すフローチャートである。 実施例1に係る受信側端末装置における受信データ書込み処理の流れを示すフローチャートである。 埋め込みデータを後ろに置く場合の例を示す図である。 実施例2に係る記憶制御装置を利用したシステムの全体構成を示す図である。 記憶制御プログラムを実行するコンピュータシステム(送信側)を示す図である。 記憶制御プログラムを実行するコンピュータシステム(受信側)を示す図である。 従来技術を説明するための図である。
符号の説明
10 送信側端末装置
11 通信制御部
11a 通信部
11b 作成部
12 記憶部
12a アプリケーションデータ
13 制御部
13a アプリケーション
13b 下位ソフトウエア
20 受信側端末装置
21 通信制御部
21a 通信部
21b データ書込み部
22 記憶部
22a データ記憶部
23 制御部
23a アプリケーション
23b 下位ソフトウエア
70 送信側端末装置
71 通信制御部
72 送信データ
73 受信側端末装置
74 通信制御部
75 記憶部
80 コンピュータシステム(送信側)
81 RAM
82 HDD
82a アプリケーションデータテーブル
83 ROM
83a 通信プログラム
83b 作成プログラム
83c アプリケーションプログラム
83d 下位ソフトウエアプログラム
84 CPU
84a 通信プロセス
84b 作成プロセス
84c アプリケーションプロセス
84d 下位ソフトウエアプロセス
90 コンピュータシステム(受信側)
91 RAM
92 HDD
92a データ記憶テーブル
93 ROM
93a 通信プログラム
93b データ書込みプログラム
93c アプリケーションプログラム
93d 下位ソフトウエアプログラム
94 CPU
94a 通信プロセス
94b データ書込みプロセス
94c アプリケーションプロセス
94d 下位ソフトウエアプロセス

Claims (9)

  1. 受信データおよび当該受信データのステータスを示す受信ステータスを記憶する記憶制御装置であって、
    所定の範囲で区切られた複数の領域から構成されるデータ記憶手段と、
    前記受信データを外部より受信した場合に、前記データ記憶手段における一つの領域の最後尾に前記受信ステータスが位置するように、前記受信データおよび前記受信ステータスを前記領域に対して一括に書込むデータ書込み手段と、
    を備えたことを特徴とする記憶制御装置。
  2. 前記データ書込み手段は、前記受信データが前記領域に後詰めになるように、前記受信データおよび前記受信ステータスを前記領域に対して一括に書込むことを特徴とする請求項1に記載の記憶制御装置。
  3. 前記受信データは、二種類のデータから構成されるものであって、
    前記データ書込み手段は、前記領域の最後尾に前記受信ステータスが位置し、前記受信ステータスの前に前記二種類のデータが位置するように、前記二種類のデータと前記受信ステータスとを前記領域に対して一括に書込むことを特徴とする請求項1または2のいずれか一つに記載の記憶制御装置。
  4. 前記データ書込み手段は、前記受信データにエラーがある場合、前記受信ステータスをエラーフラグに差し替えて書込むことを特徴とする請求項1〜3のいずれか一つに記載の記憶制御装置。
  5. 前記データ記憶手段に記憶された前記受信データを更新する場合、前記受信データの書込み開始アドレスを、前記受信データをあらかじめ決められたメモリアライン、または、あらかじめ決められたブロックサイズの整数倍に揃えるデータ更新手段をさらに備えたことを特徴とする請求項1〜4のいずれか一つに記載の記憶制御装置。
  6. 受信データおよび当該受信データのステータスを示す受信ステータスを記憶する記憶制御方法であって、
    所定の範囲で区切られた複数の領域から構成されるデータ記憶手段と、
    前記受信データを外部より受信した場合に、前記データ記憶手段における一つの領域の最後尾に前記受信ステータスが位置するように、前記受信データおよび前記受信ステータスを前記領域に対して一括に書込むデータ書込み工程と、
    を備えたことを特徴とする記憶制御方法。
  7. 受信データおよび当該受信データのステータスを示す受信ステータスを記憶する記憶制御装置としてコンピュータに実行させる記憶制御プログラムであって、
    所定の範囲で区切られた複数の領域から構成されるデータ記憶手順と、
    前記受信データを外部より受信した場合に、前記データ記憶手段における一つの領域の最後尾に前記受信ステータスが位置するように、前記受信データおよび前記受信ステータスを前記領域に対して一括に書込むデータ書込み手順と、
    を備えたことを特徴とする記憶制御プログラム。
  8. 情報の送受信を制御する通信手段と、
    情報を記憶する記憶手段と、
    前記通信手段を介して情報を受信した場合、前記受信した情報の受信状態を示す受信ステータス情報を当該受信した情報の末尾に付し、前記記憶手段に書込む書込み手段と、
    を備えたことを特徴とする情報処理装置。
  9. 情報の送受信を制御する通信手段と、
    情報を記憶する複数の領域を有する記憶手段と、
    前記通信手段を介して情報を受信した場合、前記記憶手段の領域の一つに前記受信した情報を書込むとともに、当該受信した情報が記憶された領域の末尾に、当該受信した情報の受信状態を示す受信ステータス情報を書込む書込み手段と、
    を備えることを特徴とする情報処理装置。
JP2006050374A 2006-02-27 2006-02-27 データ受信装置、データ送受信システム、データ送受信システムの制御方法及びデータ受信装置の制御プログラム Expired - Fee Related JP4740766B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006050374A JP4740766B2 (ja) 2006-02-27 2006-02-27 データ受信装置、データ送受信システム、データ送受信システムの制御方法及びデータ受信装置の制御プログラム
US11/492,906 US20070214326A1 (en) 2006-02-27 2006-07-26 Storage control apparatus, storage control method, computer product, and information processing apparatus
EP06253900A EP1826678B1 (en) 2006-02-27 2006-07-26 Storage control apparatus, storage control method, computer product, and information processing apparatus
CN2006101214200A CN101030121B (zh) 2006-02-27 2006-08-22 存储控制设备及方法、计算机产品及信息处理设备
KR1020060080273A KR20070089029A (ko) 2006-02-27 2006-08-24 기억 제어 장치, 기억 제어 방법, 기억 제어 프로그램 기록매체 및 정보 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006050374A JP4740766B2 (ja) 2006-02-27 2006-02-27 データ受信装置、データ送受信システム、データ送受信システムの制御方法及びデータ受信装置の制御プログラム

Publications (2)

Publication Number Publication Date
JP2007226742A true JP2007226742A (ja) 2007-09-06
JP4740766B2 JP4740766B2 (ja) 2011-08-03

Family

ID=37945426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006050374A Expired - Fee Related JP4740766B2 (ja) 2006-02-27 2006-02-27 データ受信装置、データ送受信システム、データ送受信システムの制御方法及びデータ受信装置の制御プログラム

Country Status (5)

Country Link
US (1) US20070214326A1 (ja)
EP (1) EP1826678B1 (ja)
JP (1) JP4740766B2 (ja)
KR (1) KR20070089029A (ja)
CN (1) CN101030121B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014038070A1 (ja) * 2012-09-07 2014-03-13 富士通株式会社 情報処理装置,並列計算機システム及び情報処理装置の制御方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9032154B2 (en) * 2007-12-13 2015-05-12 Sandisk Technologies Inc. Integration of secure data transfer applications for generic IO devices
JP2012133405A (ja) * 2009-07-24 2012-07-12 Hitachi Ltd ストレージ装置及びそのデータ転送制御方法
US8521963B1 (en) * 2009-09-21 2013-08-27 Tilera Corporation Managing cache coherence
WO2015099676A1 (en) * 2013-12-23 2015-07-02 Intel Corporation Input output data alignment
US10482008B2 (en) * 2015-01-23 2019-11-19 Hewlett Packard Enterprise Development Lp Aligned variable reclamation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62108291A (ja) * 1985-11-05 1987-05-19 株式会社東芝 文書作成装置
JPS63293657A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd シリアル通信制御装置
JPH05199283A (ja) * 1992-01-17 1993-08-06 Nec Corp 受信データ転送装置
JPH11175398A (ja) * 1997-12-11 1999-07-02 Matsushita Electric Ind Co Ltd メモリ装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2829091B2 (ja) * 1990-04-19 1998-11-25 株式会社東芝 データ処理システム
US5987627A (en) * 1992-05-13 1999-11-16 Rawlings, Iii; Joseph H. Methods and apparatus for high-speed mass storage access in a computer system
JPH07262154A (ja) * 1994-03-25 1995-10-13 Fujitsu Ltd プロセッサ間通信制御方式
JP3516362B2 (ja) * 1995-03-01 2004-04-05 富士通株式会社 共有データ処理装置及び共有データ処理システム
JP3590203B2 (ja) * 1996-07-16 2004-11-17 株式会社東芝 記憶手段の制御方法及びその装置
US20020029365A1 (en) * 1998-12-17 2002-03-07 Yoshimichi Sato Information processing apparatus
JP3745552B2 (ja) * 1999-02-26 2006-02-15 富士通株式会社 情報記憶装置
SG99941A1 (en) * 2000-08-30 2003-11-27 Ibm Transaction support on logical disks
US6687767B2 (en) * 2001-10-25 2004-02-03 Sun Microsystems, Inc. Efficient direct memory access transfer of data and check information to and from a data storage device
US20060007738A1 (en) * 2004-07-09 2006-01-12 Shinji Inoue Area management type memory system, area management type memory unit and area management type memory controller
US7464241B2 (en) * 2004-11-22 2008-12-09 Intel Corporation Memory transaction burst operation and memory components supporting temporally multiplexed error correction coding

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62108291A (ja) * 1985-11-05 1987-05-19 株式会社東芝 文書作成装置
JPS63293657A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd シリアル通信制御装置
JPH05199283A (ja) * 1992-01-17 1993-08-06 Nec Corp 受信データ転送装置
JPH11175398A (ja) * 1997-12-11 1999-07-02 Matsushita Electric Ind Co Ltd メモリ装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014038070A1 (ja) * 2012-09-07 2014-03-13 富士通株式会社 情報処理装置,並列計算機システム及び情報処理装置の制御方法
JP5939305B2 (ja) * 2012-09-07 2016-06-22 富士通株式会社 情報処理装置,並列計算機システム及び情報処理装置の制御方法
US10002078B2 (en) 2012-09-07 2018-06-19 Fujitsu Limited Information processing apparatus, parallel computer system, and control method for controlling information processing apparatus

Also Published As

Publication number Publication date
EP1826678B1 (en) 2012-10-31
EP1826678A1 (en) 2007-08-29
KR20070089029A (ko) 2007-08-30
CN101030121A (zh) 2007-09-05
US20070214326A1 (en) 2007-09-13
JP4740766B2 (ja) 2011-08-03
CN101030121B (zh) 2012-05-09

Similar Documents

Publication Publication Date Title
JP4740766B2 (ja) データ受信装置、データ送受信システム、データ送受信システムの制御方法及びデータ受信装置の制御プログラム
EP4220415A2 (en) Method and apparatus for compressing addresses
EP2432151B1 (en) Harq combiner and method for storing harq data
JP4452690B2 (ja) 電子装置、その制御方法、ホスト装置及びその制御方法
JP4451837B2 (ja) データ転送装置およびデータ転送方法
CN105933325B (zh) 一种基于NFSoRDMA的内核态RPC通信加速方法
JP2008301210A (ja) パケット送信装置およびパケット送信方法
US10375168B2 (en) Throughput in openfabrics environments
US9565049B2 (en) Communication apparatus, communication method, and computer product for sharing data
CN104394099A (zh) 一种报文传输方法及装置
TWI394040B (zh) Host, memory device, and host access to the memory device
JP2007072695A (ja) フラッシュメモリへの冗長保存方法及びプログラム
CN103995786B (zh) 高速缓存一致性消息的传输方法和装置
JP2009199281A (ja) データ送信装置
JP2017103734A (ja) 通信装置およびその制御方法、プログラム
JP4546943B2 (ja) 転写メモリシステムに用いられるノードおよびメモリ領域管理方法
CN106302234B (zh) 网络包传送方法、以太网控制器、高速缓存及系统
JP3933134B2 (ja) 通信システム
JP2006260273A (ja) サブシステムモジュール、情報処理装置およびサブシステムモジュールにおけるデータ転送方法
JP2005025740A (ja) ホットルーチンメモリを有するマイクロプロセッサシステム及びその使用方法
JP2006268271A (ja) 印刷データ処理装置及びプリンタ
JP2006100896A (ja) プログラム、メッセージ表示プログラム、メールサーバおよび電子メール送受信端末
JP3735633B2 (ja) メッセージ通信方法並びに受信側通信装置及び送信側通信装置
JP2005346306A (ja) 記憶装置、画像形成装置及びファイルサーバ
JP2018200643A (ja) プロセッサおよびパイプライン処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees