JP2007226742A - 記憶制御装置、記憶制御方法、記憶制御プログラムおよび情報処理装置 - Google Patents
記憶制御装置、記憶制御方法、記憶制御プログラムおよび情報処理装置 Download PDFInfo
- Publication number
- JP2007226742A JP2007226742A JP2006050374A JP2006050374A JP2007226742A JP 2007226742 A JP2007226742 A JP 2007226742A JP 2006050374 A JP2006050374 A JP 2006050374A JP 2006050374 A JP2006050374 A JP 2006050374A JP 2007226742 A JP2007226742 A JP 2007226742A
- Authority
- JP
- Japan
- Prior art keywords
- data
- reception
- received
- area
- status
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
【解決手段】受信データ領域25は、所定の範囲で区切られた複数の領域から構成されている。そして、受信側端末装置20のソフトウエア(CPU)は、記憶部22の受信データ領域にデータが書込まれたことを認識するために、受信データ領域の受信ステータス、つまり、受信データ領域の一つの領域の最後尾を一定間隔でチェックしている。一方、受信側端末装置20は、外部よりデータを受信すると、受信ステータスを作成するとともに、受信データ領域25における一つの領域の最後尾に受信ステータスが位置するように、受信データおよび受信ステータスを当該領域に対して一括に書込む。
【選択図】 図1
Description
レイテンシを小さくすることが可能であるとともに、データ読込み処理などのパフォーマンスを向上させることが可能である記憶制御装置、記憶制御方法、記憶制御プログラムおよび情報処理装置を提供することを目的とする。
まず最初に、図1を用いて、実施例1に係る記憶制御装置の概要および特徴を説明する。図1は、実施例1に係る記憶制御装置(受信側端末装置)の概要と特徴を示す図である。同図に示すように、本実施例に係る記憶制御装置20(受信側端末装置)は、通信制御部21と、記憶部22と、ソフトウエア24とから構成される。記憶部22には、受信データ及び受信ステータスが保存される受信データ領域25が設けられる。受信ステータスは、対応する受信データの最後尾に受信データと合わせて書き込まれる。
次に、図2を用いて、図1に示した記憶制御装置を用いた送信側端末装置10の構成を説明する。図2は、記憶制御装置を用いたシステムの内部構成を示すブロック図である。同図に示すように、送信側端末装置10は、通信制御部11と、記憶部12と、制御部13とから構成され、ネットワークを介して受信側端末装置20と接続される。
次に、同じく図2を用いて、図1に示した記憶制御装置を用いた受信側端末装置20の構成を説明する。同図に示すように、この受信側端末装置20は、通信制御部21と、記憶部22と、制御部23とから構成される。
次に、図4を用いて、送信側端末装置による処理を説明する。図4は、送信側端末装置における送信データ作成処理の流れを示すフローチャートである。図4に図示された処理は、各種ソフトウエアにより実行される。
次に、図5を用いて、受信側端末装置による処理を説明する。図5は、受信側端末装置における受信データ書込み、参照処理の流れを示すフローチャートである。図5に図示された処理も、各種ソフトウエアにより実行される。
上述してきたように、実施例1によれば、データ記憶部22aは、所定の範囲で区切られた複数の領域から構成され、受信データを外部より受信した場合に、データ記憶部22aの一つの領域の最後尾に受信ステータスが位置するように、受信データおよび受信ステータスを当該領域に対して一括に書込む。このような構成により、1回の書込みで受信データと受信ステータスとを書込むことができる結果、レイテンシを小さくすることが可能であるとともに、受信データと受信ステータスを読込むのに一つの領域をReadすればよい。そのため、データとステータスとを読み出した際に一つのキャッシュラインに収まる結果、CPUなどのソフトウエアによるデータ読込み処理などのパフォーマンスを向上させることが可能である。
まず最初に、図7を用いて、実施例2に係る記憶制御装置を利用したシステムの全体構成を説明する。図7は、実施例2に係る記憶制御装置を利用したシステムの全体構成図である。送信側端末装置70は記憶部と通信制御部71を有し、図示されない制御部(CPU)により動作が制御される。また、受信側端末装置73にも記憶部75および通信制御部74が設けられるとともに、全体の動作制御が図示されない制御部により司られる。送信側端末装置70と受信側端末装置73とは、ネットワークなどにより相互に接続されている。
上述してきたように、実施例2によれば、記憶された受信データを更新する場合、受信データの書込み開始アドレスを、受信データをあらかじめ決められたメモリアライン、または、あらかじめ決められたブロックサイズの整数倍に揃えるので、例えば、キャッシュライン・サイズのブロックに対するpartial write(部分的な書換え)がブロック全体の書換えに比べて遅い情報処理装置(計算機)において、本来書き込むべき領域より手前側(アドレス上位)から更新することが可能な状況で、最大限の性能を引き出すことが可能である。
図8は、記憶制御プログラムを実行するコンピュータシステム(送信側)80を示す図である。同図に示すように、コンピュータシステム(送信側)80は、RAM81と、HDD82と、ROM83と、CPU84とから構成される。ここで、ROM83には、上記の実施例と同様の機能を発揮するプログラム、つまり、図8に示すように、通信プログラム83aと、作成プログラム83bと、アプリケーションプログラム83cと、下位ソフトウエアプログラム83dがあらかじめ記憶されている。
図9は、記憶制御プログラムを実行するコンピュータシステム(受信側)90を示す図である。同図に示すように、コンピュータシステム(受信側)90は、RAM91と、HDD92と、ROM93と、CPU94とから構成される。ここで、ROM93には、上記の実施例と同様の機能を発揮するプログラム、つまり、図9に示すように、通信プログラム93aと、データ書込みプログラム93bと、アプリケーションプログラム93cと、下位ソフトウエアプログラム93dがあらかじめ記憶されている。
11 通信制御部
11a 通信部
11b 作成部
12 記憶部
12a アプリケーションデータ
13 制御部
13a アプリケーション
13b 下位ソフトウエア
20 受信側端末装置
21 通信制御部
21a 通信部
21b データ書込み部
22 記憶部
22a データ記憶部
23 制御部
23a アプリケーション
23b 下位ソフトウエア
70 送信側端末装置
71 通信制御部
72 送信データ
73 受信側端末装置
74 通信制御部
75 記憶部
80 コンピュータシステム(送信側)
81 RAM
82 HDD
82a アプリケーションデータテーブル
83 ROM
83a 通信プログラム
83b 作成プログラム
83c アプリケーションプログラム
83d 下位ソフトウエアプログラム
84 CPU
84a 通信プロセス
84b 作成プロセス
84c アプリケーションプロセス
84d 下位ソフトウエアプロセス
90 コンピュータシステム(受信側)
91 RAM
92 HDD
92a データ記憶テーブル
93 ROM
93a 通信プログラム
93b データ書込みプログラム
93c アプリケーションプログラム
93d 下位ソフトウエアプログラム
94 CPU
94a 通信プロセス
94b データ書込みプロセス
94c アプリケーションプロセス
94d 下位ソフトウエアプロセス
Claims (9)
- 受信データおよび当該受信データのステータスを示す受信ステータスを記憶する記憶制御装置であって、
所定の範囲で区切られた複数の領域から構成されるデータ記憶手段と、
前記受信データを外部より受信した場合に、前記データ記憶手段における一つの領域の最後尾に前記受信ステータスが位置するように、前記受信データおよび前記受信ステータスを前記領域に対して一括に書込むデータ書込み手段と、
を備えたことを特徴とする記憶制御装置。 - 前記データ書込み手段は、前記受信データが前記領域に後詰めになるように、前記受信データおよび前記受信ステータスを前記領域に対して一括に書込むことを特徴とする請求項1に記載の記憶制御装置。
- 前記受信データは、二種類のデータから構成されるものであって、
前記データ書込み手段は、前記領域の最後尾に前記受信ステータスが位置し、前記受信ステータスの前に前記二種類のデータが位置するように、前記二種類のデータと前記受信ステータスとを前記領域に対して一括に書込むことを特徴とする請求項1または2のいずれか一つに記載の記憶制御装置。 - 前記データ書込み手段は、前記受信データにエラーがある場合、前記受信ステータスをエラーフラグに差し替えて書込むことを特徴とする請求項1〜3のいずれか一つに記載の記憶制御装置。
- 前記データ記憶手段に記憶された前記受信データを更新する場合、前記受信データの書込み開始アドレスを、前記受信データをあらかじめ決められたメモリアライン、または、あらかじめ決められたブロックサイズの整数倍に揃えるデータ更新手段をさらに備えたことを特徴とする請求項1〜4のいずれか一つに記載の記憶制御装置。
- 受信データおよび当該受信データのステータスを示す受信ステータスを記憶する記憶制御方法であって、
所定の範囲で区切られた複数の領域から構成されるデータ記憶手段と、
前記受信データを外部より受信した場合に、前記データ記憶手段における一つの領域の最後尾に前記受信ステータスが位置するように、前記受信データおよび前記受信ステータスを前記領域に対して一括に書込むデータ書込み工程と、
を備えたことを特徴とする記憶制御方法。 - 受信データおよび当該受信データのステータスを示す受信ステータスを記憶する記憶制御装置としてコンピュータに実行させる記憶制御プログラムであって、
所定の範囲で区切られた複数の領域から構成されるデータ記憶手順と、
前記受信データを外部より受信した場合に、前記データ記憶手段における一つの領域の最後尾に前記受信ステータスが位置するように、前記受信データおよび前記受信ステータスを前記領域に対して一括に書込むデータ書込み手順と、
を備えたことを特徴とする記憶制御プログラム。 - 情報の送受信を制御する通信手段と、
情報を記憶する記憶手段と、
前記通信手段を介して情報を受信した場合、前記受信した情報の受信状態を示す受信ステータス情報を当該受信した情報の末尾に付し、前記記憶手段に書込む書込み手段と、
を備えたことを特徴とする情報処理装置。 - 情報の送受信を制御する通信手段と、
情報を記憶する複数の領域を有する記憶手段と、
前記通信手段を介して情報を受信した場合、前記記憶手段の領域の一つに前記受信した情報を書込むとともに、当該受信した情報が記憶された領域の末尾に、当該受信した情報の受信状態を示す受信ステータス情報を書込む書込み手段と、
を備えることを特徴とする情報処理装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006050374A JP4740766B2 (ja) | 2006-02-27 | 2006-02-27 | データ受信装置、データ送受信システム、データ送受信システムの制御方法及びデータ受信装置の制御プログラム |
US11/492,906 US20070214326A1 (en) | 2006-02-27 | 2006-07-26 | Storage control apparatus, storage control method, computer product, and information processing apparatus |
EP06253900A EP1826678B1 (en) | 2006-02-27 | 2006-07-26 | Storage control apparatus, storage control method, computer product, and information processing apparatus |
CN2006101214200A CN101030121B (zh) | 2006-02-27 | 2006-08-22 | 存储控制设备及方法、计算机产品及信息处理设备 |
KR1020060080273A KR20070089029A (ko) | 2006-02-27 | 2006-08-24 | 기억 제어 장치, 기억 제어 방법, 기억 제어 프로그램 기록매체 및 정보 처리 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006050374A JP4740766B2 (ja) | 2006-02-27 | 2006-02-27 | データ受信装置、データ送受信システム、データ送受信システムの制御方法及びデータ受信装置の制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007226742A true JP2007226742A (ja) | 2007-09-06 |
JP4740766B2 JP4740766B2 (ja) | 2011-08-03 |
Family
ID=37945426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006050374A Expired - Fee Related JP4740766B2 (ja) | 2006-02-27 | 2006-02-27 | データ受信装置、データ送受信システム、データ送受信システムの制御方法及びデータ受信装置の制御プログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US20070214326A1 (ja) |
EP (1) | EP1826678B1 (ja) |
JP (1) | JP4740766B2 (ja) |
KR (1) | KR20070089029A (ja) |
CN (1) | CN101030121B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014038070A1 (ja) * | 2012-09-07 | 2014-03-13 | 富士通株式会社 | 情報処理装置,並列計算機システム及び情報処理装置の制御方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9032154B2 (en) * | 2007-12-13 | 2015-05-12 | Sandisk Technologies Inc. | Integration of secure data transfer applications for generic IO devices |
JP2012133405A (ja) * | 2009-07-24 | 2012-07-12 | Hitachi Ltd | ストレージ装置及びそのデータ転送制御方法 |
US8521963B1 (en) * | 2009-09-21 | 2013-08-27 | Tilera Corporation | Managing cache coherence |
WO2015099676A1 (en) * | 2013-12-23 | 2015-07-02 | Intel Corporation | Input output data alignment |
US10482008B2 (en) * | 2015-01-23 | 2019-11-19 | Hewlett Packard Enterprise Development Lp | Aligned variable reclamation |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62108291A (ja) * | 1985-11-05 | 1987-05-19 | 株式会社東芝 | 文書作成装置 |
JPS63293657A (ja) * | 1987-05-27 | 1988-11-30 | Hitachi Ltd | シリアル通信制御装置 |
JPH05199283A (ja) * | 1992-01-17 | 1993-08-06 | Nec Corp | 受信データ転送装置 |
JPH11175398A (ja) * | 1997-12-11 | 1999-07-02 | Matsushita Electric Ind Co Ltd | メモリ装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2829091B2 (ja) * | 1990-04-19 | 1998-11-25 | 株式会社東芝 | データ処理システム |
US5987627A (en) * | 1992-05-13 | 1999-11-16 | Rawlings, Iii; Joseph H. | Methods and apparatus for high-speed mass storage access in a computer system |
JPH07262154A (ja) * | 1994-03-25 | 1995-10-13 | Fujitsu Ltd | プロセッサ間通信制御方式 |
JP3516362B2 (ja) * | 1995-03-01 | 2004-04-05 | 富士通株式会社 | 共有データ処理装置及び共有データ処理システム |
JP3590203B2 (ja) * | 1996-07-16 | 2004-11-17 | 株式会社東芝 | 記憶手段の制御方法及びその装置 |
US20020029365A1 (en) * | 1998-12-17 | 2002-03-07 | Yoshimichi Sato | Information processing apparatus |
JP3745552B2 (ja) * | 1999-02-26 | 2006-02-15 | 富士通株式会社 | 情報記憶装置 |
SG99941A1 (en) * | 2000-08-30 | 2003-11-27 | Ibm | Transaction support on logical disks |
US6687767B2 (en) * | 2001-10-25 | 2004-02-03 | Sun Microsystems, Inc. | Efficient direct memory access transfer of data and check information to and from a data storage device |
US20060007738A1 (en) * | 2004-07-09 | 2006-01-12 | Shinji Inoue | Area management type memory system, area management type memory unit and area management type memory controller |
US7464241B2 (en) * | 2004-11-22 | 2008-12-09 | Intel Corporation | Memory transaction burst operation and memory components supporting temporally multiplexed error correction coding |
-
2006
- 2006-02-27 JP JP2006050374A patent/JP4740766B2/ja not_active Expired - Fee Related
- 2006-07-26 EP EP06253900A patent/EP1826678B1/en not_active Expired - Fee Related
- 2006-07-26 US US11/492,906 patent/US20070214326A1/en not_active Abandoned
- 2006-08-22 CN CN2006101214200A patent/CN101030121B/zh not_active Expired - Fee Related
- 2006-08-24 KR KR1020060080273A patent/KR20070089029A/ko active Search and Examination
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62108291A (ja) * | 1985-11-05 | 1987-05-19 | 株式会社東芝 | 文書作成装置 |
JPS63293657A (ja) * | 1987-05-27 | 1988-11-30 | Hitachi Ltd | シリアル通信制御装置 |
JPH05199283A (ja) * | 1992-01-17 | 1993-08-06 | Nec Corp | 受信データ転送装置 |
JPH11175398A (ja) * | 1997-12-11 | 1999-07-02 | Matsushita Electric Ind Co Ltd | メモリ装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014038070A1 (ja) * | 2012-09-07 | 2014-03-13 | 富士通株式会社 | 情報処理装置,並列計算機システム及び情報処理装置の制御方法 |
JP5939305B2 (ja) * | 2012-09-07 | 2016-06-22 | 富士通株式会社 | 情報処理装置,並列計算機システム及び情報処理装置の制御方法 |
US10002078B2 (en) | 2012-09-07 | 2018-06-19 | Fujitsu Limited | Information processing apparatus, parallel computer system, and control method for controlling information processing apparatus |
Also Published As
Publication number | Publication date |
---|---|
EP1826678B1 (en) | 2012-10-31 |
EP1826678A1 (en) | 2007-08-29 |
KR20070089029A (ko) | 2007-08-30 |
CN101030121A (zh) | 2007-09-05 |
US20070214326A1 (en) | 2007-09-13 |
JP4740766B2 (ja) | 2011-08-03 |
CN101030121B (zh) | 2012-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4740766B2 (ja) | データ受信装置、データ送受信システム、データ送受信システムの制御方法及びデータ受信装置の制御プログラム | |
EP4220415A2 (en) | Method and apparatus for compressing addresses | |
EP2432151B1 (en) | Harq combiner and method for storing harq data | |
JP4452690B2 (ja) | 電子装置、その制御方法、ホスト装置及びその制御方法 | |
JP4451837B2 (ja) | データ転送装置およびデータ転送方法 | |
CN105933325B (zh) | 一种基于NFSoRDMA的内核态RPC通信加速方法 | |
JP2008301210A (ja) | パケット送信装置およびパケット送信方法 | |
US10375168B2 (en) | Throughput in openfabrics environments | |
US9565049B2 (en) | Communication apparatus, communication method, and computer product for sharing data | |
CN104394099A (zh) | 一种报文传输方法及装置 | |
TWI394040B (zh) | Host, memory device, and host access to the memory device | |
JP2007072695A (ja) | フラッシュメモリへの冗長保存方法及びプログラム | |
CN103995786B (zh) | 高速缓存一致性消息的传输方法和装置 | |
JP2009199281A (ja) | データ送信装置 | |
JP2017103734A (ja) | 通信装置およびその制御方法、プログラム | |
JP4546943B2 (ja) | 転写メモリシステムに用いられるノードおよびメモリ領域管理方法 | |
CN106302234B (zh) | 网络包传送方法、以太网控制器、高速缓存及系统 | |
JP3933134B2 (ja) | 通信システム | |
JP2006260273A (ja) | サブシステムモジュール、情報処理装置およびサブシステムモジュールにおけるデータ転送方法 | |
JP2005025740A (ja) | ホットルーチンメモリを有するマイクロプロセッサシステム及びその使用方法 | |
JP2006268271A (ja) | 印刷データ処理装置及びプリンタ | |
JP2006100896A (ja) | プログラム、メッセージ表示プログラム、メールサーバおよび電子メール送受信端末 | |
JP3735633B2 (ja) | メッセージ通信方法並びに受信側通信装置及び送信側通信装置 | |
JP2005346306A (ja) | 記憶装置、画像形成装置及びファイルサーバ | |
JP2018200643A (ja) | プロセッサおよびパイプライン処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110502 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |