JP3697708B2 - 情報処理装置および情報処理方法 - Google Patents
情報処理装置および情報処理方法 Download PDFInfo
- Publication number
- JP3697708B2 JP3697708B2 JP13985796A JP13985796A JP3697708B2 JP 3697708 B2 JP3697708 B2 JP 3697708B2 JP 13985796 A JP13985796 A JP 13985796A JP 13985796 A JP13985796 A JP 13985796A JP 3697708 B2 JP3697708 B2 JP 3697708B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- division ratio
- information processing
- system clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、情報処理装置および情報処理方法に関する。特に、例えば、ワークステーションなどにおいて、所定のクロックからシステムに最適なシステムクロックを、容易に生成することができるようにする情報処理装置および情報処理方法に関する。
【0002】
【従来の技術】
従来の、例えばワークステーションなどでは、ROM(Read Only Memory)にブートモードが記憶されており、装置の電源がオンにされると、CPU(Central Processing Unit)は、このブートモードを読み込んで、起動に必要な設定を行うようになされている。
【0003】
ところで、従来より、例えば、CPU以外のハードウェア(デバイス)は、基本的にそのままで、CPUを、動作速度の異なるものに載せ替えることにより、グレードの異なるワークステーションを製造することが行われている。
【0004】
なお、例えば、CPUが、より高速のクロックで動作可能なものに載せ替えられる場合には、そのCPUにクロックを供給する水晶発振器も、そのような高い周波数のクロックを発生するものに載せ替えられる。また、この場合、ブートモードが記憶されているROMも載せ替えられる。
【0005】
【発明が解決しようとする課題】
このように、CPUに伴い、ブートモードが記憶されているROM(以下、適宜、ブートモードROMという)も載せ替える必要があるのは、次のような理由による。即ち、ブートモードROMに記憶されているブートモードには、CPUが動作するためのクロック(水晶発振器が発生するクロック)と、CPU以外のデバイスが動作するためのシステムクロック(バスクロック)との比を設定するためのフィールドがある。このフィールド(以下、適宜、分周比フィールドという)には、水晶発振器が発生するクロックを分周してシステムクロックを生成するための分周比が記憶されている。
【0006】
従って、CPUに対応して水晶発振器を載せ替えた場合、クロックは変わるが、必要とされるシステムクロックは変わらないので、分周比フィールドに、クロックの変化に対応したものが記憶されているブートモードROMを用意し、これに載せ替える必要がある。
【0007】
しかしながら、ブートモードROMを、分周比フィールドにシステムクロックの周波数を低くする分周比が記憶されているものに、誤って載せ替えてしまった場合には、システムクロックにしたがって動作するデバイスの処理速度が低下するだけで、その処理には支障がないため、ブートモードROMを誤って載せ替えたことに気づかず、その結果、(正常なブートモードROMが搭載されていれば高い性能を発揮するのにも拘らず)性能の低いワークステーションが製造されることになる。
【0008】
さらに、従来においては、グレードの異なるワークステーションを製造する場合、各種のクロックに対応したブートモードROMを製造するためのマスターROMや設備を用意し、あるいは、異なるクロックに対応したブートモードROMを製造するごとに、マスターROMや設備を変更する必要があり、これにより、ワークステーションが高コスト化することにもなる。
【0009】
本発明は、このような状況に鑑みてなされたものであり、所定のクロックからシステムに最適なシステムクロックを、容易に生成することができるようにするものである。
【0010】
【課題を解決するための手段】
請求項1に記載の情報処理装置は、クロックを分周する分周比を記憶している、書換可能な記憶手段と、発生手段が発生するクロックの周波数を検出する検出手段と、検出手段により検出されたクロックの周波数を元に、システムクロックに従って動作する所定のデバイスに対して最適な分周比を算出する算出手段と、記憶手段に記憶されている分周比を、算出手段により算出された最適な分周比に書き換える書き換え手段とを備えることを特徴とする。
【0011】
請求項5に記載の情報処理方法は、発生手段が発生するクロックの周波数を検出し、クロックの周波数を元に、システムクロックに従って動作する所定のデバイスに対して最適な分周比を算出し、記憶手段に記憶されている分周比を、算出した最適な分周比に書き換えることを特徴とする。
【0012】
請求項1に記載の情報処理装置においては、記憶手段は、書き換え可能なもので、クロックを分周する分周比を記憶している。検出手段は、発生手段が発生するクロックの周波数を検出し、算出手段は、検出手段により検出されたクロックの周波数を元に、システムクロックに従って動作する所定のデバイスに対して最適な分周比を算出し、書き換え手段は、記憶手段に記憶されている分周比を、算出手段により算出された最適な分周比に書き換えるようになされている。
【0013】
請求項5に記載の情報処理方法においては、発生手段が発生するクロックの周波数を検出し、クロックの周波数を元に、システムクロックに従って動作する所定のデバイスに対して最適な分周比を算出し、記憶手段に記憶されている分周比を、算出した最適な分周比に書き換えるようになされている。
【0014】
【発明の実施の形態】
図1は、本発明を適用したワークステーションの一実施例の構成を示している。水晶発振器1(発生手段)は、CPU2が動作するのに必要なクロックを発生し、CPU2に供給するようになされている。CPU2(生成手段)は、ROM8やRAM(Random Access Memory)9に記憶されたプログラムやデータにしたがって、所定の処理を行うようになされている。さらに、CPU2は、水晶発振器1が発生するクロックを、ブートモードROM5に記憶されている分周比にしたがって分周し、これによりシステムクロックを生成するようにもなされている。システムクロックは、CPU2から、システムクロック計測回路3その他の必要なブロック(例えば、ROM8や、RAM9,DMAC10,I/F11など)に供給されるようになされている。
【0015】
システムクロック計測回路3(検出手段)は、CPU2から供給されるシステムクロックの周波数を計測し、その周波数に基づいて、水晶発振器1が発生するクロックの周波数を検出するようになされている。システムクロック計測回路3において検出されたクロックの周波数は、書き換え回路4に供給されるようになされている。
【0016】
書き換え回路4(書き換え手段)は、システムクロック計測回路3からのクロックの周波数に対応して、ブートモードROM5にブートモードとして記憶されている分周比を書き換えるようになされている。即ち、書き換え回路4は、CPU2が出力するシステムクロックにしたがって動作する各種のデバイス(例えば、ROM8や、RAM9,DMAC10,I/F11など)に対して最適な分周比を算出し、その最適な分周比に、ブートモードROM5に記憶されている分周比を書き換えるようになされている。
【0017】
ブートモードROM5(記憶手段)は、例えば電気的に書き換えが可能なEEPROM(Electrically Erasable Programable ROM)などでなり、そこには、水晶発振器1が発生するクロックを分周してシステムクロックを生成するための分周比その他のブートモードが記憶されている。リセット制御回路6は、ブートモードROM5や、その他の必要なブロック(例えば、CPU2や、システムクロック計測回路3、書き換え回路4など)に、リセット信号を供給するようになされている。電源ボタン7は、装置(ワークステーション)の電源をオン/オフするときに操作されるようになされている。
【0018】
ROM8は、OS(Operating System)その他のシステムプログラムを記憶している。RAM8は、CPU2が実行するアプリケーションプログラムや、CPU2の動作上必要なデータを一時記憶するようになされている。DMAC(Dynamic Memory Controller)10は、デバイス間におけるDMA転送の制御を行うようになされている。I/F(Interface)11は、キーボード12、マウス13、ディスプレイ14、プリンタ15、ハードディスク装置16、およびモデム17に対する入出力を管理するようになされている。
【0019】
キーボード12は、例えばコマンドやデータなどを入力する場合に操作され、マウス13は、図示せぬカーソルを移動したり、ディスプレイ14の画面上の所定の位置を指定する場合などに操作される。ディスプレイ14は、そこに入力される画像や文字などを表示するようになされている。プリンタ15は、そこに入力される画像や文字などを、所定の用紙に印刷するようになされている。ハードディスク装置16は、図示せぬハードディスクを駆動し、情報の記録、再生を行うようになされている。モデム17は、例えば公衆網を介して通信を行う場合の、その通信制御を行うようになされている。
【0020】
なお、CPU2,ROM8,RAM9,DMAC10,I/F11は、互いに、システムバス、データバスを介して接続されている。
【0021】
次に、その動作について、図2のフローチャートを参照して説明する。電源ボタン7が操作され、これにより、装置の電源がオンにされると、ステップS1において、ブートモードROM5からブートモードが読み出され、CPU2および書き換え回路4に供給される。即ち、電源ボタン7がオンにされると、リセット制御回路6は、ブートモードROM5や、その他の必要なブロック(上述したように、例えば、CPU2や、システムクロック計測回路3、書き換え回路4など)にリセット信号を出力し、ブートモードROM5は、リセット制御回路6からリセット信号を受信すると、そこに記憶されているブートモードを読み出し、CPU2および書き換え回路4に出力する。なお、リセット信号を受信したその他のブロックにおいては、その内部状態がリセットされる。
【0022】
書き換え回路4は、ブートモードを受信すると、その中のフラグがたっているかどうかを、ステップS2において判定する。即ち、ブートモードROM5には、そこに記憶されているクロックの分周比の書き換えが、過去に行われたかどうかを表すフラグ(以下、適宜、書き換えフラグという)が記憶されており、この書き換えフラグは、後述するように、分周比の書き換えが行われたときにたてられるようになされている(従って、書き換えが行われる前は、書き換えフラグはたっていない)。ステップS2では、このような書き換えフラグがたっているかどうかが判定される。
【0023】
ステップS2において、書き換えフラグがたっていないと判定された場合、即ち、ブートモードROM5に記憶されている分周比の書き換えが、過去に行われていない場合、ステップS3に進み、システムクロック計測回路3において、水晶発振器1が発生するクロックの周波数が検出される。
【0024】
即ち、CPU2は、ステップS1において、ブートモードROM5からブートモードを受信すると、そのブートモードに対応した設定(起動設定)を行い処理を開始するようになされている。これにより、CPU2は、水晶発振器1が発生するクロックを、ブートモードROM5に記憶されている分周比で分周してシステムクロックを生成し、システムクロック計測回路3およびその他の必要なブロック(デバイス)(ここでは、例えば、上述したように、ROM8や、RAM9,DMAC10,I/F11など)(このようにシステムクロックにしたがって動作するデバイスを、以下、適宜、システムデバイスという)に供給する。
【0025】
なお、ここでは、CPU2は、例えば、水晶発振器1が発生するクロックを2倍し、その結果得られるクロック(以下、適宜、2倍クロックという)を分周するようになされており、従って、CPU2では、2倍クロックをn分周することで、システムクロックが生成されるようになされている。即ち、クロックは、その周波数が2/n倍されることで、システムクロックとされるようになされている(但し、nは分周比を表し、2以上の整数である)。
【0026】
ここで、ブートモードROM5には、分周比nの初期値として、水晶発振器1が発生するクロックの周波数がどのような値であっても、システムデバイスが充分動作可能な周波数のシステムクロックが生成されるような値が書き込まれている。即ち、システムデバイスが動作可能なシステムクロックの最高の周波数は、そのシステムデバイスが搭載されるマザーボードの設計により決まる。一方、水晶発振器1が発生するクロックの周波数は、CPU2によって決まるものであり、また、CPU2として、どのような周波数のクロックにしたがって動作するものを用いるかは、ワークステーションの製造前に決まっているものであるから、水晶発振器1が発生するクロックの周波数の範囲はあらかじめ特定することができる。従って、そのような範囲の最大の周波数のクロックが、水晶発振器1から発生される場合に、システムデバイスが充分動作可能なシステムクロックが生成されるような分周比nが、初期値として、ブートモードROM5に記憶されている。
【0027】
具体的には、例えば、システムデバイスが動作可能なシステムクロックの周波数の最大値が50MHzで、CPU2として、66MHzと88MHzのクロックで動作する2種類のCPUのうちのいずれかが搭載されるものとした場合においては、高い周波数である88MHzのクロックが、水晶発振器1から発生されるときに、システムデバイスが充分動作可能なシステムクロックが生成されるような分周比nとしての、例えば4などを、初期値として、ブートモードROM5に記憶させるようにすれば良い(ここでは、上述したように、2倍クロックが分周されてシステムクロックが生成されるので、88MHzのクロックの2倍クロックを、整数の分周比nで分周して、50MHz以下のシステムクロックを得るためには、分周比nは、88×2/50以上の最小の整数である4以上の値となる)。
【0028】
以上から、CPU2では、最初に電源がオンにされた場合には、そのような分周比の初期値にしたがって、水晶発振器1が発生するクロックが分周されてシステムクロックが生成され、システムクロック計測回路3およびシステムデバイスに供給される。
【0029】
システムクロック計測回路3は、CPU2からシステムクロックを受信すると、ステップS3において、そのシステムクロックから、水晶発振器1が発生するクロックの周波数を算出(検出)する。即ち、システムクロック計測回路3には、書き換え回路4から、ブートモードROM5より読み出された分周比(ここでは、分周比の初期値)が供給されるようになされている。そして、システムクロック計測回路3は、システムクロックの周波数を検出し、その周波数に、書き換え回路4からの分周比の逆数を乗算することで、クロックの周波数を算出する(ここでは、上述したように、システムクロックは、2倍クロックを分周することで生成されるので、クロックの周波数は、システムクロックの周波数をn/2倍することで算出される)。システムクロック計測回路3は、クロックの周波数を算出すると、それを、書き換え回路4に供給する。
【0030】
書き換え回路4は、システムクロック計測回路3からクロックの周波数を受信すると、ステップS4において、システムデバイスに対して最適な分周比(システムデバイスが動作し得る最高の周波数のシステムクロックを得るための分周比)を算出する。即ち、書き換え回路4は、システムデバイスが動作し得るシステムクロックの最高の周波数を認識しており(この周波数は、上述したようにマザーボードの設計により決まるので、書き換え回路4にあらかじめ設定しておくことができる)、その最高の周波数で、クロックの周波数を除算し、その乗算値の小数点以下を切り上げることにより、最適な分周比nを求める。
【0031】
なお、ここでは、上述したように、2倍クロックが分周されてシステムクロックが生成されるので、書き換え回路4では、クロックの周波数の2倍が、システムデバイスが動作し得るシステムクロックの最高の周波数で除算されることにより、最適な分周比nが求められる。
【0032】
書き込み回路4は、以上のようにして最適な分周比nを求めると、ステップS5において、その最適な分周比nを、ブートモードROM5に、初期値の分周比に換えて書き込む。なお、この場合、初期値の分周比を消去して、最適な分周比が書き込まれるが、ブートモードROM5におけるデータの消去が、所定の記憶領域単位で行われるために、初期値の分周比の他に、他のデータ(ブートモード)の消去も行われてしまう場合には、例えば、図1において点線で示すように、RAM18などを設け、書き換え回路4に、消去される記憶領域単位に記憶されている初期値の分周比以外のデータをRAM18に一旦退避させ、最適な分周比を、ブートモードROM5に書き込んだ後に、RAM18に退避させたデータを再度書き込ませるようにすれば良い。
【0033】
書き込み回路4は、最適な分周比の書き込みを終了すると、ステップS6において、ブートモードROM5に記憶されている書き換えフラグをたて、ステップS7に進み、装置の電源をオフにさせ、処理を終了する。
【0034】
一方、ステップS2において、書き換えフラグがたっていると判定された場合、即ち、ブートモードROM5に記憶されている分周比の最適なものへの書き換えが、既に行われている場合、ステップS8に進み、CPU2において、例えばキーボード12やマウス13の操作に対応した処理や、RAM9に記憶(展開)されたプログラムにしたがった処理などの通常の処理が行われ、その後、電源がオフにされると、処理を終了する。
【0035】
即ち、CPU2は、上述したように、ステップS1でブートモードROM5からブートモードを受信後、そのブートモードに対応した設定を行うから、ブートモードROM5に記憶されている分周比の最適なものへの書き換えが、既に行われている場合には、CPU2においては、そのような最適な分周比にしたがってクロックが分周されてシステムクロックが生成される。従って、ステップS8では、システムデバイスは、それに最適なシステムクロックにしたがって動作することになる。
【0036】
以上のように、ブートモードROM5には、分周比nの初期値として、水晶発振器1が発生するクロックの周波数がどのような値であっても、システムデバイスが充分動作可能な周波数のシステムクロックが生成されるような値を書き込んでおき、後で、それを、水晶発振器1が発生するクロックに対応して、最適な分周比に書き換えるようにしたので、異なるクロックごとに最適な分周比を、誤りなく、容易に設定することができる。
【0037】
さらに、この場合、各種のクロックに対応したブートモードROMを用意しておく必要もない。即ち、ブートモードROM5としては、水晶発振器1が発生するクロックの周波数がどのような値であっても、システムデバイスが充分動作可能な周波数のシステムクロックが生成されるような値を書き込んだものだけを用意すれば良い。その結果、生産ラインの共通化を図ることができ、生産コストの低減化を図ることができる。
【0038】
なお、最適な分周比への書き換え、即ち、図2のステップS1乃至S7の処理は、例えば、生産ラインにおいて、電源ボタン7をオンすることにより行われる。従って、ユーザが、ワークステーションを購入する際には、既に、最適な分周比がブートモードROM5に書き込まれているので、ユーザは、ワークステーションの購入後、即座に、最適なシステムクロックで動作する状態のワークステーションを使用することができる。
【0039】
以上、本発明を、ワークステーションに適用した場合について説明したが、本発明は、ワークステーションの他、起動時に、クロックを分周してシステムクロックを生成するあらゆる情報処理装置に適用可能である。
【0040】
なお、本実施例においては、書き換えフラグを、ブートモードが記憶されているブートモードROM5に記憶させておくようにしたが、書き換えフラグは、その他の不揮発性のメモリ(但し、書き換え可能なもの)に記憶させておくようにすることも可能である。
【0041】
また、本実施例では、ブートモードROM5として、EEPROMを用いるようにしたが、ブートモードROM5としては、EEPROM以外の書き換え可能な不揮発性のメモリを用いることが可能である。
【0042】
さらに、本実施例では、ステップS6の処理後、ステップS7において、電源をオフするようにしたが、ステップS7では、その他、例えば、ブートモードを再設定するような状態にしても良い。
【0043】
また、本実施例では、システムクロック計測回路3において、システムクロックに基づいて、水晶発振器1が出力するクロックの周波数を検出するようにしたが、このクロックの周波数は、水晶発振器1の出力を、直接計測することにより求めるようにすることも可能である。但し、通常、システムクロックは、マザーボードの端子から容易に得られるのに対し、水晶発振器1が出力するクロックは、そのようにはなされていないので、水晶発振器1の出力を直接計測するには、システムクロック計測回路3に水晶発振器1の出力を供給するように、回路を構成する必要があり、その結果、回路が複雑化するので、本実施例で説明したように、水晶発振器1が出力するクロックの周波数は、システムクロックから求めるようにするのが望ましい。
【0044】
【発明の効果】
請求項1に記載の情報処理装置および請求項5に記載の情報処理方法によれば、発生手段が発生するクロックの周波数が検出され、そのクロックの周波数を元に、システムクロックに従って動作する所定のデバイスに対して最適な分周比が算出され、記憶手段に記憶されている分周比が、算出した最適な分周比に書き換えられる。従って、所定のクロックからシステムに最適な分周比を、容易に設定することが可能となる。
【図面の簡単な説明】
【図1】本発明を適用したワークステーションの一実施例の構成を示すブロック図である。
【図2】図1のワークステーションの動作を説明するフローチャートである。
【符号の説明】
1 水晶発振器(発生手段), 2 CPU(生成手段), 3 システムクロック計測回路(検出手段), 4 書き換え回路(書き換え手段), 5 ブートモードROM(記憶手段), 8 ROM, 9 RAM, 10 DMAC, 11 I/F
Claims (4)
- 所定のクロックにしたがって、所定の処理を行うCPU(Central Processing Unit)を有する情報処理装置であって、
前記クロックを発生する発生手段と、
前記クロックを分周する分周比を記憶している、書換可能な記憶手段と、
前記クロックを、前記記憶手段に記憶されている前記分周比にしたがって分周し、システムクロックを生成する生成手段と、
前記発生手段が発生するクロックの周波数を検出する検出手段と、
前記検出手段により検出された前記クロックの周波数を元に、前記システムクロックに従って動作する所定のデバイスに対して最適な分周比を算出する算出手段と、
前記記憶手段に記憶されている前記分周比を、前記算出手段により算出された最適な前記分周比に書き換える書き換え手段と
を備えることを特徴とする情報処理装置。 - 前記検出手段は、前記生成手段が生成するシステムクロックの周波数に基づいて、前記クロックの周波数を検出する
ことを特徴とする請求項1に記載の情報処理装置。 - 前記記憶手段は、所定のフラグも記憶しており、
前記書き換え手段は、前記フラグがたっていないときのみ、前記分周比を書き換え、その書き換えを行ったとき、前記フラグをたてる
ことを特徴とする請求項1に記載の情報処理装置。 - 所定のクロックにしたがって、所定の処理を行うCPU(Central Processing Unit)を有する情報処理装置の情報処理方法であって、
前記情報処理装置は、
前記クロックを発生する発生手段と、
前記クロックを分周する分周比を記憶している、書換可能な記憶手段と、
前記クロックを、前記記憶手段に記憶されている前記分周比にしたがって分周し、システムクロックを生成する生成手段と
を備え、
前記発生手段が発生するクロックの周波数を検出し、
前記クロックの周波数を元に、前記システムクロックに従って動作する所定のデバイスに対して最適な分周比を算出し、
前記記憶手段に記憶されている前記分周比を、算出した最適な前記分周比に書き換える
ことを特徴とする情報処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13985796A JP3697708B2 (ja) | 1996-06-03 | 1996-06-03 | 情報処理装置および情報処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13985796A JP3697708B2 (ja) | 1996-06-03 | 1996-06-03 | 情報処理装置および情報処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09319458A JPH09319458A (ja) | 1997-12-12 |
JP3697708B2 true JP3697708B2 (ja) | 2005-09-21 |
Family
ID=15255160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13985796A Expired - Fee Related JP3697708B2 (ja) | 1996-06-03 | 1996-06-03 | 情報処理装置および情報処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3697708B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4817760B2 (ja) | 2005-08-26 | 2011-11-16 | キヤノン株式会社 | 情報処理装置及びそのシステムクロック周波数の設定方法 |
-
1996
- 1996-06-03 JP JP13985796A patent/JP3697708B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09319458A (ja) | 1997-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2416248A1 (en) | Data processing system and method with peripheral configuration information error detection | |
US6886120B2 (en) | Memory control circuit | |
US7287199B2 (en) | Device capable of detecting BIOS status for clock setting and method thereof | |
JP2000194346A (ja) | ディスプレイ装置並びに同装置を含むコンピュ―タシステム | |
JP2003241730A (ja) | 表示装置 | |
JP3697708B2 (ja) | 情報処理装置および情報処理方法 | |
CN112558747B (zh) | 一种服务器的功率封顶方法、系统及相关组件 | |
US20100153622A1 (en) | Data Access Controller and Data Accessing Method | |
JP4373595B2 (ja) | コンピュータシステム | |
JPH10240629A (ja) | メモリ内情報更新方法 | |
JP4910119B2 (ja) | 測定装置の制御方法 | |
JP2000341092A (ja) | クロック信号発生回路及びそのクロック周波数調整方法 | |
US20080137240A1 (en) | System and method for monitoring speed signals from multiple fans | |
JP2007249808A (ja) | 機能拡張システム及び機能拡張機器 | |
JP2858816B2 (ja) | Eepromの初期設定方式 | |
JPH05134060A (ja) | デジタル表示値調整装置 | |
JP4134530B2 (ja) | パラメータが設定される機器 | |
JP3119269B2 (ja) | 座標入力装置および座標入力方法 | |
JP2549644B2 (ja) | 情報出力制御装置 | |
CN100454208C (zh) | 一种设定显示驱动电路的像素时钟脉冲的方法 | |
TW201602878A (zh) | 電容式觸控電子裝置、觸控裝置及其模式選擇方法 | |
JP2010206052A (ja) | 半導体装置、半導体装置を搭載した電子機器、プログラム | |
CN116954732A (zh) | 一种处理方法及电子设备 | |
JP2011005674A (ja) | 画像形成装置、メモリ制御回路、及び、メモリ回路 | |
JP2006133969A (ja) | 情報処理装置、起動エラー検出方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050626 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080715 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |