CN100535825C

CN100535825C - 信息处理设备和设置从处理器提供的时钟的频率的方法

Info

Publication number: CN100535825C
Application number: CNB2006101117516A
Authority: CN
Inventors: 泽野靖明
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2005-08-26
Filing date: 2006-08-25
Publication date: 2009-09-02
Anticipated expiration: 2026-08-25
Also published as: CN1920733A; JP2007058788A; US20070050656A1; US7636865B2; JP4817760B2

Abstract

一种信息处理设备和设置从处理器提供的时钟的频率的方法。该信息处理设备包括处理器和用以检测对与总线连接的单元设置的工作时钟频率的检测器。根据所检测到的时钟频率设置从该处理器所提供的时钟的频率。

Description

信息处理设备和设置从处理器提供的时钟的频率的方法

技术领域

本发明涉及一种信息处理设备和设置从处理器所提供的时钟的频率的方法。

背景技术

传统上，对于信息处理设备，已提出了一种在升级CPU时自动重新设置(reset)时钟频率的方法(例如，日本特开平06-083476号公报)。利用该方法，在能够改变CPU时钟频率的信息处理设备中，将从外部存储装置提供的关于CPU时钟频率的数据写入该信息处理设备的特定存储部件中。基于该存储部件中的数据生成相应的时钟，并取代传统的时钟，从而重新设置时钟频率。

另外，已提出了一种用于根据预定时钟容易地生成对系统最优的系统时钟的方法(例如，日本特开平09-319458号公报)。利用该方法，将时钟频率分割的频率分割比例(frequency divisionratio)存储在可重写的存储部件中，检测由生成部件所生成的时钟的频率，并根据所检测到的时钟频率重写存储在该存储部件中的频率分割比例。

然而，在上述现有技术中，如果具有不同工作时钟频率的多个信息处理设备连接到PCI总线等单总线(single bus)，则不能容易地进行时钟频率的重新设置。

更具体地，当所有信息处理设备可以在66MHz工作时，将时钟频率重新设置为66MHz。然而，如果在设置后添加仅与33MHz工作兼容的信息处理设备，则不能将其余信息处理设备改变为33MHz动作。

发明内容

本发明的目的是根据与外部总线连接的外部系统设置适当的外部总线时钟。

本发明的另一目的是提供一种信息处理设备，其包括：处理部件；存储部件，用于存储从所述处理部件所提供的时钟的频率；检测部件，用于检测对与总线连接的单元设置的工作时钟频率；以及设置部件，用于根据由所述检测部件所检测到的所述工作时钟频率，设置作为从所述处理部件所提供的时钟的频率的时钟频率，其中，在存储于所述存储部件中的所述频率与所检测到的所述工作时钟频率不一致的情况下，所述设置部件通过将所检测到的所述工作时钟频率存储在所述存储部件中，来设置所述时钟频率。

本发明的又一目的是提供一种用于设置从处理器所提供的时钟的时钟频率的方法，其包括：检测步骤，用于检测对与总线连接的单元设置的工作时钟频率；以及设置步骤，用于根据所检测到的所述工作时钟频率，设置所述时钟频率，其中，从所述处理器所提供的时钟的频率被存储在存储器中，在所述设置步骤中，在所存储的频率与所检测到的所述工作时钟频率不一致的情况下，通过将所检测到的所述工作时钟频率存储在所述存储器中，来设置所述时钟频率。

通过以下参考附图对典型实施例的说明，本发明的其它特征将显而易见。

附图说明

图1是示出根据第一实施例的信息处理设备的配置的框图；

图2是示出根据第一实施例的信息处理设备的操作的流程图；

图3是示出将选件(option)301连接到信息处理设备的PCI插槽(slot)107的状态的图；

图4是示出将选件401连接到信息处理设备的PCI插槽108的状态的图；

图5是示出根据第二实施例的信息处理设备的配置的框图；以及

图6是示出根据第二实施例的信息处理设备的操作的流程图。

具体实施方式

下面将参照附图详细说明用以实施本发明的优选实施例。

第一实施例

图1是示出根据第一实施例的信息处理设备的配置的框图。参照图1，CPU 101根据存储在ROM 102中的程序执行预定的处理，并根据存储在ROM 102中的系统时钟(这里的PCICLK)频率设置输出PCICLK。频率设置缺省为33MHz动作。由可重写的非易失性存储器(例如，闪存)形成ROM 102。RAM 103用作CPU 101执行控制所使用的工作存储器。

ASIC 104用作外部时钟设置(M66EN1和M66EN2)检测部件，并且还用作CPU 101、ROM 102、RAM 103与PCI总线106之间的接口(I/F)。ASCI 104根据来自CPU 101的重新设置指令向重新设置IC 105发出重新设置请求。重新设置IC 105响应于来自ASIC 104的重新设置请求重新设置CPU 101。

PCI总线106将ASIC 104连接到PCI插槽107和108，并包括时钟设置信号M66EN1和M66EN2、以及PCI选件连接信号PRSNT1和PRSNT2。时钟设置信号M66EN1和M66EN2使得能够进行在高电平的66MHz动作和在低电平的33MHz动作。PCI选件连接信号PRSNT1和PRSNT2表示在高电平断开和在低电平连接。

CPU 101可以通过ASIC 104确认时钟设置信号M66EN1和M66EN2以及PCI选件连接信号PRSNT1和PRSNT2的信号电平。当没有东西连接到PCI插槽107和108时，M66EN1和M66EN2中的每一个通过10kΩ的下拉电阻(pull-down resistance)接地。因此，CPU 101可以通过ASIC 104确认M66EN1和M66EN2的信号电平为低。当没有东西连接到PCI插槽107和108时，电源电压Vcc通过10kΩ的上拉电阻(pull-up resistance)连接到PRSNT1和PRSNT2中的每一个。因此，CPU 101可以通过ASIC 104确认PRSNT1和PRSNT2的信号电平为高。注意，ASIC 104与PCICLK的66MHz动作相兼容。

接着将参照图2～4说明当将选件连接到图1中所示的信息处理设备的PCI插槽时重新设置系统时钟的操作。图2是示出根据第一实施例的信息处理设备的操作的流程图。

打开电源开关(未示出)。在步骤S201，CPU 101通过ASIC104从ROM 102中读出引导代码，并开始预定的处理。在步骤S202，CPU 101通过ASIC 104从ROM 102中读出系统时钟设置。系统时钟设置是33MHz动作。在步骤S203，CPU 101通过ASIC104加载与PCI总线106连接的PCI插槽107和108的选件连接信号(PRSNT1和PRSNT2)。在图1所示的例子中，确认PRSNT1和PRSNT2两者的信号电平都为高。

在步骤S204，CPU 101判断选件是否被连接到PCI插槽107和108。在图1所示的例子中，由于在步骤S203确认PRSNT1和PRSNT2的信号电平为高，因而判断出没有选件与PCI插槽107和108连接。结果，流程进入步骤S205。CPU 101提供33MHz的PCICLK，并如正常操作一样执行预定的处理。

将说明如图3所示将选件301连接到信息处理设备的PCI插槽107的情况(在电源开关关闭期间图1所示的状态改变到图3所示的状态的情况)。

图3是示出将选件301连接到信息处理设备的PCI插槽107的状态的图。如图3所示，通过选件301中的1kΩ的上拉电阻将M66EN1连接到电源电压Vcc。通过1kΩ的上拉电阻将M66EN1连接到电源电压Vcc的配置表示选件301可以进行66MHz动作。通过选件301中的1kΩ的下拉电阻将PRSNT1接地。以下将参照图2中的流程图说明图3所示的信息处理设备的操作。

已经说明了步骤S201和S202中的操作。为33MHz动作设置系统时钟。在步骤S203，CPU 101通过ASIC 104读取与PCI总线106连接的PCI插槽107和108的选件连接信号(PRSNT1和PRSNT2)。在图3所示的例子中，可以确认PRSNT1的信号电平为低，而PRSNT2的信号电平为高。

在步骤S204，CPU 101判断选件是否被连接到PCI插槽107和108。由于在步骤S203确认PRSNT1的信号电平为低，因而CPU101判断出选件301被连接到PCI插槽107。流程进入步骤S206以加载与选件301连接的插槽(PCI插槽107)的外部时钟设置信号(M66EN1)。在图3所示的例子中，判断出M66EN1的信号电平为高，并且选件301可以进行66MHz动作。

在步骤S207，将系统时钟设置与外部时钟设置进行比较。从ROM 102中读出的系统时钟设置为33MHz。外部时钟设置是66MHz。在步骤S208，判断出系统时钟设置与外部时钟设置不匹配，且流程进入步骤S209。

在第一实施例中，假定可重写非易失性存储器是闪存ROM。通常，对于多个分开的存储区域中的每一个进行闪存ROM的擦除和写入。在步骤S209，将被重写的所有存储区域复制到RAM 103。在步骤S210，在复制到RAM 103的内容中，将系统时钟设置部分重写为66MHz动作。在步骤S211，擦除相应的存储区域。在步骤S212，将RAM 103的内容写回ROM 102。

在步骤S213，CPU 101通过ASIC 104向重新设置IC 105发出重新设置指令。利用该操作，重新设置CPU 101，且流程返回到步骤S201。

在重新设置后的步骤S201，CPU 101通过ASIC 104从ROM102中读出引导代码，并开始预定的处理。注意，在重新设置前的步骤S212中已重写了ROM 102。在步骤S202，CPU 101通过ASIC104从ROM 102中读出系统时钟设置。已将存储在ROM 102中的系统时钟设置重写为66MHz动作。在步骤S203，CPU 101通过ASIC 104加载与PCI总线106连接的PCI插槽107和108的选件连接信号(PRSNT1和PRSNT2)。在图3所示的例子中，确认PRSNT1的信号电平为低，而PRSNT2的信号电平为高。

在步骤S204，CPU 101判断选件是否被连接到PCI插槽107和108。在这种情况下，判断出选件301被连接到PCI插槽107。结果，流程进入步骤S206以加载与选件301连接的插槽(PCI插槽107)的外部时钟设置信号(M66EN1)。在图3所示的例子中，判断出M66EN1的信号电平为高，并且选件301可以进行66MHz动作。

在步骤S207，将系统时钟设置与外部时钟设置进行比较。从ROM 102中读出的系统时钟设置和外部时钟设置都是66MHz。在步骤S208，判断出系统时钟设置与外部时钟设置相匹配。结果，流程进入步骤S205。CPU 101提供66MHz的PCICLK以执行预定的处理。

将说明如图4所示将选件401连接到信息处理设备的PCI插槽108的情况(在电源开关关闭期间将图3中的状态改变为图4中的状态的情况)。

图4是示出将选件401连接到信息处理设备的PCI插槽108的状态的图。如图4所示，通过选件401中的1kΩ的下拉电阻将PRSNT2接地。以下将参照图2中的流程图说明图4中所示的信息处理设备的操作。选件401不具有通过1kΩ的上拉电阻将M66EN2连接到电源电压Vcc的配置。这表示选件401可以进行33MHz动作。

打开电源开关(未示出)。在步骤S201，CPU 101通过ASIC104从ROM 102中读出引导代码，并开始预定的处理。在步骤S202，CPU 101通过ASIC 104从ROM 102中读出系统时钟设置。如参照图3所述，已经连接了选件301，并且已将存储在ROM 102中的系统时钟设置重写为66MHz动作。在步骤S203，CPU 101通过ASIC 104加载与PCI总线106连接的PCI插槽107和108的选件连接信号(PRSNT1和PRSNT2)。在图4所示的例子中，确认PRSNT1和PRSNT2两者的信号电平均为低。

在步骤S204，CPU 101判断选件是否被连接到PCI插槽107和108。由于在步骤S203确认PRSNT1和PRSNT2的信号电平为低，因而CPU 101判断出选件被连接到PCI插槽107和108。流程进入步骤S206以加载与所述选件连接的插槽(PCI插槽107和108)的外部时钟设置信号(M66EN1和M66EN2)。在图4所示的例子中，确认M66EN1的信号电平为高，而M66EN2的信号电平为低。因此，判断出选件301可以进行66MHz动作，选件401可以进行33MHz动作。

在步骤S207，将系统时钟设置与外部时钟设置进行比较。在该实施例中，将具有两个外部时钟设置中较低频率的比较对象与系统时钟设置进行比较。因此，比较对象是选件401的33MHz。从ROM 102中读出的系统时钟设置是66MHz。选件401的外部时钟设置是33MHz。在步骤S208，判断出系统时钟设置与外部时钟设置不匹配，且流程进入步骤S209。

在步骤S209，如上所述，将被重写的所有存储区域复制到RAM 103。在步骤S210，在复制到RAM 103的内容中，将系统时钟设置部分重写为33MHz动作。在步骤S211，擦除相应的存储区域。在步骤S212，将RAM 103的内容写回ROM 102。

在重新设置后的步骤S201，CPU 101通过ASIC 104从ROM102中读出引导代码，并开始预定的处理。在步骤S202，CPU 101通过ASIC 104从ROM 102中读出系统时钟设置。已将存储在ROM 102中的系统时钟设置重写成33MHz动作。在步骤S203，CPU 101通过ASIC 104加载与PCI总线106连接的PCI插槽107和108的选件连接信号(PRSNT1和PRSNT2)。在图4所示的例子中，PRSNT1和PRSNT2两者的信号电平均被确认为低。

在步骤S204，CPU 101判断选件是否被连接到PCI插槽107和108。在这种情况下，判断出选件被连接到PCI插槽107和108。结果，流程进入步骤S206以加载与所述选件连接的插槽(PCI插槽107和108)的外部时钟设置信号(M66EN1和M66EN2)。在图4所示的例子中，确认M66EN1的信号电平为高，而M66EN2的信号电平为低。因此，判断出选件301可以进行66MHz动作，选件401可以进行33MHz动作。

在步骤S207，将系统时钟设置与外部时钟设置进行比较。将具有两个外部时钟设置中较低频率的比较对象与系统时钟设置进行比较。因而比较对象是选件401的33MHz。外部时钟设置和从ROM 102中读出的系统时钟设置均为33MHz。在步骤S208，判断出系统时钟设置与外部时钟设置匹配。结果，流程进入步骤S205。CPU 101提供33MHz的PCICLK以执行预定的处理。

如上所述，根据第一实施例，当具有不同工作时钟频率的多个信息处理设备与PCI总线等单总线连接时，可以灵活地重新设置时钟频率。

更具体地，当所有信息处理设备可以在66MHz动作时，将时钟频率重新设置成66MHz。即使当在设置后添加仅与33MHz动作兼容的信息处理设备时，也可以将其余的信息处理设备改变为33MHz动作。

第二实施例

接着将参照附图详细说明本发明的第二实施例。

图5是示出根据第二实施例的信息处理设备的配置的框图。在图5中与图1、3和4中相同的附图标记表示具有相同功能的部分，并省略对其的说明。参照图5，主PCI总线(primary PCI bus)502和次PCI总线(secondary PCI bus)501两者均为PCI总线。PCI-PCI桥503桥接主PCI总线502和次PCI总线501。主系统504包括CPU、ROM、以及RAM，并将省略对其的详细说明。

在图5中，主系统504通过与主系统504连接的信号PRSNT1和M66EN1连接到主PCI总线502。将主系统504构造成进行66MHz动作。因此，从主系统504提供66MHz的PCICLK1。CPU101可以通过ASIC 104、次PCI总线501、以及PCI-PCI桥503检测主PCI总线502的信号PRSNT1和M66EN1的电平。

接着将参照图6说明图5中所示的信息处理设备的操作(CPU101的操作)。图6是示出根据第二实施例的信息处理设备的操作的流程图。

打开电源开关(未示出)。在步骤S601，CPU 101通过ASIC104从ROM 102中读出引导代码，并开始预定的处理。主系统504开始独立于CPU 101的操作。在步骤S602，CPU 101通过ASIC104从ROM 102中读出系统时钟设置。系统时钟设置是33MHz动作。在步骤S603，CPU 101通过ASCI 104、次PCI总线501、以及PCI-PCI桥503加载表示主系统504是否连接到主PCI总线502的信号PRSNT1。在这种情况下，确认PRSNT1的信号电平为低。

在步骤S604，CPU 101判断是否连接了主系统504。由于在步骤S603确认PRSNT1的信号电平为低，因而判断出连接了主系统504。流程进入步骤S606。如果判断出未连接主系统504，则流程进入步骤S605以使CPU 101执行异常处理。

在步骤S606，加载主系统504的时钟设置信号(M66EN1)。在图5所示的例子中，判断出M66EN1的信号电平为高，且主系统504在66MHz下工作。在步骤S607，将系统时钟设置与主系统504的时钟设置进行比较。从ROM 102中读出的系统时钟设置是33MHz。主系统504的时钟设置是66MHz。在步骤S608，判断出系统时钟设置与主系统504的时钟设置不匹配。流程进入步骤S610以重写ROM 102的系统时钟部分。

步骤S610～S614中的处理与图2中的步骤S209～S213的处理相同，并省略对其的说明。

如果在步骤S608判断出系统时钟设置与主系统504的时钟设置相匹配，则流程进入步骤S609以执行正常操作。

如上所述，根据第二实施例，即使当系统时钟设置与主系统的时钟设置不匹配时，也可以容易地重新设置时钟频率。例如，当主系统侧具有低频率时，可以在低能耗下维持性能而不增加成本。当主系统侧具有高频率时，可以通过设置相同的频率实现高速运行而不增加成本。

本发明可应用于包括多个装置(例如，主计算机、接口装置、读取器、以及打印机)的系统或包括单个装置(例如，复印机或传真设备)的设备。

甚至可以通过将记录实现上述实施例的功能的软件程序代码的记录介质提供给系统或设备，并使该系统或设备的计算机(或CPU或MPU)读出并执行存储在该记录介质中的程序代码，来实现本发明的目的。

在这种情况下，从该记录介质中读出的程序代码本身实现上述实施例的功能，并且存储该程序代码的记录介质构成了本发明。

作为提供该程序代码的记录介质，例如，可以使用硬盘、光盘、磁光盘、CD-ROM、CD-R、磁带、非易失性存储卡、或ROM。

不仅当通过计算机执行所读出的程序代码时，而且当运行在计算机上的OS(Operating System，操作系统)基于该程序代码的指令进行部分或全部实际处理时，实现了上述实施例的功能。

当将从该记录介质中读出的程序代码写入插入计算机的功能扩展板或与计算机连接的功能扩展单元的存储器中，且该功能扩展板或功能扩展单元的CPU基于该程序代码的指令进行部分或全部实际处理时，也可以实现上述实施例的功能。

尽管已参照典型实施例说明了本发明，但是应该理解本发明不局限于所公开的典型实施例。以下权利要求书的范围符合最宽的解释，以包含所有这类修改和等同结构和功能。

Claims

1.一种信息处理设备，其包括：

处理部件；

存储部件，用于存储从所述处理部件所提供的时钟的频率；

检测部件，用于检测对与总线连接的单元设置的工作时钟频率；以及

设置部件，用于根据由所述检测部件所检测到的所述工作时钟频率，设置作为从所述处理部件所提供的时钟的频率的时钟频率，

其中，在存储于所述存储部件中的所述频率与所检测到的所述工作时钟频率不一致的情况下，所述设置部件通过将所检测到的所述工作时钟频率存储在所述存储部件中，来设置所述时钟频率。

2.根据权利要求1所述的信息处理设备，其特征在于，在存储于所述存储部件中的所述频率与所检测到的所述工作时钟频率不一致的情况下，所述设置部件从对所述处理部件通电时所执行的操作开始重新启动所述处理部件的操作。

3.根据权利要求1所述的信息处理设备，其特征在于，所述处理部件提供由所述设置部件设置的所述时钟频率的时钟。

4.根据权利要求1所述的信息处理设备，其特征在于，所述设置部件根据对与该总线连接的两个单元设置的工作时钟频率中较低的一个，设置所述时钟频率。

5.根据权利要求1所述的信息处理设备，其特征在于，所述检测部件检测对与主总线连接的单元设置的工作时钟频率，所述设置部件对从与次总线连接的所述处理部件所提供的所述时钟的时钟频率进行设置。

6.一种用于设置从处理器所提供的时钟的时钟频率的方法，其包括：

检测步骤，用于检测对与总线连接的单元设置的工作时钟频率；以及

设置步骤，用于根据所检测到的所述工作时钟频率，设置所述时钟频率，

其中，从所述处理器所提供的时钟的频率被存储在存储器中，在所述设置步骤中，在所存储的频率与所检测到的所述工作时钟频率不一致的情况下，通过将所检测到的所述工作时钟频率存储在所述存储器中，来设置所述时钟频率。

7.根据权利要求6所述的方法，其特征在于，在所述设置步骤中，在存储于所述存储器中的所述频率与所检测到的所述工作时钟频率不一致的情况下，从对所述处理器通电时所执行的操作开始重新启动所述处理器的操作。

8.根据权利要求6所述的方法，其特征在于，在所述设置步骤中，所述处理器提供在所述设置步骤中设置的所述时钟频率的时钟。

9.根据权利要求6所述的方法，其特征在于，在所述设置步骤中，根据对与所述总线连接的两个单元设置的工作时钟频率中较低的一个，设置所述时钟频率。

10.根据权利要求6所述的方法，其特征在于，在所述检测步骤中，检测对与主总线连接的单元设置的工作时钟频率，并且在所述设置步骤中，设置从与次总线连接的所述处理器所提供的所述时钟的时钟频率。