JP4747898B2 - 情報処理装置、プロセッサ動作クロック周波数の検証方法及びプロセッサ動作クロック周波数の検証プログラム - Google Patents

Description

本発明は、複数の異なる動作クロック周波数を設定可能なＣＰＵ等のプロセッサを搭載する情報処理装置に関し、動作クロック周波数の適合性を自動的に検証できる情報処理装置等に関する。

本発明は、情報処理装置に複数の異なる動作クロック周波数を設定可能なプロセッサを搭載する場合、各プロセッサにハードウェア的なスイッチを用意して設定値を設定している。

例えば、特許文献１には、最適な動作クロック周波数を異にする複数のＣＰＵに対して、動作クロック周波数を指示して設定する技術が開示されている。

一方で、特許文献２には、動作クロック周波数を実測し、期待値と比較することで実測値の正当性を判断する技術が開示されており、特許文献３には、メモリアクセスの実測値に応じて動作クロック周波数を決定する技術が開示されている。
特開２００４−３０２６７９号公報 特開平２−０９３７３５号公報 特開平７−１５２６３５号公報

例えば、プロセッサに動作クロック周波数を設定する場合に、設定ミスにより、プロセッサが動作不可になる事態や、使用者が期待した能力を発揮できない事態、意図的に想定と異なる能力で動作させるといった事態が想定される。

このような問題に対し、プロセッサにスイッチを用意し、それぞれに異なる設定値を設けることでプロセッサの判別を行なうことが考えられるが、この手法ではプロセッサ自体にスイッチ等のハードウェア的な仕掛けを追加する事ができないなど、プロセッサ自身に物理的な構成を加えることができないような場合には、本問題を解決することができないという不都合が生じる。

本発明の課題は、複数の異なる動作クロック周波数を設定可能なＣＰＵ等のプロセッサを搭載する情報処理装置において、プロセッサの種別及びプロセッサに具備されたキャッシュメモリのキャッシュ容量とを参照して、測定された動作クロック周波数の適応性を自動的に検証可能な情報処理装置等を提供することを目的とする。

上記課題を解決するため、請求項１に記載の発明は、ＣＰＵ等のプロセッサを搭載する情報処理装置において、前記プロセッサに具備されたキャッシュメモリのキャッシュ容量を取得するキャッシュ容量取得手段と、前記プロセッサの種別と、前記キャッシュ容量取得手段によって当該プロセッサについて取得されたキャッシュ容量と、に基づいて、当該プロセッサに設定すべき最適動作クロック周波数を一意に取得する最適動作クロック周波数取得手段と、前記プロセッサの動作クロック周波数を測定し、前記最適動作クロック周波数と比較して、前記測定された動作クロック周波数が当該プロセッサに適するか否かを判定する判定手段と、を有することを特徴とする。

これによれば、最適動作クロック周波数を、キャッシュメモリのキャッシュ容量と、プロセッサの種別に基づいて一意に定めることにより、測定された動作クロック周波数の適合性を検証することができる。

上記課題を解決するため、請求項２に記載の発明は、請求項１に記載の情報処理装置において、前記情報処理装置が電源投入によって起動開始されることにより、前記キャッシュ容量取得手段、最適動作クロック周波数取得手段及び判定手段が実行され、前記判定手段による判定の結果、前記測定された動作クロック周波数が当該プロセッサに適しないと判定された場合には、当該情報処理装置の起動を中止する中止手段を有することを特徴とする。

これによれば、測定された動作クロック周波数がプロセッサに適さない場合には情報処理装置の起動を中止するので、プロセッサが設定ミス等により意図しないスペックで動作することを防止することができる。

本発明によれば、最適動作クロック周波数を、キャッシュメモリのキャッシュ容量と、プロセッサの種別に基づいて一意に定めることにより、実際の動作クロック周波数の適合性を検証可能な情報処理装置を実現することができる。

次に、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、情報処理装置１の構成を示すブロック図である。当該情報処理装置１は、一般的なサーバー等のコンピュータであって、本実施形態では、周波数設定回路１１と、プロセッサバス（ＦＳＢ）１３を介してノースブリッジ１４に接続された４個のＣＰＵ（プロセッサ）１２と、Ｈｏｓｔ−ＰＣＩブリッジを含むシステムコントローラ及び主記憶装置（メインメモリ）１５のメモリコントローラを内蔵するノースブリッジ１４と、当該ノースブリッジ１４に接続され、配下に接続されているＰＣＩバス１８のインタフェース（PCIバスコントローラ）機能を持つサウスブリッジ１６と、ＰＣＩバス１８に接続された複数個のＰＣＩスロットが有り、同図に示す例では、４枚のＰＣＩカード１７（インタフェース）を具備した。なお、当該インタフェースは、ＮＩＣ、ＳＣＳＩ等のＰＣＩボード形式のインタフェースを指す。

なお、本実施形態において、プロセッサの一例としてＣＰＵを用いたが、本発明はこれに限定されるものではなく、ＭＰＵ等コンピュータ内で演算処理を行なういわゆる中央処理装置等であれば適用可能である。

図２は、ＣＰＵ１２の構成を示すブロック図である。

ＣＰＵ１２は、周波数設定回路１１と接続されたプロセッサコア１２Ａと、プロセッサコアの世代がＣＰＵＩＤとして記憶されたＣＰＵＩＤレジスタ１２Ｂと、キャッシュメモリ１２Ｃにより構成される。

本実施形態では、上記ＣＰＵＩＤを、本発明におけるプロセッサの種別として用いる。

次に、図３のフローチャートを参照してプロセッサ動作クロック周波数の検証手順について説明する。図３は、プロセッサ動作クロック周波数の検証処理を示すフローチャートであって、本発明に係るプロセッサ動作クロック周波数の検証プログラムが実行されることにより行なわれる。また、情報処理装置１に電源が投入され起動開始されることにより当該処理が開始される。

先ず、プロセッサコアの世代を識別し、プロセッサの種別を取得する（ステップＳ１）。具体的には、ＣＰＵＩＤレジスタ１２Ｂに記憶されたＣＰＵＩＤを参照してプロセッサコアの世代を識別し、プロセッサの種別として取得する。

次にキャッシュメモリ１２Ｃのキャッシュ容量を判別する（ステップＳ２）。具体的には、まず、主記憶装置１５の所定の範囲のアドレスからデータを順に読み込む作業を行なう。このデータを順次キャッシュメモリ１２Ｃに蓄える。この際、読むデータ量がキャッシュ容量を超えない範囲内ならば、データを複数回読んだ際、キャッシュメモリ１２Ｃからの応答が行われるため、データ量と応答時間は正比例する。そして、キャッシュの容量を超えると、キャッシュメモリ１２Ｃの書き換え作業が発生するので、応答時間が大幅に悪化する。この応答時間の遅延が検知されたときに、主記憶装置１５から読み出してキャッシュメモリ１２Ｃに記憶させたデータの量を、キャッシュメモリ１２Ｃのキャッシュ容量として取得する。

そして、ステップＳ１にて取得したプロセッサの種別と、ステップＳ２で取得したキャッシュ容量に基づいて、対応表を参照して、ＣＰＵ１２に設定すべき動作クロック周波数を取得する（ステップＳ３）。当該対応表とは、例えば、プロセッサの種別毎に以下のような対応表が主記憶装置１５等に予め記憶されている。

続いて、クロック１周ごとにカウントアップするレジスタにより、一定時間内に動いたカウンタ数を調べる事により、実際に動作しているクロック周波数を測定する（ステップＳ４）、ステップＳ３にて取得した設定すべき動作クロック周波数と、測定されたクロック周波数を比較して、これらが一致するか否かを判定する（ステップＳ５）。これにより、ＣＰＵ１２の現状の動作環境の適合性を判定できる。

ステップＳ５の判定の結果、一致すると判定された場合（ステップＳ５：Ｙｅｓ）には、動作しているクロック周波数はＣＰＵ１２に適すると判断し、そのままオペレーションシステムの立ち上げを行い（ステップＳ６）処理を終了する。

他方、ステップＳ５の判定の結果、一致すると判定されなかった場合（ステップＳ５：Ｎｏ）には、動作しているクロック周波数は不当であると判断し、図示しない当該処理装置に具備された、或いは接続された音声出力装置等によって警告音（アラーム）等を動作させ（ステップＳ７）、処理を終了する。

当該処理の終了後は、情報処理装置１の起動を中止するよう構成する。

以上説明したように、本実施形態によれば、ＣＰＵ１２に設定すべき動作クロック周波数を、キャッシュメモリ１２Ｃのキャッシュ容量と、プロセッサの種別に基づいて一意に定めることにより、測定された動作クロック周波数の適合性を検証できる。

また、検証の結果、測定された実際の動作クロック周波数がＣＰＵ１２に適さない場合には情報処理装置１の起動を中止するので、ＣＰＵ１２が設定ミス等により意図しないスペックで動作することを防止することができる。

本実施形態に係る情報処理装置１の構成を示すブロック図である。 本実施形態に係るＣＰＵ１２の構成を示すブロック図である。 本実施形態に係るプロセッサ動作クロック周波数の検証処理を示すフローチャートである。

符号の説明

１…情報処理装置
１１…周波数設定回路
１２…ＣＰＵ
１２Ａ…プロセッサコア
１２Ｂ…ＣＰＵＩＤレジスタ
１２Ｃ…キャッシュメモリ
１３…プロセッサバス
１４…ノースブリッジ
１５…主記憶装置
１６…サウスブリッジ
１７…ＰＣＩカード
１８…ＰＣＩバス

Claims (8)

1. ＣＰＵ等のプロセッサを搭載する情報処理装置において、
   前記プロセッサに具備されたキャッシュメモリのキャッシュ容量を取得するキャッシュ容量取得手段と、
   前記プロセッサの種別と、前記キャッシュ容量取得手段によって当該プロセッサについて取得されたキャッシュ容量と、に基づいて、当該プロセッサに設定すべき最適動作クロック周波数を一意に取得する最適動作クロック周波数取得手段と、
   前記プロセッサの動作クロック周波数を測定し、前記最適動作クロック周波数と比較して、前記測定された動作クロック周波数が当該プロセッサに適するか否かを判定する判定手段と、
   を有することを特徴とする情報処理装置。
2. 請求項１に記載の情報処理装置において、
   前記情報処理装置が電源投入によって起動開始されることにより、前記キャッシュ容量取得手段、最適動作クロック周波数取得手段及び判定手段が実行され、
   前記判定手段による判定の結果、前記測定された動作クロック周波数が当該プロセッサに適しないと判定された場合には、当該情報処理装置の起動を中止する中止手段を有することを特徴とする情報処理装置。
3. 請求項１又は２に記載の情報処理装置において、
   前記プロセッサの種別と、前記キャッシュ容量と、前記最適動作クロック周波数と、を夫々対応付けて記憶する記憶手段を有し、
   前記最適動作クロック周波数取得手段は、前記記憶手段を参照して前記最適動作クロック周波数を取得することを特徴とする情報処理装置。
4. 請求項１乃至請求項３のいずれか一項に記載の情報処理装置において、
   前記キャッシュ容量取得手段は、
   前記記憶手段から読み出したデータを前記キャッシュメモリに順次記憶させていく記憶制御手段と、当該キャッシュメモリからの応答時間の遅延を検知する検知手段を有し、かつ、前記検知手段によって前記応答時間の遅延が検知されたときに、前記記憶制御手段によって前記記憶手段から読み出し前記キャッシュメモリに記憶させたデータの量を、前記キャッシュ容量として取得することを特徴とする情報処理装置。
5. ＣＰＵ等のプロセッサを搭載する情報処理装置における、プロセッサ動作クロック周波数の検証方法において、
   前記プロセッサに具備されたキャッシュメモリのキャッシュ容量を取得するキャッシュ容量取得工程と、
   前記プロセッサの種別と、当該プロセッサについて取得されたキャッシュ容量と、に基づいて、当該プロセッサに設定すべき最適動作クロック周波数を一意に取得する最適動作クロック周波数取得工程と、
   前記プロセッサの動作クロック周波数を測定し、前記最適動作クロック周波数と比較して、前記測定された動作クロック周波数が当該プロセッサに適するか否かを判定する判定工程と、
   を有することを特徴とするプロセッサ動作クロック周波数の検証方法。
6. 請求項５に記載のプロセッサ動作クロック周波数の検証方法において、
   前記情報処理装置が電源投入によって起動開始されることにより、前記キャッシュ容量取得工程、最適動作クロック周波数取得工程及び判定工程が実行され、
   前記判定工程による判定の結果、前記測定された動作クロック周波数が当該プロセッサに適しないと判定された場合には、当該情報処理装置の起動を中止する工程を更に有することを特徴とするプロセッサ動作クロック周波数の検証方法。
7. ＣＰＵ等のプロセッサを搭載する情報処理装置に含まれるコンピュータを、
   前記プロセッサに具備されたキャッシュメモリのキャッシュ容量を取得するキャッシュ容量取得手段、
   前記プロセッサの種別と、前記キャッシュ容量取得手段によって当該プロセッサについて取得されたキャッシュ容量と、に基づいて、当該プロセッサに設定すべき最適動作クロック周波数を一意に取得する最適動作クロック周波数取得手段、
   前記プロセッサの動作クロック周波数を測定し、前記最適動作クロック周波数と比較して、前記測定された動作クロック周波数が当該プロセッサに適するか否かを判定する判定手段として機能させることを特徴とするプロセッサ動作クロック周波数の検証プログラム。
8. 請求項７に記載のプロセッサ動作クロック周波数の検証プログラムにおいて、
   前記情報処理装置が電源投入によって起動開始されることにより、前記コンピュータが、前記キャッシュ容量取得手段、最適動作クロック周波数取得手段及び判定手段として機能し、かつ、
   前記コンピュータを、前記判定手段による判定の結果、前記測定された動作クロック周波数が当該プロセッサに適しないと判定された場合には、当該情報処理装置の起動を中止する中止手段として更に機能させることを特徴とするプロセッサ動作クロック周波数の検証プログラム。

Images