JP2016181055A - 情報処理装置 - Google Patents

情報処理装置 Download PDF

Info

Publication number
JP2016181055A
JP2016181055A JP2015060035A JP2015060035A JP2016181055A JP 2016181055 A JP2016181055 A JP 2016181055A JP 2015060035 A JP2015060035 A JP 2015060035A JP 2015060035 A JP2015060035 A JP 2015060035A JP 2016181055 A JP2016181055 A JP 2016181055A
Authority
JP
Japan
Prior art keywords
hardware
log recording
abnormality
circuit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015060035A
Other languages
English (en)
Inventor
篤 井上
Atsushi Inoue
篤 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015060035A priority Critical patent/JP2016181055A/ja
Priority to US15/558,075 priority patent/US20180081762A1/en
Priority to PCT/JP2015/085556 priority patent/WO2016151964A1/ja
Priority to CN201580062051.XA priority patent/CN107111542A/zh
Publication of JP2016181055A publication Critical patent/JP2016181055A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1415Saving, restoring, recovering or retrying at system level
    • G06F11/1438Restarting or rejuvenating
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/048Monitoring; Safety
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00Testing or monitoring of control systems or parts thereof
    • G05B23/02Electric testing or monitoring
    • G05B23/0205Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0259Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the response to fault detection
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079Root cause analysis, i.e. error or fault diagnosis
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466Performance evaluation by tracing or monitoring
    • G06F11/3476Data logging
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805Real-time

Abstract

【課題】制御部に異常が発生した場合でも、記憶部に記憶された情報を確認することで、情報処理装置内で発生した異常の原因を特定できる情報処理装置を提供する。
【解決手段】実施形態の情報処理装置は、ハードウェアと、制御部と、検知部と、切断部と、診断部と、処理部と、を備える。制御部は、ハードウェアと通信可能に接続され、入力された第1リセット信号に応じて起動する起動処理と、ハードウェアの異常を検知しかつハードウェアの異常の検知結果を第1記憶部に記録する第1処理とを実行する。検知部は、制御部の異常を検知する処理を実行し、制御部の異常を検知した場合、制御部に第1処理を実行させる。切断部は、制御部の異常が検知されかつ制御部によって第1処理が実行されない場合、ハードウェアと制御部との接続を切断する。診断部は、ハードウェアと制御部との接続が切断された場合、ハードウェアの異常を検知する第2処理を実行する。処理部は、第2処理の結果を第2記憶部に記録する第3処理を実行する。
【選択図】図1

Description

本発明の実施形態は、情報処理装置に関する。
プラントのコントローラ等の情報処理装置に組み込まれるCPU(Central Processing Unit)等の制御部は、リセット回路からのリセット信号を解除して起動した後、不揮発性メモリからプログラムを読み出し、当該読み出したプログラムを作業用のメモリに展開して、ハードウェアの制御等の各種動作を実行する。また、情報処理装置は、制御部の異常を検知し、制御部に対して割り込み信号を出力するウォッチドックタイマを有している。制御部は、ウォッチドックタイマから割り込み信号が入力されると、ハードウェアに対して診断処理を実行し、当該診断処理の結果を不揮発性メモリに記録する。
特開平10−124141号公報
ところで、リセット回路から制御部に入力されるリセット信号に一時的なノイズが重畳されて制御部に異常が発生した場合、制御部は、ウォッチドックタイマから割り込み信号が入力される前にダウンしてしまい、診断処理および当該診断処理の結果の記録を行うことができない。この場合、情報処理装置を再起動後に不揮発性メモリに記憶された診断処理の結果を読み出そうとしても、診断処理の結果が記憶されていないため、情報処理装置が異常終了した原因を特定することが難しい。
実施形態の情報処理装置は、ハードウェアと、制御部と、検知部と、切断部と、診断部と、処理部と、を備える。制御部は、ハードウェアと通信可能に接続され、入力された第1リセット信号に応じて起動する起動処理と、ハードウェアの異常を検知しかつハードウェアの異常の検知結果を第1記憶部に記録する第1処理とを実行する。検知部は、制御部の異常を検知する処理を実行し、制御部の異常を検知した場合、制御部に第1処理を実行させる。切断部は、制御部の異常が検知されかつ制御部によって第1処理が実行されない場合、ハードウェアと制御部との接続を切断する。診断部は、ハードウェアと制御部との接続が切断された場合、ハードウェアの異常を検知する第2処理を実行する。処理部は、第2処理の結果を第2記憶部に記録する第3処理を実行する。
図1は、第1の実施形態にかかるコントローラの機能構成の一例を示すブロック図である。 図2は、第1の実施形態にかかるコントローラが有するログ記録用不揮発性メモリの構成の一例を示す図である。 図3は、第1の実施形態にかかるコントローラにおける第1ログ記録処理の流れの一例を示すフローチャートである。 図4は、第1の実施形態にかかるコントローラにおけるハードウェア診断処理および第2ログ記録処理の流れの一例を示すフローチャートである。 図5は、第2の実施形態にかかるコントローラの機能構成の一例を示すブロック図である。
以下、添付の図面を用いて、本実施形態にかかる情報処理装置について説明する。以下の説明では、本実施形態にかかる情報処理装置を、プラントの制御対象機器(例えば、バルブ、モータなど)を制御するコントローラ(制御装置)に適用した例について説明するが、ハードウェアを制御するCPU(Central Processing Unit)等の制御部を備える装置であれば、コントローラ以外の装置にも適用することが可能である。
(第1の実施形態)
図1は、第1の実施形態にかかるコントローラの機能構成の一例を示すブロック図である。図1に示すように、本実施形態にかかるコントローラは、CPU10と、ハードウェアデバイス11と、第1リセット回路12と、ウォッチドックタイマ13と、ゲート回路14と、ハードウェア診断回路15と、ログ記録回路16と、起動ボタン17と、を有している。
起動ボタン17は、コントローラのオペレータによって押下されると、後述する第1リセット回路12に対して、コントローラの起動を指示する起動信号を出力する。第1リセット回路12(第1リセット部の一例)は、起動ボタン17がオペレータによって押下されて、起動信号が入力されると、CPU10およびハードウェアデバイス11に対して、起動処理の実行する指示するリセット信号(第1リセット信号の一例)を出力する。
ハードウェアデバイス11は、動作用メモリ11a、プログラム格納用不揮発性メモリ11b、ログ記録用不揮発性メモリ11c、イーサネット(登録商標)インタフェースIC11d等の複数のハードウェアを含む(以下、動作用メモリ11a、プログラム格納用不揮発性メモリ11b、ログ記録用不揮発性メモリ11c、イーサネットインタフェースIC11dを区別する必要がない場合には、単に、ハードウェアと記載する)。ハードウェアデバイス11が有するハードウェアは、第1リセット回路12からリセット信号が入力されると、起動処理を実行する。
動作用メモリ11aは、CPU10が各種プログラムを実行する際の作業領域として使用される。本実施形態では、動作用メモリ11aは、当該動作用メモリ11aのハードウェア診断処理に用いる予め設定された値(以下、固定値と言う)を記憶する。ここで、ハードウェア診断処理(第2処理の一例)は、ハードウェアの異常を検知する処理である。プログラム格納用不揮発性メモリ11bは、CPU10が実行する各種プログラムおよび固定値等を記憶する。ログ記録用不揮発性メモリ11c(記憶部の一例)は、CPU10による各種処理の実行結果、後述するハードウェア診断回路15によるハードウェア診断処理の結果、および固定値を記憶する。本実施形態では、動作用メモリ11a、プログラム格納用不揮発性メモリ11bおよびログ記録用不揮発性メモリ11cが記憶する固定値は、同じ値であっても良いし、異なる値であっても良い。
図2は、第1の実施形態にかかるコントローラが有するログ記録用不揮発性メモリの構成の一例を示す図である。図2に示すように、本実施形態では、ログ記録用不揮発性メモリ11cは、通常使用領域M1と、第1ログ記録領域M2、第2ログ記録領域M3、第3ログ記録領域M4、第4ログ記録領域M5、固定値記憶領域M6と、を有している。通常使用領域M1は、コントローラにおいて異常が発生していない場合に、コントローラ内で実行された各種処理のログが記録される。
第1ログ記録領域M2は、プログラム格納用不揮発性メモリ11bに対するハードウェア診断処理の結果を記録する。第2ログ記録領域M3は、動作用メモリ11aに対するハードウェア診断処理の結果を記録する。第3ログ記録領域M4は、ログ記録用不揮発性メモリ11cに対するハードウェア診断処理の結果を記録する。第4ログ記録領域M5は、イーサネットインタフェースIC11dに対するハードウェア診断処理の結果を記録する。固定値記憶領域M6は、固定値が記憶された領域である。
図1に戻り、イーサネットインタフェースIC11dは、イーサネット規格に従った外部装置の通信を司る通信インタフェースである。本実施形態では、ハードウェアデバイス11は、複数のハードウェアを有しているが、少なくとも1つのハードウェアを有するものであれば、これに限定するものではない。
CPU10は、コントローラ全体を制御する制御部の一例である。CPU10は、ハードウェアデバイス11が有する各ハードウェアと通信可能に接続されている。本実施形態では、CPU10は、データバスB1を介してハードウェアと接続され、当該データバスB1を介してハードウェアと各種情報をやりとりする。また、CPU10は、アドレスバスB2を介して、動作用メモリ11a、プログラム格納用不揮発性メモリ11bおよびログ記録用不揮発性メモリ11c等のメモリと接続され、アドレスバスB2を介して、メモリに対して、アクセスする記憶領域のアドレスを通知する。
また、CPU10は、第1リセット回路12から入力されるリセット信号に応じて、起動する起動処理を実行し、その後、ハードウェアの制御を開始する。また、CPU10は、後述するウォッチドックタイマ13から割り込み信号S1が入力されると、ハードウェアの異常を検知し、ハードウェアの異常の検知結果をログ記録用不揮発性メモリ11c(第1記憶部の一例)に記録する第1ログ記録処理(第1処理の一例)を実行する。
本実施形態では、CPU10は、割り込み信号S1が入力されると、データバスB1を介してハードウェアにアクセス信号S2を出力して、ハードウェアから固定値を読み出す処理を実行する。そして、CPU10は、ハードウェアから固定値を読み出せた場合、ハードウェアの異常が検知されなかったと判断して、ログ記録用不揮発性メモリ11cに対してフラグを記録する。一方、CPU10は、ハードウェアから固定値が読み出せなかった場合(若しくは、正しい固定値が読み出されなかった場合)、ハードウェアの異常が検知されたと判断して、ログ記録用不揮発性メモリ11cに対してフラグの記録を行わない。これにより、CPU10は、ハードウェアの異常を検知しかつ異常の検知結果を記録する第1ログ記録処理を実行する。
本実施形態では、CPU10は、ログ記録用不揮発性メモリ11cに対してフラグを記録するか否かによって、ハードウェアの異常の検知結果をログ記録用不揮発性メモリ11cに記録しているが、これに限定するものではなく、ハードウェアに異常が検知されたこと若しくはハードウェアに異常が検知されなかったことを示すログをログ記録用不揮発性メモリ11cに記録することにより、ハードウェアの異常の検知結果を記録しても良い。
また、本実施形態では、CPU11は、予め設定された時間毎に、後述するウォッチドックタイマ13に対して、自身が正常に動作していることを通知する第1信号を出力する。
ウォッチドックタイマ13(検知部の一例)は、CPU10の異常を検知する処理を実行し、かつCPU10の異常を検知した場合に、CPU10に対して割り込み信号を出力することにより、当該CPU10に第1ログ記録処理を実行させる。本実施形態では、ウォッチドックタイマ13は、CPU10から最後に第1信号を受信してから、予め設定された時間経過しても新たな第1信号を受信しなかった場合に、CPU10において異常が発生したと判断し、CPU10、ゲート回路14およびハードウェア診断回路16に対して、割り込み信号S1を出力する。
ゲート回路14(切断部の一例)は、ウォッチドックタイマ13から割り込み信号S1が入力され、かつデータバスB1を介してCPU10からハードウェアに対してアクセス信号S2が出力されていない場合(すなわち、CPU10によって第1ログ記録処理が実行されない場合)、データバスB1およびアドレスバスB2を介したCPU10とハードウェアとの通信を禁止する。これにより、ゲート回路14は、CPU10とハードウェアとの接続を切断する。また、ゲート回路14は、CPU10とハードウェアとの接続を切断すると、CPU10とハードウェアとの接続を切断したことを通知するゲート閉信号S3を、ハードウェア診断回路15に対して出力する。
ハードウェア診断回路15(診断部の一例)は、ゲート回路14からゲート閉信号S3が入力されると(すなわち、CPU10とハードウェアとの接続が切断されると)、ハードウェアに対してハードウェア診断処理を実行する。また、ハードウェア診断回路15は、全てのハードウェアのハードウェア診断処理が終了すると、コントローラの動作を終了させる。
ログ記録回路16(処理部の一例)は、ハードウェア診断回路15により実行されたハードウェア診断処理の結果をログ記録用不揮発性メモリ11c(第2記憶部の一例)に記録する第2ログ記録処理(第3処理の一例)を実行する。これにより、第1リセット回路12からCPU10に入力されるリセット信号に対するノイズの重畳等によって、CPU10が動作しなくなってコントローラに異常が発生した場合でも、ハードウェア診断処理の結果を記録することができるので、CPU10に異常が発生した場合でも、ログ記録用不揮発性メモリ11cに記憶された情報を確認することで、コントローラ内で発生した異常の原因を特定できる。
ここで、本実施形態にかかるコントローラにおけるハードウェア診断処理および第2ログ記録処理の具体例について説明する。本実施形態では、ハードウェア診断回路15は、ゲート回路14からゲート閉信号S3が入力されると、まず、ログ記録用不揮発性メモリ11cのハードウェア診断処理を実行する。具体的には、ハードウェア診断回路15は、ログ記録用不揮発性メモリ11cの固定値記憶領域M6にアクセスして、当該固定値記憶領域M6から固定値の読み出し処理を実行する。ハードウェア診断回路15は、固定値記憶領域M6から固定値を読み出すことができた場合、ログ記録用不揮発性メモリ11cに異常が検知されなかったと判断して、ログ記録回路16に対してログ記録開始信号S4を出力する。一方、ハードウェア診断回路15は、固定値記憶領域M6から固定値を読み出すことができなかった場合(若しくは、正しい固定値が読み出されなかった場合)、ログ記録用不揮発性メモリ11cの異常が検知されたと判断して、ログ記録回路16に対してログ記録禁止信号を出力する。
ログ記録回路16は、ログ記録開始信号S4が入力された場合、ログ記録用不揮発性メモリ11cの第3ログ記憶領域M4にフラグを記録する。また、ログ記録回路16は、ログ記録禁止信号が入力された場合、ログ記録用不揮発性メモリ11cに対するフラグの記録を行わない。ログ記録回路16は、ログ記録用不揮発性メモリ11cに対するフラグの記録が終了すると若しくはログ記録禁止信号が入力された場合、ハードウェア診断回路15に対して、第2ログ記録処理が終了したことを示すログ記録終了信号S5を出力する。
ハードウェア診断回路15は、ログ記録終了信号S5が入力されると、次に、動作用メモリ11aのハードウェア診断処理を実行する。具体的には、ハードウェア診断回路15は、動作用メモリ11aにアクセスして、当該動作用メモリ11aから固定値の読み出し処理を実行する。ハードウェア診断回路15は、動作用メモリ11aから固定値を読み出すことができた場合、動作用メモリ11aに異常が検知されなかったと判断して、ログ記録回路16に対してログ記録開始信号S4を出力する。一方、ハードウェア診断回路15は、動作用メモリ11aから固定値を読み出すことができなかった場合(若しくは、正しい固定値が読み出されなかった場合)、動作用メモリ11aに異常が検知されたと判断して、ログ記録回路16に対してログ記録禁止信号を出力する。
ログ記録回路16は、ログ記録開始信号S4が入力された場合、ログ記録用不揮発性メモリ11cの第2ログ記憶領域M3にフラグを記録する。また、ログ記録回路16は、ログ記録禁止信号が入力された場合、ログ記録用不揮発性メモリ11cに対するフラグの記録を行わない。ログ記録回路16は、ログ記録用不揮発性メモリ11cに対するフラグの記録が終了すると若しくはログ記録禁止信号が入力された場合、ハードウェア診断回路15に対して、ログ記録終了信号S5を出力する。
ハードウェア診断回路15は、ログ記録終了信号S5が入力されると、次に、プログラム格納用不揮発性メモリ11bのハードウェア診断処理を実行する。具体的には、ハードウェア診断回路15は、プログラム格納用不揮発性メモリ11bにアクセスして、当該プログラム格納用不揮発性メモリ11bから固定値の読み出し処理を実行する。ハードウェア診断回路15は、プログラム格納用不揮発性メモリ11bから固定値を読み出すことができた場合、プログラム格納用不揮発性メモリ11bに異常が検知されなかったと判断して、ログ記録回路16に対してログ記録開始信号S4を出力する。一方、ハードウェア診断回路15は、プログラム格納用不揮発性メモリ11bから固定値を読み出すことができなかった場合(若しくは、正しい固定値が読み出されなかった場合)、プログラム格納用不揮発性メモリ11bに異常が検知されたと判断して、ログ記録回路16に対してログ記録禁止信号を出力する。
ログ記録回路16は、ログ記録開始信号S4が入力された場合、ログ記録用不揮発性メモリ11cの第1ログ記憶領域M2にフラグを記録する。また、ログ記録回路16は、ログ記録禁止信号が入力された場合、ログ記録用不揮発性メモリ11cに対するフラグの記録を行わない。ログ記録回路16は、ログ記録用不揮発性メモリ11cに対するフラグの記録が終了すると若しくはログ記録禁止信号が入力された場合、ハードウェア診断回路15に対して、ログ記録終了信号S5を出力する。
ハードウェア診断回路15は、ログ記録終了信号S5が入力されると、次に、イーサネットインタフェースIC11dのハードウェア診断処理を実行する。具体的には、ハードウェア診断回路15は、イーサネットインタフェースIC11dを介して外部装置にアクセスして、当該外部装置から固定値の読み出し処理を実行する。ハードウェア診断回路15は、外部装置から固定値を読み出すことができた場合、イーサネットインタフェースIC11dに異常が検知されなかったと判断して、ログ記録回路16に対してログ記録開始信号S4を出力する。一方、ハードウェア診断回路15は、外部装置から固定値を読み出すことができなかった場合(若しくは、正しい固定値が読み出されなかった場合)、イーサネットインタフェースIC11dに異常が検知されたと判断して、ログ記録回路16に対してログ記録禁止信号を出力する。
ログ記録回路16は、ログ記録開始信号S4が入力された場合、ログ記録用不揮発性メモリ11cの第4ログ記憶領域M5にフラグを記録する。また、ログ記録回路16は、ログ記録禁止信号が入力された場合、ログ記録用不揮発性メモリ11cに対するフラグの記録を行わない。ログ記録回路16は、ログ記録用不揮発性メモリ11cに対するフラグの記録が終了すると若しくはログ記録禁止信号が入力された場合、ハードウェア診断回路15に対して、ログ記録終了信号S5を出力する。ハードウェア診断回路15は、全てのハードウェアのハードウェア診断処理が終了した場合、コントローラの動作を終了させる。
その後、コントローラのオペレータは、当該コントローラが終了しているため、起動ボタン17を押下する。これにより、第1リセット回路12がCPU10にリセット信号を出力すると、CPU10は、コントローラの再起動処理を実行する。そして、CPU10は、再起動後に、ログ記録用不揮発性メモリ11cの第1ログ記録領域M2、第2ログ記録領域M3、第3ログ記録領域M4および第4ログ記録領域M5にアクセスし、各記録領域にフラグが記録されているか否かを判断することによって、ハードウェアに異常があるか否かを検知することができる。また、ハードウェアに異常が無いことを検知した場合には、CPU10の異常によりコントローラが終了したことを検知することができる。
本実施形態では、ハードウェア診断回路15は、ログ記録用不揮発性メモリ11c、動作用メモリ11a、プログラム格納用不揮発性メモリ11b、イーサネットインタフェース11dの順に、各ハードウェアに対するハードウェア診断処理を実行しているが、これに限定するものではなく、上記の順と異なる順に、各ハードウェアに対するハードウェア診断処理を実行しても良い。
また、本実施形態では、ログ記録回路16は、ログ記録用不揮発性メモリ11cにフラグを記録するか否かによって、ハードウェア診断処理の結果を記録しているが、これに限定するものではなく、例えば、ハードウェア診断処理の結果を示すログをログ記録用不揮発性メモリ11cに記録しても良い。
また、本実施形態では、第1ログ記録処理によるハードウェアの異常の検知結果およびハードウェア診断処理の結果を同じ記憶部(ログ記録用不揮発性メモリ11c)に記録しているが、第1ログ記録処理によるハードウェアの異常の検知結果およびハードウェア診断処理の結果それぞれを異なる記憶部に記録しても良い。
さらに、本実施形態では、第1ログ記録処理によるハードウェアの異常の検知結果およびハードウェア診断処理の結果をコントローラ内の記憶部(ログ記録用不揮発性メモリ11c)に記録しているが、第1ログ記録処理によるハードウェアの異常の検知結果およびハードウェア診断処理の結果を、コントローラの外部の記憶部に記録しても良い。
次に、図3を用いて、本実施形態にかかるコントローラにおける第1ログ記録処理について説明する。図3は、第1の実施形態にかかるコントローラにおける第1ログ記録処理の流れの一例を示すフローチャートである。
本実施形態では、CPU10は、第1リセット回路12からリセット信号が入力されると、起動処理を実行して、ハードウェアの制御を開始する。その後、CPU10は、ウォッチドックタイマ13から割り込み信号S1が入力されたか否かを判断する(ステップS301)。
ウォッチドックタイマ13から割り込み信号S1が入力されていないと判断した場合(ステップS301:No)、CPU10は、ハードウェアの制御を継続する。一方、ウォッチドックタイマ13から割り込み信号S1が入力されたと判断した場合(ステップS301:Yes)、CPU10は、第1ログ記録処理を実行する(ステップS302)。その後、CPU10は、コントローラの動作を終了させる。
次に、図4を用いて、本実施形態にかかるコントローラにおけるハードウェア診断処理および第2ログ記録処理の流れについて説明する。図4は、第1の実施形態にかかるコントローラにおけるハードウェア診断処理および第2ログ記録処理の流れの一例を示すフローチャートである。
本実施形態では、ゲート回路14は、CPU10によるハードウェアの制御が開始されると、ウォッチドックタイマ13から割り込み信号S1が入力されたか否かを判断する(ステップS401)。ウォッチドックタイマ13から割り込み信号S1が入力されていない場合(ステップS401:No)、ゲート回路14は、ステップS401に戻り、再度、割り込み信号S1が入力されたか否かを判断する。
一方、ウォッチドックタイマ13から割り込み信号S1が入力された場合(ステップS401:Yes)、ゲート回路14は、CPU10からアクセス信号S2が入力されているか否か(すなわち、CPU10による第1ログ記録処理が実行されているか否か)を判断する(ステップS402)。CPU10からアクセス信号S2が入力されている場合(ステップS402:Yes)、CPU10では異常は発生しておらず、CPU10が第1ログ記録処理を行っているため、ゲート回路14は、ステップS401に戻り、再度、割り込み信号S1が入力されたか否かを判断する。
一方、CPU10からアクセス信号S2が入力されていない場合(ステップS402:No)、ゲート回路14は、データバスB1およびアドレスバスB2を介したCPU10とハードウェアの通信を禁止して、CPU10とハードウェアとの接続を切断し(ステップS403)、かつハードウェア診断回路15に対してゲート閉信号S3を出力する。
ハードウェア診断回路15は、ゲート回路14からゲート閉信号S3が入力されると、予め設定された順に、各ハードウェアのハードウェア診断処理を実行する(ステップS404)。そして、ログ記録回路16は、一つのハードウェアのハードウェア診断処理が実行される毎に、実行されたハードウェア診断処理の結果をログ記録用不揮発性メモリ11cに記録する第2ログ記録処理を実行する(ステップS405)。ハードウェア診断回路15およびログ記録回路16は、全てのハードウェアのハードウェア診断処理が終了するまで(ステップS406:No)、ステップS404およびステップS405に示す処理を繰り返す。ハードウェア診断回路15は、全てのハードウェア診断処理が終了すると(ステップS406:Yes)、コントローラの動作を終了させる(ステップS407)。
このように、第1の実施形態にかかるコントローラによれば、CPU10に異常が発生した場合でも、ログ記録用不揮発性メモリ11cに記憶された情報を確認することで、コントローラ内で発生した異常の原因を特定できる。
(第2の実施形態)
本実施形態は、CPU以外のハードウェアに異常が無い場合に、ハードウェアを再起動させて、コントローラの稼働率を高める例である。以下の説明では、第1の実施形態と同様の箇所については説明を省略する。
図5は、第2の実施形態にかかるコントローラの機能構成の一例を示すブロック図である。図5に示すように、本実施形態にかかるコントローラは、CPU10と、ハードウェアデバイス11、第1リセット回路12と、ウォッチドックタイマ13と、ゲート回路14と、ハードウェア診断回路501と、ログ記録回路502と、再起動回路503と、第2リセット回路504と、を有している。
第2リセット回路504(リセット部の一例)は、後述する再起動回路503から起動信号S8が入力されると、コントローラが有するCPU10以外のハードウェア(動作用メモリ11a、プログラム格納用不揮発性メモリ11b、ログ記録用不揮発性メモリ11c、イーサネットインタフェースIC11dなど)に対して、起動処理の実行を指示するリセット信号を出力する。また、本実施形態では、第1リセット回路12は、後述する再起動回路503から起動信号S8が入力されると、CPU10に対して、起動処理の実行を指示するリセット信号を出力する。
ログ記録回路502は、第2ログ記録処理を実行する毎に、ハードウェア診断処理の結果を示す再起動確認信号S6を再起動回路503に出力する。また、ハードウェア診断回路501は、全てのハードウェアに対するハードウェア診断処理が終了すると、ハードウェア診断処理が終了したことを示すハードウェア診断処理終了信号S7を、再起動回路503に出力する。
再起動回路503(再起動部の一例)は、ログ記録回路502から再起動確認信号S6が入力されると、当該再起動確認信号S6に基づいて、ハードウェアに異常が検知されたか否かを判断する。その後、再起動回路503は、ハードウェア診断回路501からハードウェア診断処理終了信号S7が入力されかつハードウェアに異常が検知されていないと判断した場合、第1リセット回路12および第2リセット回路504に対して起動信号S8を出力して、CPU10およびハードウェアを再起動させる。すなわち、再起動回路503は、ハードウェアに異常が検知されていないと判断した場合、第1リセット回路12および第2リセット回路504を制御して、CPU10およびハードウェアを再起動させる。これにより、CPU10に異常が発生した場合でも、ハードウェアを再起動させることができるので、コントローラの稼働率を高めることができる。
一方、再起動回路503は、ハードウェアに異常が検知されたと判断した場合には、起動信号S8の出力を行わない。すなわち、再起動回路503は、ハードウェアに異常が検知されなかった場合にのみ、第1リセット回路12および第2リセット回路504を制御して、CPU10およびハードウェアを再起動させる。本実施形態では、再起動回路503は、ハードウェアに異常が検知されなかった場合、第1リセット回路12および第2リセット回路504を制御して、CPU10およびハードウェアの両方を再起動させているが、少なくともハードウェアを再起動させるものであれば、これに限定するものではない。例えば、再起動回路503は、ハードウェアに異常が検知されなかったと判断した場合、第2リセット回路504のみにリセット信号を出力して、CPU10以外のハードウェアのみを再起動させる。
このように、第2の実施形態のコントローラによれば、CPU10以外のハードウェアの稼働率を高めることができる。
以上説明したとおり、第1,2の実施形態によれば、CPU10に異常が発生した場合でも、ログ記録用不揮発性メモリ11cに記憶された情報を確認することで、コントローラ内で発生した異常の原因を特定できる。
本実施形態では、第1,2の実施形態にかかるコントローラが有する第1リセット回路12、ウォッチドックタイマ13、ゲート回路14、ハードウェア診断回路15,501、ログ記録回路16,502、再起動回路503および第2リセット回路504は、LSI(Large Scale Integration)等の集積回路によって実現されるが、これに限定するものではなく、例えば、CPU10以外の他のCPUが、記憶装置に記憶されたプログラムを実行することによって、第1リセット回路12、ウォッチドックタイマ13、ゲート回路14、ハードウェア診断回路15,501、ログ記録回路16,502、再起動回路503および第2リセット回路504を実現することも可能である。
なお、本実施形態のコントローラで実行されるプログラムは、ROM(Read Only Memory)等に予め組み込まれて提供される。また、本実施形態のコントローラで実行されるプログラムは、インストール可能な形式又は実行可能な形式のファイルでCD−ROM、フレキシブルディスク(FD)、CD−R、DVD(Digital Versatile Disk)等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成してもよい。
さらに、本実施形態のコントローラで実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、本実施形態のコントローラで実行されるプログラムをインターネット等のネットワーク経由で提供または配布するように構成しても良い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10 CPU
11 ハードウェアデバイス
11a 動作用メモリ
11b プログラム格納用不揮発性メモリ
11c ログ記録用不揮発性メモリ
11d イーサネットインタフェースIC
12 第1リセット回路
13 ウォッチドックタイマ
14 ゲート回路
15,501 ハードウェア診断回路
16,502 ログ記録回路
17 起動ボタン
503 再起動回路
504 第2リセット回路

Claims (2)

  1. ハードウェアと、
    前記ハードウェアと通信可能に接続され、入力された第1リセット信号に応じて起動する起動処理と、前記ハードウェアの異常を検知しかつ前記ハードウェアの異常の検知結果を第1記憶部に記録する第1処理とを実行する制御部と、
    前記制御部の異常を検知する処理を実行し、前記制御部の異常を検知した場合、前記制御部に前記第1処理を実行させる検知部と、
    前記制御部の異常が検知されかつ前記制御部によって前記第1処理が実行されない場合、前記ハードウェアと前記制御部との接続を切断する切断部と、
    前記ハードウェアと前記制御部との接続が切断された場合、前記ハードウェアの異常を検知する第2処理を実行する診断部と、
    前記第2処理の結果を第2記憶部に記録する第3処理を実行する処理部と、
    を備えた情報処理装置。
  2. 前記ハードウェアを再起動させるリセット部と、
    前記第2処理によって前記ハードウェアの異常が検知されなかった場合、前記リセット部を制御して前記ハードウェアを再起動させる再起動部と、
    をさらに備えた請求項1に記載の情報処理装置。
JP2015060035A 2015-03-23 2015-03-23 情報処理装置 Pending JP2016181055A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015060035A JP2016181055A (ja) 2015-03-23 2015-03-23 情報処理装置
US15/558,075 US20180081762A1 (en) 2015-03-23 2015-12-18 Information processing device
PCT/JP2015/085556 WO2016151964A1 (ja) 2015-03-23 2015-12-18 情報処理装置
CN201580062051.XA CN107111542A (zh) 2015-03-23 2015-12-18 信息处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015060035A JP2016181055A (ja) 2015-03-23 2015-03-23 情報処理装置

Publications (1)

Publication Number Publication Date
JP2016181055A true JP2016181055A (ja) 2016-10-13

Family

ID=56977154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015060035A Pending JP2016181055A (ja) 2015-03-23 2015-03-23 情報処理装置

Country Status (4)

Country Link
US (1) US20180081762A1 (ja)
JP (1) JP2016181055A (ja)
CN (1) CN107111542A (ja)
WO (1) WO2016151964A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017061028A1 (ja) * 2015-10-09 2017-04-13 株式会社日立製作所 異常検知装置
JP6919597B2 (ja) * 2018-03-01 2021-08-18 オムロン株式会社 コンピュータおよびその制御方法
DE112020007086T5 (de) * 2020-11-26 2023-02-16 Mitsubishi Electric Corporation Numerische Steuerung und Vorrichtung zur Erfassung von Ortsveränderungen
KR20230089448A (ko) * 2021-12-13 2023-06-20 현대자동차주식회사 차량용 임베디드 제어기의 리셋 원인 결정 방법 및 그 방법이 적용된 차량용 임베디드 제어기

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128632A (en) * 1991-05-16 1992-07-07 Motorola, Inc. Adaptive lock time controller for a frequency synthesizer and method therefor
JPH0594336A (ja) * 1991-10-02 1993-04-16 Hitachi Ltd デイスプレイ装置
GB2336455B (en) * 1998-04-16 2001-08-15 Apollo Fire Detectors Ltd Detecting device and an alarm system
JP2001129776A (ja) * 1999-11-05 2001-05-15 Fanuc Ltd センサを使った検出線に対する追従装置
US6577899B2 (en) * 2000-01-21 2003-06-10 Medtronic Minimed, Inc. Microprocessor controlled ambulatory medical apparatus with hand held communication device
JP3515775B1 (ja) * 2002-08-20 2004-04-05 沖電気工業株式会社 垂直同期検出回路
US7389144B1 (en) * 2003-11-07 2008-06-17 Flint Hills Scientific Llc Medical device failure detection and warning system
JP4836732B2 (ja) * 2006-09-27 2011-12-14 富士通株式会社 情報処理装置
CN101206599B (zh) * 2006-12-19 2011-04-06 深圳市顶星数码网络技术有限公司 计算机主板设备诊断和隔离方法
CN101779172B (zh) * 2007-07-17 2013-03-06 约翰逊控制技术公司 带重置控制的极值搜索控制
KR20140105584A (ko) * 2009-10-15 2014-09-01 가부시키가이샤 엘이테크 마이크로 컴퓨터 및 그 동작 방법
EP2555115A4 (en) * 2010-03-30 2013-12-04 L E Tech Co Ltd DEVICE AND METHOD FOR INFORMATION RESTORATION IN A MAIN STORAGE DEVICE
JP5533777B2 (ja) * 2011-04-27 2014-06-25 株式会社デンソー プログラム群
CN102750212B (zh) * 2012-06-13 2016-01-06 长园深瑞继保自动化有限公司 嵌入式系统故障诊断方法和设有故障诊断的嵌入式系统
US9423843B2 (en) * 2012-09-21 2016-08-23 Atmel Corporation Processor maintaining reset-state after reset signal is suspended
JP2015153075A (ja) * 2014-02-13 2015-08-24 富士通株式会社 伝送装置および制御ユニット

Also Published As

Publication number Publication date
WO2016151964A1 (ja) 2016-09-29
US20180081762A1 (en) 2018-03-22
CN107111542A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
CN105843741B (zh) 应用程序的信息处理方法和装置
WO2016151964A1 (ja) 情報処理装置
TWI470420B (zh) 除錯方法及電腦系統
CN106775610B (zh) 一种电子设备启动方法及一种电子设备
WO2015103917A1 (zh) 无线路由设备管理方法和装置
WO2016206514A1 (zh) 启动处理方法及装置
CN107590016B (zh) 掉电重启识别方法及装置
US20210124655A1 (en) Dynamic Configurable Microcontroller Recovery
TW201716999A (zh) 開機檢查方法及電腦系統
JP5495310B2 (ja) 情報処理装置、障害解析方法及び障害解析プログラム
JP2017078998A (ja) 情報処理装置およびログ管理方法、並びにコンピュータ・プログラム
JP4635993B2 (ja) 起動診断方式、起動診断方法およびプログラム
JP7063445B2 (ja) 障害情報処理プログラム、コンピュータ、障害通知方法、コンピュータシステム
CN106130815B (zh) 板级测试方法及装置
JP6835423B1 (ja) 情報処理システム及びその初期化方法
TW201500911A (zh) 除錯裝置及除錯方法
JP2012212415A (ja) 無線基地局装置
CN111400113A (zh) 一种计算机系统的整机自检方法、装置及系统
JP6309919B2 (ja) データ取得機能を有する数値制御装置
JP6232877B2 (ja) 情報処理装置、情報処理方法及びプログラム
TW201508768A (zh) 電子設備
CN108415788B (zh) 用于对无响应处理电路作出响应的数据处理设备和方法
JP5645262B2 (ja) 情報処理装置
JP6744448B2 (ja) 情報処理装置、情報処理システム、故障検出方法、及びそのためのプログラム
JP2009123108A (ja) 情報処理装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912