JP3515775B1 - 垂直同期検出回路 - Google Patents
垂直同期検出回路Info
- Publication number
- JP3515775B1 JP3515775B1 JP2002239755A JP2002239755A JP3515775B1 JP 3515775 B1 JP3515775 B1 JP 3515775B1 JP 2002239755 A JP2002239755 A JP 2002239755A JP 2002239755 A JP2002239755 A JP 2002239755A JP 3515775 B1 JP3515775 B1 JP 3515775B1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- count value
- comparison
- timing
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
【要約】
【課題】 雑音の多い合成映像信号からでも、確実に垂
直同期パルスを検出できる垂直同期検出回路を提供す
る。 【解決手段】 合成映像信号ＳＩＧは、クロック信号Ｃ
ＬＫに従ってＡＤＣ１０でディジタルの入力信号ＩＮに
変換される。入力信号ＩＮは、平均算出部３０Ａにおい
て垂直同期パルスの同期レベルに対応する期間（例え
ば、３５０画素）のレベルの平均値ＡＶが算出され、比
較器４０で所定の閾値レベルＴＨと比較される。そし
て、３５０画素毎に比較器４０の比較結果が、検出信号
ＤＥＴとしてＡＮＤ５０から出力される。このように、
同期パルスのほぼ同期レベル期間に対応する長期間の平
均値ＡＶを算出することにより、雑音の影響が抑制され
確実に垂直同期パルスを検出することができる。
直同期パルスを検出できる垂直同期検出回路を提供す
る。 【解決手段】 合成映像信号ＳＩＧは、クロック信号Ｃ
ＬＫに従ってＡＤＣ１０でディジタルの入力信号ＩＮに
変換される。入力信号ＩＮは、平均算出部３０Ａにおい
て垂直同期パルスの同期レベルに対応する期間（例え
ば、３５０画素）のレベルの平均値ＡＶが算出され、比
較器４０で所定の閾値レベルＴＨと比較される。そし
て、３５０画素毎に比較器４０の比較結果が、検出信号
ＤＥＴとしてＡＮＤ５０から出力される。このように、
同期パルスのほぼ同期レベル期間に対応する長期間の平
均値ＡＶを算出することにより、雑音の影響が抑制され
確実に垂直同期パルスを検出することができる。
Description
【０００１】
【０００２】本発明は、合成映像信号からディジタル映
像信号を生成するディジタルビデオ・デコーダにおい
て、ディジタル化された入力信号から垂直同期パルスを
検出する垂直同期検出回路に関するものである。
像信号を生成するディジタルビデオ・デコーダにおい
て、ディジタル化された入力信号から垂直同期パルスを
検出する垂直同期検出回路に関するものである。
【０００３】
【０００４】図２は、ＮＴＳＣ（National Television
System Committee）方式の合成映像信号における垂直同
期パルスの信号波形図である。
System Committee）方式の合成映像信号における垂直同
期パルスの信号波形図である。
【０００５】図２に示すように、垂直帰線消去期間の最
初の３水平走査期間（３Ｈ）は、水平同期周波数（約１
５．７５ｋＨｚ）の２倍の周波数の等化パルスが連続
し、この等化パルスの後に同じく水平同期周波数の２倍
の周波数で狭い幅の正の切り込みパルスを有する垂直同
期パルスが３水平走査期間続く。更に、垂直同期パルス
の後には、等化パルス等が所定の時間だけ連続してい
る。垂直同期パルスにおいて、切り込みパルス区間は黒
レベルよりも低い帰線消去レベルとなっており、それ以
外の区間はこの帰線消去レベルよりも更に低い同期レベ
ルとなっている。
初の３水平走査期間（３Ｈ）は、水平同期周波数（約１
５．７５ｋＨｚ）の２倍の周波数の等化パルスが連続
し、この等化パルスの後に同じく水平同期周波数の２倍
の周波数で狭い幅の正の切り込みパルスを有する垂直同
期パルスが３水平走査期間続く。更に、垂直同期パルス
の後には、等化パルス等が所定の時間だけ連続してい
る。垂直同期パルスにおいて、切り込みパルス区間は黒
レベルよりも低い帰線消去レベルとなっており、それ以
外の区間はこの帰線消去レベルよりも更に低い同期レベ
ルとなっている。
【０００６】ディジタルビデオ・デコーダでは、合成映
像信号をサンプリングしてディジタル値の画素に変換し
た後、垂直水平同期信号の検出や、輝度信号及びカラー
信号等の抽出が行われる。サンプリング用のクロック信
号の周波数を、例えば１３．５ＭＨｚにすると、１ライ
ンは約８５８画素となる。また、切り込みパルスの幅は
約４．７μｓであるので、この切り込みパルスは６４画
素分に相当し、同期レベルの区間は３６５画素分に相当
する。このように合成映像信号をディジタル化した場
合、垂直同期パルス以外に同期レベルが３６５画素分連
続することはないので、これを利用して垂直同期パルス
を検出することができる。
像信号をサンプリングしてディジタル値の画素に変換し
た後、垂直水平同期信号の検出や、輝度信号及びカラー
信号等の抽出が行われる。サンプリング用のクロック信
号の周波数を、例えば１３．５ＭＨｚにすると、１ライ
ンは約８５８画素となる。また、切り込みパルスの幅は
約４．７μｓであるので、この切り込みパルスは６４画
素分に相当し、同期レベルの区間は３６５画素分に相当
する。このように合成映像信号をディジタル化した場
合、垂直同期パルス以外に同期レベルが３６５画素分連
続することはないので、これを利用して垂直同期パルス
を検出することができる。
【０００７】図３は、従来の垂直同期検出回路の一例を
示す構成図である。
示す構成図である。
【０００８】この垂直同期検出回路は、比較器（ＣＭ
Ｐ）１、変化検出部２、検出カウンタ３及び保護カウン
タ４で構成されている。
Ｐ）１、変化検出部２、検出カウンタ３及び保護カウン
タ４で構成されている。
【０００９】比較器１は、例えば１３．５ＭＨｚのクロ
ック信号ＣＬＫでサンプリングされてディジタル値に変
換された入力信号ＩＮを、帰線消去レベルと同期レベル
の間に設定された所定の閾値レベルＴＨと比較し、比較
結果の比較信号ＣＰを出力するものである。また、変化
検出部２は、入力信号ＩＮが閾値レベルＴＨよりも低下
したタイミングを検出し、変化信号ＣＮＧを出力するも
のである。比較信号ＣＰと変化信号ＣＮＧは、検出カウ
ンタ３に与えられるようになっている。
ック信号ＣＬＫでサンプリングされてディジタル値に変
換された入力信号ＩＮを、帰線消去レベルと同期レベル
の間に設定された所定の閾値レベルＴＨと比較し、比較
結果の比較信号ＣＰを出力するものである。また、変化
検出部２は、入力信号ＩＮが閾値レベルＴＨよりも低下
したタイミングを検出し、変化信号ＣＮＧを出力するも
のである。比較信号ＣＰと変化信号ＣＮＧは、検出カウ
ンタ３に与えられるようになっている。
【００１０】検出カウンタ３は、変化信号ＣＮＧに基づ
いてカウント動作を開始し、閾値レベルＴＨを下回る入
力信号ＩＮが連続する数をカウントし、そのカウント値
が一定数（例えば、３５０）に達したときに、検出信号
ＤＥＴを出力するものである。一方、保護カウンタ４
は、雑音による検出カウンタ３の誤動作を保護するもの
で、閾値レベルＴＨを上回る入力信号ＩＮの連続する数
をカウントし、このカウント値が一定数（例えば、１
５）を越えない限り、検出カウンタ３のカウント動作を
継続させるようになっている。
いてカウント動作を開始し、閾値レベルＴＨを下回る入
力信号ＩＮが連続する数をカウントし、そのカウント値
が一定数（例えば、３５０）に達したときに、検出信号
ＤＥＴを出力するものである。一方、保護カウンタ４
は、雑音による検出カウンタ３の誤動作を保護するもの
で、閾値レベルＴＨを上回る入力信号ＩＮの連続する数
をカウントし、このカウント値が一定数（例えば、１
５）を越えない限り、検出カウンタ３のカウント動作を
継続させるようになっている。
【００１１】この垂直同期検出回路では、ディジタル値
に変換された入力信号ＩＮが比較器１と変化検出部２に
入力される。入力信号ＩＮは、比較器１によって閾値レ
ベルＴＨと比較され、その結果の比較信号ＣＰが検出カ
ウンタ３と保護カウンタ４に与えられる。また入力信号
ＩＮは、変化検出部２によって閾値レベルＴＨを下回っ
たタイミングが検出され、変化信号ＣＮＧが検出カウン
タ４に与えられる。
に変換された入力信号ＩＮが比較器１と変化検出部２に
入力される。入力信号ＩＮは、比較器１によって閾値レ
ベルＴＨと比較され、その結果の比較信号ＣＰが検出カ
ウンタ３と保護カウンタ４に与えられる。また入力信号
ＩＮは、変化検出部２によって閾値レベルＴＨを下回っ
たタイミングが検出され、変化信号ＣＮＧが検出カウン
タ４に与えられる。
【００１２】これにより、入力信号ＩＮが閾値レベルＴ
Ｈを下回ったタイミングから、検出カウンタ３のカウン
ト動作が開始される。検出カウンタ３のカウント動作中
に、入力信号ＩＮが閾値レベルＴＨを上回った場合、保
護カウンタ４のカウント動作が行われる。保護カウンタ
４のカウント値が１５を越えない限り、検出カウンタ３
はリセットされずに、そのカウント動作が継続される。
そして、検出カウンタ３のカウント値が３５０に達する
と、入力信号ＩＮが垂直同期パルスであると判定され、
この検出カウンタ３から検出信号ＤＥＴが出力される。
Ｈを下回ったタイミングから、検出カウンタ３のカウン
ト動作が開始される。検出カウンタ３のカウント動作中
に、入力信号ＩＮが閾値レベルＴＨを上回った場合、保
護カウンタ４のカウント動作が行われる。保護カウンタ
４のカウント値が１５を越えない限り、検出カウンタ３
はリセットされずに、そのカウント動作が継続される。
そして、検出カウンタ３のカウント値が３５０に達する
と、入力信号ＩＮが垂直同期パルスであると判定され、
この検出カウンタ３から検出信号ＤＥＴが出力される。
【００１３】一方、入力信号ＩＮが閾値レベルＴＨを上
回る時間が長くなって、検出カウンタ３のカウント動作
中に、保護カウンタ４のカウント値が１５を越えると、
この検出カウンタ３がリセットされて、カウント動作が
停止される。一旦停止された検出カウンタ３は、入力信
号ＩＮが再度閾値レベルＴＨを下回るタイミングまで、
再起動されない。
回る時間が長くなって、検出カウンタ３のカウント動作
中に、保護カウンタ４のカウント値が１５を越えると、
この検出カウンタ３がリセットされて、カウント動作が
停止される。一旦停止された検出カウンタ３は、入力信
号ＩＮが再度閾値レベルＴＨを下回るタイミングまで、
再起動されない。
【００１４】このように、垂直同期パルスの期間に、雑
音によって入力信号ＩＮが瞬間的に閾値レベルを上回る
ことがあっても、その期間が一定時間以内であれば、検
出カウンタ３のカウント動作は、保護カウンタ４によっ
て保護されて継続される。従って、弱電界等によって合
成映像信号に雑音が入っていても、垂直同期パルスの検
出を行うことができる。
音によって入力信号ＩＮが瞬間的に閾値レベルを上回る
ことがあっても、その期間が一定時間以内であれば、検
出カウンタ３のカウント動作は、保護カウンタ４によっ
て保護されて継続される。従って、弱電界等によって合
成映像信号に雑音が入っていても、垂直同期パルスの検
出を行うことができる。
【００１５】
【００１６】しかしながら、従来の垂直同期検出回路で
は、次のような課題があった。
は、次のような課題があった。
【００１７】即ち、入力信号ＩＮの垂直同期パルス期間
に、所定の画素数（例えば、１５）を連続して越えるよ
うな雑音があると、検出カウンタ３が停止してしまい、
垂直同期パルスを検出することができない。
に、所定の画素数（例えば、１５）を連続して越えるよ
うな雑音があると、検出カウンタ３が停止してしまい、
垂直同期パルスを検出することができない。
【００１８】本発明は、前記従来技術が持っていた課題
を解決し、雑音の多い合成映像信号からでも、確実に垂
直同期パルスを検出することができる垂直同期検出回路
を提供するものである。
を解決し、雑音の多い合成映像信号からでも、確実に垂
直同期パルスを検出することができる垂直同期検出回路
を提供するものである。
【００１９】
【００２０】前記課題を解決するために、本発明の内の
第１の発明は、合成映像信号をクロック信号に従ってデ
ィジタル化した入力信号から垂直同期パルスを検出する
垂直同期検出回路を、前記垂直同期パルスにおける同期
レベルの期間のほぼ１／ｎに相当する一定周期毎に、前
記入力信号のレベルの平均値を算出する平均算出部と、
前記平均値を所定の閾値レベルと比較してその比較結果
に応じた比較信号を出力する比較部と、前記比較信号が
ｎ回出力される毎に、該ｎ個の比較信号の内で前記平均
値が前記閾値レベルを下回っているものが過半数である
か否かを判定し、過半数と判定されたときに同期検出信
号を出力する判定部とで構成している。
第１の発明は、合成映像信号をクロック信号に従ってデ
ィジタル化した入力信号から垂直同期パルスを検出する
垂直同期検出回路を、前記垂直同期パルスにおける同期
レベルの期間のほぼ１／ｎに相当する一定周期毎に、前
記入力信号のレベルの平均値を算出する平均算出部と、
前記平均値を所定の閾値レベルと比較してその比較結果
に応じた比較信号を出力する比較部と、前記比較信号が
ｎ回出力される毎に、該ｎ個の比較信号の内で前記平均
値が前記閾値レベルを下回っているものが過半数である
か否かを判定し、過半数と判定されたときに同期検出信
号を出力する判定部とで構成している。
【００２１】
【００２２】第１の発明によれば、次のような作用が行
われる。
われる。
【００２３】平均算出部によって、一定周期毎に入力信
号のレベルの平均値が算出され、比較部によってこの平
均値と所定の閾値レベルが比較される。そして、平均値
が閾値レベルを下回っていれば、同期検出信号が出力さ
れる。
号のレベルの平均値が算出され、比較部によってこの平
均値と所定の閾値レベルが比較される。そして、平均値
が閾値レベルを下回っていれば、同期検出信号が出力さ
れる。
【００２４】第２の発明は、垂直同期検出回路を、クロ
ック信号をカウントして垂直同期パルスにおける同期レ
ベルの期間のほぼ１／ｎに相当する一定周期毎に第１の
タイミング信号を出力し、カウント値が該同期レベルの
期間に相当する値に達したときに第２のタイミング信号
を出力し、リセット信号が与えられたときには該カウン
ト値をリセットするタイミング部と、入力信号を所定の
閾値レベルと比較してその比較結果に応じた２値の比較
信号を出力する比較部と、前記比較信号の値に応じてカ
ウント値を１ずつ増加または減少し、リセット信号に応
じてそのカウント値をリセットするアップダウン・カウ
ンタと、前記第１のタイミング信号が与えられたとき
に、前記アップダウン・カウンタのカウント値に基づい
て前記比較信号の内で前記入力信号が前記閾値レベルを
上回っているものが過半数であるか否かを判定し、過半
数と判定されたときに前記リセット信号を出力し、前記
第２のタイミング信号が与えられたときには、該カウン
ト値に基づいて該比較信号の内で該入力信号が該閾値レ
ベルを下回っているものが過半数であるか否かを判定
し、過半数と判定されたときに同期検出信号を出力する
判定部とで構成している。
ック信号をカウントして垂直同期パルスにおける同期レ
ベルの期間のほぼ１／ｎに相当する一定周期毎に第１の
タイミング信号を出力し、カウント値が該同期レベルの
期間に相当する値に達したときに第２のタイミング信号
を出力し、リセット信号が与えられたときには該カウン
ト値をリセットするタイミング部と、入力信号を所定の
閾値レベルと比較してその比較結果に応じた２値の比較
信号を出力する比較部と、前記比較信号の値に応じてカ
ウント値を１ずつ増加または減少し、リセット信号に応
じてそのカウント値をリセットするアップダウン・カウ
ンタと、前記第１のタイミング信号が与えられたとき
に、前記アップダウン・カウンタのカウント値に基づい
て前記比較信号の内で前記入力信号が前記閾値レベルを
上回っているものが過半数であるか否かを判定し、過半
数と判定されたときに前記リセット信号を出力し、前記
第２のタイミング信号が与えられたときには、該カウン
ト値に基づいて該比較信号の内で該入力信号が該閾値レ
ベルを下回っているものが過半数であるか否かを判定
し、過半数と判定されたときに同期検出信号を出力する
判定部とで構成している。
【００２５】第３の発明は、垂直同期検出回路を、第２
の発明と同様のタイミング部及び比較部と、比較信号の
値と予め与えられた重み付け計数に応じてカウント値を
予め設定された数だけ増加または減少し、リセット信号
に応じてそのカウント値をリセットするアップダウン・
カウンタと、第１のタイミング信号が与えられたとき
に、前記アップダウン・カウンタのカウント値に基づい
て前記リセット信号の出力を制御し、第２のタイミング
信号が与えられたときには、該カウント値に基づいて同
期検出信号の出力を制御する判定部とで構成している。
の発明と同様のタイミング部及び比較部と、比較信号の
値と予め与えられた重み付け計数に応じてカウント値を
予め設定された数だけ増加または減少し、リセット信号
に応じてそのカウント値をリセットするアップダウン・
カウンタと、第１のタイミング信号が与えられたとき
に、前記アップダウン・カウンタのカウント値に基づい
て前記リセット信号の出力を制御し、第２のタイミング
信号が与えられたときには、該カウント値に基づいて同
期検出信号の出力を制御する判定部とで構成している。
【００２６】第４の発明は、垂直同期検出回路を、第２
の発明と同様のタイミング部と、入力信号を複数の閾値
レベルと比較してその比較結果に応じた多値の比較信号
を出力する比較部と、前記比較信号の値に応じてカウン
ト値を予め設定された数だけ増加または減少し、リセッ
ト信号に応じてそのカウント値をリセットするアップダ
ウン・カウンタと、第３の発明と同様の判定部とで構成
している。
の発明と同様のタイミング部と、入力信号を複数の閾値
レベルと比較してその比較結果に応じた多値の比較信号
を出力する比較部と、前記比較信号の値に応じてカウン
ト値を予め設定された数だけ増加または減少し、リセッ
ト信号に応じてそのカウント値をリセットするアップダ
ウン・カウンタと、第３の発明と同様の判定部とで構成
している。
【００２７】第２〜第４の発明によれば、次のような作
用が行われる。
用が行われる。
【００２８】比較器で入力信号と閾値レベルが比較され
てその結果の比較信号が出力される。アップダウン・カ
ウンタでは、クロック信号のタイミングで、比較信号に
応じてカウント値の増減が行われる。判定部では第１の
タイミング信号によってカウント値が判定され、入力信
号が閾値レベルを越えている場合にはリセット信号が出
力されてアップダウン・カウンタがリセットされる。そ
して、第２のタイミング信号が与えられたときに、入力
信号が閾値レベル以下であれば、同期検出信号が出力さ
れる。
てその結果の比較信号が出力される。アップダウン・カ
ウンタでは、クロック信号のタイミングで、比較信号に
応じてカウント値の増減が行われる。判定部では第１の
タイミング信号によってカウント値が判定され、入力信
号が閾値レベルを越えている場合にはリセット信号が出
力されてアップダウン・カウンタがリセットされる。そ
して、第２のタイミング信号が与えられたときに、入力
信号が閾値レベル以下であれば、同期検出信号が出力さ
れる。
【００２９】
【００３０】（第１の実施形態）
【００３１】図１は、本発明の第１の実施形態を示す垂
直同期検出回路の構成図である。
直同期検出回路の構成図である。
【００３２】この垂直同期検出回路は、例えばＮＴＳＣ
方式の合成映像信号ＳＩＧを、１３．５ＭＨｚのクロッ
ク信号ＣＬＫでサンプリングしてディジタルの入力信号
ＩＮに変換するアナログ・ディジタル変換器（以下、
「ＡＤＣ」という）１０と、このクロック信号ＣＬＫに
基づいてタイミング信号ＴＩＭを生成するタイミング部
２０Ａを有している。
方式の合成映像信号ＳＩＧを、１３．５ＭＨｚのクロッ
ク信号ＣＬＫでサンプリングしてディジタルの入力信号
ＩＮに変換するアナログ・ディジタル変換器（以下、
「ＡＤＣ」という）１０と、このクロック信号ＣＬＫに
基づいてタイミング信号ＴＩＭを生成するタイミング部
２０Ａを有している。
【００３３】タイミング部２０Ａは、例えば３５０クロ
ック毎の一定の周期で、垂直同期検出用のタイミング信
号ＴＩＭを出力するもので、クロック信号ＣＬＫをカウ
ントするカウンタ（ＣＮＴ）２１と、このカウンタ２１
のカウント値を一定数（ここでは、３５０）と比較する
比較器２２とで構成されている。比較器２２は、２つの
入力値が一致したときに、タイミング信号ＴＩＭを出力
するものである。
ック毎の一定の周期で、垂直同期検出用のタイミング信
号ＴＩＭを出力するもので、クロック信号ＣＬＫをカウ
ントするカウンタ（ＣＮＴ）２１と、このカウンタ２１
のカウント値を一定数（ここでは、３５０）と比較する
比較器２２とで構成されている。比較器２２は、２つの
入力値が一致したときに、タイミング信号ＴＩＭを出力
するものである。
【００３４】更に、この垂直同期検出回路は、ＡＤＣ１
０で変換された入力信号ＩＮの平均値ＡＶを算出する平
均算出部３０Ａを有している。平均算出部３０Ａは、加
算器（ＡＤＤ）３１、レジスタ（ＲＥＧ）３２、及び除
算器３３で構成され、ＡＤＣ１０から与えられる入力信
号ＩＮとレジスタ３２に保持された累積値を加算器３１
で加算し、その結果をクロック信号ＣＬＫに基づいて再
びレジスタ３２に保持するようになっている。レジスタ
３２に保持された累積値は、除算器３３で１／３５０に
割り算され、平均値ＡＶとして出力される。また、レジ
スタ３２の累積値は、タイミング信号ＴＩＭによって、
３５０クロック毎にリセットされるようになっている。
０で変換された入力信号ＩＮの平均値ＡＶを算出する平
均算出部３０Ａを有している。平均算出部３０Ａは、加
算器（ＡＤＤ）３１、レジスタ（ＲＥＧ）３２、及び除
算器３３で構成され、ＡＤＣ１０から与えられる入力信
号ＩＮとレジスタ３２に保持された累積値を加算器３１
で加算し、その結果をクロック信号ＣＬＫに基づいて再
びレジスタ３２に保持するようになっている。レジスタ
３２に保持された累積値は、除算器３３で１／３５０に
割り算され、平均値ＡＶとして出力される。また、レジ
スタ３２の累積値は、タイミング信号ＴＩＭによって、
３５０クロック毎にリセットされるようになっている。
【００３５】比較器４０は、平均値ＡＶを閾値レベルＴ
Ｈと比較し、その結果の比較信号ＣＰを出力するもので
ある。なお、閾値レベルＴＨは、図２に示すように、帰
線消去レベルと同期レベルの間の所定の値（例えば、中
間値）に設定されている。この比較器４０では、平均値
ＡＶが閾値レベルＴＨよりも小さいときに、レベル
“Ｈ”の比較信号ＣＰを出力するようになっている。比
較器４０の出力側は、２入力の論理積ゲート（以下、
「ＡＮＤ」という）５０の第１の入力側に接続されてい
る。ＡＮＤ５０の第２の入力側には、タイミング部２０
Ａのタイミング信号ＴＩＭが与えられるようになってい
る。
Ｈと比較し、その結果の比較信号ＣＰを出力するもので
ある。なお、閾値レベルＴＨは、図２に示すように、帰
線消去レベルと同期レベルの間の所定の値（例えば、中
間値）に設定されている。この比較器４０では、平均値
ＡＶが閾値レベルＴＨよりも小さいときに、レベル
“Ｈ”の比較信号ＣＰを出力するようになっている。比
較器４０の出力側は、２入力の論理積ゲート（以下、
「ＡＮＤ」という）５０の第１の入力側に接続されてい
る。ＡＮＤ５０の第２の入力側には、タイミング部２０
Ａのタイミング信号ＴＩＭが与えられるようになってい
る。
【００３６】次に、動作を説明する。
【００３７】合成映像信号ＳＩＧは、クロック信号ＣＬ
Ｋに従ってサンプリングされてディジタルの入力信号Ｉ
Ｎに変換され、平均算出部３０Ａに与えられる。平均算
出部３０Ａにおいて、入力信号ＩＮは加算器３１によっ
てレジスタ３２に保持されている累積値と加算され、そ
の加算結果がクロック信号ＣＬＫに従って再びレジスタ
３２に保持される。
Ｋに従ってサンプリングされてディジタルの入力信号Ｉ
Ｎに変換され、平均算出部３０Ａに与えられる。平均算
出部３０Ａにおいて、入力信号ＩＮは加算器３１によっ
てレジスタ３２に保持されている累積値と加算され、そ
の加算結果がクロック信号ＣＬＫに従って再びレジスタ
３２に保持される。
【００３８】レジスタ３２に保持された累積値は、除算
器３３で１／３５０に割り算され、その除算結果が平均
値ＡＶとして比較器４０に与えられる。比較器４０にお
いて、平均値ＡＶと閾値レベルＴＨが比較され、比較信
号ＣＰがＡＮＤ５０の第１の入力側に与えられる。ＡＮ
Ｄ５０の第２の入力側には、タイミング部２０Ａからの
タイミング信号ＴＩＭが与えられているが、このタイミ
ング部２０Ａのカウンタ２１の値が３５０未満のとき
は、このタイミング信号ＴＩＭはレベル“Ｌ”である。
従って、この時ＡＮＤ５０から出力される検出信号ＤＥ
Ｔは、比較信号ＣＰにかかわらず“Ｌ”となる。
器３３で１／３５０に割り算され、その除算結果が平均
値ＡＶとして比較器４０に与えられる。比較器４０にお
いて、平均値ＡＶと閾値レベルＴＨが比較され、比較信
号ＣＰがＡＮＤ５０の第１の入力側に与えられる。ＡＮ
Ｄ５０の第２の入力側には、タイミング部２０Ａからの
タイミング信号ＴＩＭが与えられているが、このタイミ
ング部２０Ａのカウンタ２１の値が３５０未満のとき
は、このタイミング信号ＴＩＭはレベル“Ｌ”である。
従って、この時ＡＮＤ５０から出力される検出信号ＤＥ
Ｔは、比較信号ＣＰにかかわらず“Ｌ”となる。
【００３９】３５０回目のクロック信号ＣＬＫによっ
て、連続する３５０個の入力信号ＩＮの累積値が平均算
出部３０Ａのレジスタ３２に保持されると、この平均算
出部３０Ａから出力される平均値ＡＶは、この期間の入
力信号ＩＮの正確な平均値となる。この平均値ＡＶは、
比較器４０によって閾値レベルＴＨと比較され、その結
果の比較信号ＣＰがＡＮＤ５０に与えられる。
て、連続する３５０個の入力信号ＩＮの累積値が平均算
出部３０Ａのレジスタ３２に保持されると、この平均算
出部３０Ａから出力される平均値ＡＶは、この期間の入
力信号ＩＮの正確な平均値となる。この平均値ＡＶは、
比較器４０によって閾値レベルＴＨと比較され、その結
果の比較信号ＣＰがＡＮＤ５０に与えられる。
【００４０】一方、タイミング部２０Ａでは、カウンタ
２１のカウント値が３５０になり、比較器３２から出力
されるタイミング信号ＴＩＭは“Ｈ”となる。このタイ
ミング信号ＴＩＭはＡＮＤ５０に与えられ、このＡＮＤ
５０から出力される検出信号ＤＥＴは、比較信号ＣＰと
一致する。即ち、３５０個の入力信号ＩＮの平均値ＡＶ
が閾値レベルＴＨよりも小さければ、検出信号ＤＥＴは
“Ｈ”となり、平均値ＡＶが閾値レベルＴＨよりも大き
ければ、検出信号ＤＥＴは“Ｌ”となる。
２１のカウント値が３５０になり、比較器３２から出力
されるタイミング信号ＴＩＭは“Ｈ”となる。このタイ
ミング信号ＴＩＭはＡＮＤ５０に与えられ、このＡＮＤ
５０から出力される検出信号ＤＥＴは、比較信号ＣＰと
一致する。即ち、３５０個の入力信号ＩＮの平均値ＡＶ
が閾値レベルＴＨよりも小さければ、検出信号ＤＥＴは
“Ｈ”となり、平均値ＡＶが閾値レベルＴＨよりも大き
ければ、検出信号ＤＥＴは“Ｌ”となる。
【００４１】その後、カウンタ２１とレジスタ３２は、
タイミング信号ＴＩＭによってリセットされ、同様の垂
直同期検出動作が周期的に繰り返される。
タイミング信号ＴＩＭによってリセットされ、同様の垂
直同期検出動作が周期的に繰り返される。
【００４２】以上のように、この第１の実施形態の垂直
同期検出回路は、水平走査期間のほぼ半分の期間の入力
信号ＩＮの平均値ＡＶを算出する平均算出部２０Ａを有
し、算出した平均値ＡＶを閾値レベルＴＨと比較して検
出信号ＤＥＴを出力するようにしている。弱電界におけ
る合成映像信号ＳＩＧの垂直同期期間の同期レベルは、
雑音が重畳していても平均化すると一定値以下となるの
で、適切な閾値レベルを設定すると共に、このように長
い期間の平均をとることにより、確実に垂直同期パルス
を検出することができるという利点がある。
同期検出回路は、水平走査期間のほぼ半分の期間の入力
信号ＩＮの平均値ＡＶを算出する平均算出部２０Ａを有
し、算出した平均値ＡＶを閾値レベルＴＨと比較して検
出信号ＤＥＴを出力するようにしている。弱電界におけ
る合成映像信号ＳＩＧの垂直同期期間の同期レベルは、
雑音が重畳していても平均化すると一定値以下となるの
で、適切な閾値レベルを設定すると共に、このように長
い期間の平均をとることにより、確実に垂直同期パルス
を検出することができるという利点がある。
【００４３】（第２の実施形態）
【００４４】図４は、本発明の第２の実施形態を示す垂
直同期検出回路の構成図であり、図１中の要素と共通の
要素には共通の符号が付されている。
直同期検出回路の構成図であり、図１中の要素と共通の
要素には共通の符号が付されている。
【００４５】この垂直同期検出回路は、合成映像信号Ｓ
ＩＧをクロック信号ＣＬＫでサンプリングしてディジタ
ルの入力信号ＩＮに変換するＡＤＣ１０と、このクロッ
ク信号ＣＬＫに基づいてタイミング信号ＴＭ１，ＴＭ
２，ＴＭ３を生成するタイミング部２０Ｂを有してい
る。
ＩＧをクロック信号ＣＬＫでサンプリングしてディジタ
ルの入力信号ＩＮに変換するＡＤＣ１０と、このクロッ
ク信号ＣＬＫに基づいてタイミング信号ＴＭ１，ＴＭ
２，ＴＭ３を生成するタイミング部２０Ｂを有してい
る。
【００４６】タイミング部２０Ｂは、クロック信号ＣＬ
Ｋをカウントする９桁の２進カウンタ２３と、この２進
カウンタ２３のカウント値をデコードして、それぞれタ
イミング信号ＴＭ１〜ＴＭ３を出力するＡＮＤ２４〜２
６とで構成されている。ＡＮＤ２４は、２進カウンタ２
３のカウント値が１６の倍数になる毎に、タイミング信
号ＴＭ１を“Ｈ”にするものである。また、ＡＮＤ２
５，２６は、２進カウンタ２３のカウント値が３５１，
３５２になった時に、それぞれ“Ｈ”のタイミング信号
ＴＭ２，ＴＭ３を出力するものである。タイミング信号
ＴＭ３は、２進カウンタ２３のリセット端子Ｒに与えら
れ、これによって、この２進カウンタ２３のカウント値
は、０〜３５１の間で繰り返されるようになっている。
Ｋをカウントする９桁の２進カウンタ２３と、この２進
カウンタ２３のカウント値をデコードして、それぞれタ
イミング信号ＴＭ１〜ＴＭ３を出力するＡＮＤ２４〜２
６とで構成されている。ＡＮＤ２４は、２進カウンタ２
３のカウント値が１６の倍数になる毎に、タイミング信
号ＴＭ１を“Ｈ”にするものである。また、ＡＮＤ２
５，２６は、２進カウンタ２３のカウント値が３５１，
３５２になった時に、それぞれ“Ｈ”のタイミング信号
ＴＭ２，ＴＭ３を出力するものである。タイミング信号
ＴＭ３は、２進カウンタ２３のリセット端子Ｒに与えら
れ、これによって、この２進カウンタ２３のカウント値
は、０〜３５１の間で繰り返されるようになっている。
【００４７】更に、この垂直同期検出回路は、ＡＤＣ１
０から与えられる入力信号ＩＮの平均値ＡＶを算出する
平均算出部３０Ｂを有している。この平均算出部３０Ｂ
は、図１中の平均算出部３０Ａの除算器３３に代えて、
１／１６の割り算を行って平均値ＡＶを出力する除算器
３４を設けたものである。また、レジスタ３２は、タイ
ミング信号ＴＭ１によって、１６クロック毎にリセット
されるようになっている。
０から与えられる入力信号ＩＮの平均値ＡＶを算出する
平均算出部３０Ｂを有している。この平均算出部３０Ｂ
は、図１中の平均算出部３０Ａの除算器３３に代えて、
１／１６の割り算を行って平均値ＡＶを出力する除算器
３４を設けたものである。また、レジスタ３２は、タイ
ミング信号ＴＭ１によって、１６クロック毎にリセット
されるようになっている。
【００４８】比較器４０は、平均値ＡＶと閾値レベルＴ
Ｈを比較して比較信号ＣＰを出力するもので、この比較
器４０の出力側が判定部６０に接続されている。判定部
６０は、ＡＮＤ６１，６３、インバータ６２、カウンタ
６４及び比較器６５で構成され、比較信号ＣＰがこのＡ
ＮＤ６１の第１の入力側に与えられると共に、インバー
タ６２を介してＡＮＤ６３の第１の入力側に与えられる
ようになっている。また、ＡＮＤ６１，６３の第２の入
力側には、タイミング信号ＴＭ１が与えられ、これらの
ＡＮＤ６１，６３の出力側が、カウンタ６４の入力端子
Ｕ，Ｄにそれぞれ接続されている。
Ｈを比較して比較信号ＣＰを出力するもので、この比較
器４０の出力側が判定部６０に接続されている。判定部
６０は、ＡＮＤ６１，６３、インバータ６２、カウンタ
６４及び比較器６５で構成され、比較信号ＣＰがこのＡ
ＮＤ６１の第１の入力側に与えられると共に、インバー
タ６２を介してＡＮＤ６３の第１の入力側に与えられる
ようになっている。また、ＡＮＤ６１，６３の第２の入
力側には、タイミング信号ＴＭ１が与えられ、これらの
ＡＮＤ６１，６３の出力側が、カウンタ６４の入力端子
Ｕ，Ｄにそれぞれ接続されている。
【００４９】カウンタ６４は、入力端子Ｕにパルスが与
えられるとカウント値が１だけ増加し、入力端子Ｄにパ
ルスが与えられると、そのカウント値が１だけ減少する
ものである。カウンタ６４のリセット端子Ｒには、タイ
ミング信号ＴＭ３が与えられ、このカウンタ６４の出力
側が、比較器６５に接続されている。比較器６５は、カ
ウンタ６４のカウント値が正のときに、“Ｈ”の信号を
出力するものである。比較器６５の出力側は、ＡＮＤ５
０の第１の入力側に接続され、このＡＮＤ５０の第２の
入力側には、タイミング信号ＴＭ２が与えられている。
そして、ＡＮＤ５０から、検出信号ＤＥＴが出力される
ようになっている。
えられるとカウント値が１だけ増加し、入力端子Ｄにパ
ルスが与えられると、そのカウント値が１だけ減少する
ものである。カウンタ６４のリセット端子Ｒには、タイ
ミング信号ＴＭ３が与えられ、このカウンタ６４の出力
側が、比較器６５に接続されている。比較器６５は、カ
ウンタ６４のカウント値が正のときに、“Ｈ”の信号を
出力するものである。比較器６５の出力側は、ＡＮＤ５
０の第１の入力側に接続され、このＡＮＤ５０の第２の
入力側には、タイミング信号ＴＭ２が与えられている。
そして、ＡＮＤ５０から、検出信号ＤＥＴが出力される
ようになっている。
【００５０】次に、動作を説明する。
【００５１】クロック信号ＣＬＫは、タイミング部２０
Ｂの２進カウンタ２３でカウントされ、１６クロック毎
にタイミング信号ＴＭ１が出力され、３５２クロック目
にタイミング信号ＴＭ２が出力される。そして、３５３
クロック目の立ち上がりによってタイミング信号ＴＭ３
が立ち上がると、２進カウンタ２３は瞬間的にリセット
され、そのカウント値は０に戻る。
Ｂの２進カウンタ２３でカウントされ、１６クロック毎
にタイミング信号ＴＭ１が出力され、３５２クロック目
にタイミング信号ＴＭ２が出力される。そして、３５３
クロック目の立ち上がりによってタイミング信号ＴＭ３
が立ち上がると、２進カウンタ２３は瞬間的にリセット
され、そのカウント値は０に戻る。
【００５２】一方、合成映像信号ＳＩＧは、クロック信
号ＣＬＫに従ってディジタルの入力信号ＩＮに変換さ
れ、平均算出部３０Ｂに与えられる。平均算出部３０Ｂ
において、入力信号ＩＮはクロック信号ＣＬＫに従って
累積加算され、その累積値が、除算器３４で１／１６に
割り算されて平均値ＡＶとして比較器４０に与えられ
る。比較器４０において、平均値ＡＶと閾値レベルＴＨ
が比較され、比較信号ＣＰが判定部６０Ａに与えられ
る。
号ＣＬＫに従ってディジタルの入力信号ＩＮに変換さ
れ、平均算出部３０Ｂに与えられる。平均算出部３０Ｂ
において、入力信号ＩＮはクロック信号ＣＬＫに従って
累積加算され、その累積値が、除算器３４で１／１６に
割り算されて平均値ＡＶとして比較器４０に与えられ
る。比較器４０において、平均値ＡＶと閾値レベルＴＨ
が比較され、比較信号ＣＰが判定部６０Ａに与えられ
る。
【００５３】判定部６０Ａでは、１６クロック毎にタイ
ミング信号ＴＭ１が“Ｈ”となったときに、比較信号Ｃ
Ｐのレベルに従って、ＡＮＤ６１，６３のいずれか一方
からパルス信号が出力される。即ち、平均値ＡＶが閾値
レベルＴＨより小さいときには、比較信号ＣＰが“Ｈ”
となり、ＡＮＤ６１からパルス信号ＵＰが出力される。
また、平均値ＡＶが閾値レベルＴＨより大きいときに
は、比較信号ＣＰが“Ｌ”となり、ＡＮＤ６３からパル
ス信号ＤＮが出力される。
ミング信号ＴＭ１が“Ｈ”となったときに、比較信号Ｃ
Ｐのレベルに従って、ＡＮＤ６１，６３のいずれか一方
からパルス信号が出力される。即ち、平均値ＡＶが閾値
レベルＴＨより小さいときには、比較信号ＣＰが“Ｈ”
となり、ＡＮＤ６１からパルス信号ＵＰが出力される。
また、平均値ＡＶが閾値レベルＴＨより大きいときに
は、比較信号ＣＰが“Ｌ”となり、ＡＮＤ６３からパル
ス信号ＤＮが出力される。
【００５４】パルス信号ＵＰ，ＤＮはカウンタ６４に与
えられ、カウンタ６４のカウント値は、タイミング信号
ＴＭ１に従って増減する。カウンタ６４のカウント値
は、比較器６５で比較され、カウント値が正のとき、比
較器６５の出力信号が“Ｈ”となり、カウント値が０ま
たは負のときは、この比較器６５の出力信号が“Ｌ”と
なる。
えられ、カウンタ６４のカウント値は、タイミング信号
ＴＭ１に従って増減する。カウンタ６４のカウント値
は、比較器６５で比較され、カウント値が正のとき、比
較器６５の出力信号が“Ｈ”となり、カウント値が０ま
たは負のときは、この比較器６５の出力信号が“Ｌ”と
なる。
【００５５】クロック信号ＣＬＫの３５２クロック目
で、タイミング信号ＴＭ２が“Ｈ”になると、比較器６
５の出力信号が、ＡＮＤ５０から検出信号ＤＥＴとして
出力される。
で、タイミング信号ＴＭ２が“Ｈ”になると、比較器６
５の出力信号が、ＡＮＤ５０から検出信号ＤＥＴとして
出力される。
【００５６】これにより、タイミング信号ＴＭ１毎の比
較信号ＣＰのうち、“Ｈ”の回数が“Ｌ”の回数よりも
多ければ、カウンタ６４のカウント値は正となり、
“Ｈ”の検出信号ＤＥＴが出力される。“Ｈ”の回数が
“Ｌ”の回数よりも少なければ、カウンタ６４のカウン
ト値は負となり、検出信号ＤＥＴは出力されない。
較信号ＣＰのうち、“Ｈ”の回数が“Ｌ”の回数よりも
多ければ、カウンタ６４のカウント値は正となり、
“Ｈ”の検出信号ＤＥＴが出力される。“Ｈ”の回数が
“Ｌ”の回数よりも少なければ、カウンタ６４のカウン
ト値は負となり、検出信号ＤＥＴは出力されない。
【００５７】その後、カウンタ２３，６４は、クロック
信号ＣＬＫの３５３クロック目で、タイミング信号ＴＭ
３によってリセットされ、同様の垂直同期検出動作が周
期的に繰り返される。
信号ＣＬＫの３５３クロック目で、タイミング信号ＴＭ
３によってリセットされ、同様の垂直同期検出動作が周
期的に繰り返される。
【００５８】以上のように、この第２の実施形態の垂直
同期検出回路は、１６クロック毎に入力信号ＩＮの平均
値ＡＶを算出する平均算出部３０Ｂと、その平均値ＡＶ
を閾値レベルＴＨと比較して比較結果をカウントして判
定する判定部６０Ａを有している。これにより、図１の
平均算出部３０Ａに比べて、平均算出部３０Ｂの累積値
を小さくすることができ、小さな回路規模で第１の実施
形態と同様の利点が得られる。
同期検出回路は、１６クロック毎に入力信号ＩＮの平均
値ＡＶを算出する平均算出部３０Ｂと、その平均値ＡＶ
を閾値レベルＴＨと比較して比較結果をカウントして判
定する判定部６０Ａを有している。これにより、図１の
平均算出部３０Ａに比べて、平均算出部３０Ｂの累積値
を小さくすることができ、小さな回路規模で第１の実施
形態と同様の利点が得られる。
【００５９】（第３の実施形態）
【００６０】図５は、本発明の第３の実施形態を示す垂
直同期検出回路の構成図であり、図４中の要素と共通の
要素には共通の符号が付されている。
直同期検出回路の構成図であり、図４中の要素と共通の
要素には共通の符号が付されている。
【００６１】この垂直同期検出回路は、合成映像信号Ｓ
ＩＧをクロック信号ＣＬＫでサンプリングしてディジタ
ルの入力信号ＩＮに変換するＡＤＣ１０と、このクロッ
ク信号ＣＬＫに基づいてタイミング信号ＴＭ１，ＴＭ２
を生成するタイミング部２０Ｃを有している。タイミン
グ部２０Ｃは、図４中のタイミング部２０Ｂから、タイ
ミング信号ＴＭ３を生成するＡＮＤ２６を削除したもの
である。
ＩＧをクロック信号ＣＬＫでサンプリングしてディジタ
ルの入力信号ＩＮに変換するＡＤＣ１０と、このクロッ
ク信号ＣＬＫに基づいてタイミング信号ＴＭ１，ＴＭ２
を生成するタイミング部２０Ｃを有している。タイミン
グ部２０Ｃは、図４中のタイミング部２０Ｂから、タイ
ミング信号ＴＭ３を生成するＡＮＤ２６を削除したもの
である。
【００６２】また、この垂直同期検出回路は、ＡＤＣ１
０で変換された入力信号ＩＮを閾値レベルＴＨと比較し
て比較信号ＣＰを出力する比較器４０を有しており、こ
の比較信号ＣＰが、判定部６０Ｂに与えられるようにな
っている。
０で変換された入力信号ＩＮを閾値レベルＴＨと比較し
て比較信号ＣＰを出力する比較器４０を有しており、こ
の比較信号ＣＰが、判定部６０Ｂに与えられるようにな
っている。
【００６３】判定部６０Ｂは、アップダウン・カウンタ
６６と比較器６７，６８で構成されている。アップダウ
ン・カウンタ６６は、制御端子Ｕ／Ｄに与えられる比較
信号ＣＰが“Ｈ”のときに、クロック端子Ｃに与えられ
るクロック信号ＣＬＫのタイミングでカウント値を増加
させ、比較信号ＣＰが“Ｌ”のときに、カウント値を減
少させるものである。アップダウン・カウンタ６６のカ
ウント値は、比較器６７，６８に与えられるようになっ
ている。比較器６７は、カウント値が正のときに“Ｈ”
の信号ＳＰを出力し、比較器８３は、このカウント値が
０または負のときに“Ｈ”の信号ＳＭを出力するもので
ある。
６６と比較器６７，６８で構成されている。アップダウ
ン・カウンタ６６は、制御端子Ｕ／Ｄに与えられる比較
信号ＣＰが“Ｈ”のときに、クロック端子Ｃに与えられ
るクロック信号ＣＬＫのタイミングでカウント値を増加
させ、比較信号ＣＰが“Ｌ”のときに、カウント値を減
少させるものである。アップダウン・カウンタ６６のカ
ウント値は、比較器６７，６８に与えられるようになっ
ている。比較器６７は、カウント値が正のときに“Ｈ”
の信号ＳＰを出力し、比較器８３は、このカウント値が
０または負のときに“Ｈ”の信号ＳＭを出力するもので
ある。
【００６４】信号ＳＰは、ＡＮＤ５０によってタイミン
グ信号ＴＭ２との論理積がとられ、検出信号ＤＥＴとし
て出力されるようになっている。また、信号ＳＭは、Ａ
ＮＤ８１によってタイミング信号ＴＭ１との論理積がと
られ、論理和ゲート（以下、「ＯＲ」という）８２の第
１の入力側に与えられるようになっている。
グ信号ＴＭ２との論理積がとられ、検出信号ＤＥＴとし
て出力されるようになっている。また、信号ＳＭは、Ａ
ＮＤ８１によってタイミング信号ＴＭ１との論理積がと
られ、論理和ゲート（以下、「ＯＲ」という）８２の第
１の入力側に与えられるようになっている。
【００６５】更に、この垂直同期検出回路は、比較信号
ＣＰの変化に基づいて垂直同期パルスの立ち下がりのタ
イミングを検出し、変化信号ＣＮＧを出力する変化検出
部７０を有している。変化検出部７０は、比較信号ＣＰ
をクロック信号ＣＬＫでラッチして１クロック分だけ遅
延させるフリップフロップ（以下、「ＦＦ」という）７
１と、このＦＦ７１の出力信号を反転するインバータ７
２と、このインバータ７２の出力信号と比較信号ＣＰの
論理積をとって変化信号ＣＮＧを出力するＡＮＤ７３で
構成されている。
ＣＰの変化に基づいて垂直同期パルスの立ち下がりのタ
イミングを検出し、変化信号ＣＮＧを出力する変化検出
部７０を有している。変化検出部７０は、比較信号ＣＰ
をクロック信号ＣＬＫでラッチして１クロック分だけ遅
延させるフリップフロップ（以下、「ＦＦ」という）７
１と、このＦＦ７１の出力信号を反転するインバータ７
２と、このインバータ７２の出力信号と比較信号ＣＰの
論理積をとって変化信号ＣＮＧを出力するＡＮＤ７３で
構成されている。
【００６６】変化信号ＣＮＧは、ＯＲ８２の第２の入力
側に与えられ、このＯＲ８２の出力側から、２進カウン
タ２３とアップダウン・カウンタ６６に対するリセット
信号ＲＳＴが出力されるようになっている。
側に与えられ、このＯＲ８２の出力側から、２進カウン
タ２３とアップダウン・カウンタ６６に対するリセット
信号ＲＳＴが出力されるようになっている。
【００６７】次に動作を説明する。
【００６８】合成映像信号ＳＩＧは、クロック信号ＣＬ
Ｋに従ってディジタルの入力信号ＩＮに変換され、比較
器４０によって閾値レベルＴＨと比較されてその結果の
比較信号ＣＰが、判定部６０Ｂと変化検出部７０に与え
られる。
Ｋに従ってディジタルの入力信号ＩＮに変換され、比較
器４０によって閾値レベルＴＨと比較されてその結果の
比較信号ＣＰが、判定部６０Ｂと変化検出部７０に与え
られる。
【００６９】変化検出部７０では、入力信号ＩＮが閾値
レベルＴＨ以下に立ち下がるタイミング、即ち比較信号
ＣＰが“Ｌ”から“Ｈ”へ変化するタイミングが検出さ
れる。入力信号ＩＮの立ち下がりにより、変化信号ＣＮ
Ｇが出力され、タイミング部２０Ｃの２進カウンタ２３
と判定部６０Ｂのアップダウン・カウンタ６６がリセッ
トされる。
レベルＴＨ以下に立ち下がるタイミング、即ち比較信号
ＣＰが“Ｌ”から“Ｈ”へ変化するタイミングが検出さ
れる。入力信号ＩＮの立ち下がりにより、変化信号ＣＮ
Ｇが出力され、タイミング部２０Ｃの２進カウンタ２３
と判定部６０Ｂのアップダウン・カウンタ６６がリセッ
トされる。
【００７０】タイミング部２０Ｃでは、クロック信号Ｃ
ＬＫが２進カウンタ２３でカウントされ、１６クロック
毎にタイミング信号ＴＭ１が出力され、３５２クロック
目にタイミング信号ＴＭ２が出力される。この動作は、
リセット信号ＲＳＴが与えられない限り、連続して行わ
れる。リセット信号ＲＳＴが与えられたときには、２進
カウンタ２３のカウント値は０になって再起動される。
ＬＫが２進カウンタ２３でカウントされ、１６クロック
毎にタイミング信号ＴＭ１が出力され、３５２クロック
目にタイミング信号ＴＭ２が出力される。この動作は、
リセット信号ＲＳＴが与えられない限り、連続して行わ
れる。リセット信号ＲＳＴが与えられたときには、２進
カウンタ２３のカウント値は０になって再起動される。
【００７１】一方、判定部６０Ｂにおいて、アップダウ
ン・カウンタ６６のカウント値は、比較信号ＣＰが
“Ｈ”、即ち入力信号ＩＮが閾値レベルＴＨ以下のと
き、クロック信号ＣＬＫのタイミングで１ずつ増加され
る。逆に、比較信号ＣＰが“Ｌ”、即ち入力信号ＩＮが
閾値レベルＴＨを越えるときには、カウント値はクロッ
ク信号ＣＬＫのタイミングで１ずつ減少される。
ン・カウンタ６６のカウント値は、比較信号ＣＰが
“Ｈ”、即ち入力信号ＩＮが閾値レベルＴＨ以下のと
き、クロック信号ＣＬＫのタイミングで１ずつ増加され
る。逆に、比較信号ＣＰが“Ｌ”、即ち入力信号ＩＮが
閾値レベルＴＨを越えるときには、カウント値はクロッ
ク信号ＣＬＫのタイミングで１ずつ減少される。
【００７２】１６クロック目でタイミング信号ＴＭ１が
出力されたとき、アップダウン・カウンタ６６のカウン
ト値が０または負であると、比較器６８から出力される
信号ＳＭが“Ｈ”となるので、ＡＮＤ８１からＯＲ８２
を介してリセット信号ＲＳＴが出力され、タイミング部
２０Ｃと判定部６０Ｂは初期状態に戻る。タイミング信
号ＴＭ１が出力されたとき、アップダウン・カウンタ６
６のカウント値が正であると、信号ＳＭが“Ｌ”となる
のでリセット信号ＲＳＴは出力されない。従って、タイ
ミング部２０Ｃと判定部６０Ｂの動作はそのまま継続さ
れる。
出力されたとき、アップダウン・カウンタ６６のカウン
ト値が０または負であると、比較器６８から出力される
信号ＳＭが“Ｈ”となるので、ＡＮＤ８１からＯＲ８２
を介してリセット信号ＲＳＴが出力され、タイミング部
２０Ｃと判定部６０Ｂは初期状態に戻る。タイミング信
号ＴＭ１が出力されたとき、アップダウン・カウンタ６
６のカウント値が正であると、信号ＳＭが“Ｌ”となる
のでリセット信号ＲＳＴは出力されない。従って、タイ
ミング部２０Ｃと判定部６０Ｂの動作はそのまま継続さ
れる。
【００７３】３５２クロック目でタイミング信号ＴＭ２
が出力されたとき、アップダウン・カウンタ６６のカウ
ント値が正であると、信号ＳＰは“Ｈ”となる。これに
より、ＡＮＤ５０から検出信号ＤＥＴが出力される。
が出力されたとき、アップダウン・カウンタ６６のカウ
ント値が正であると、信号ＳＰは“Ｈ”となる。これに
より、ＡＮＤ５０から検出信号ＤＥＴが出力される。
【００７４】以上のように、この第３の実施形態の垂直
同期検出回路は、入力信号ＩＮの立ち下がりのタイミン
グを検出する変化検出部７０と、比較信号ＣＰに基づい
てクロック信号ＣＬＫのカウント値を増減し、そのカウ
ント値が正か負かを判定する判定部６０Ｂを有してい
る。これにより、雑音の影響を受けずに確実に垂直同期
パルスを検出し、かつ、この垂直同期パルスにタイミン
グが一致した検出信号を出力することができるという利
点がある。更に、第１及び第２の実施形態のような平均
算出部３０を持たないので、回路規模を小さくすること
ができるという利点がある。
同期検出回路は、入力信号ＩＮの立ち下がりのタイミン
グを検出する変化検出部７０と、比較信号ＣＰに基づい
てクロック信号ＣＬＫのカウント値を増減し、そのカウ
ント値が正か負かを判定する判定部６０Ｂを有してい
る。これにより、雑音の影響を受けずに確実に垂直同期
パルスを検出し、かつ、この垂直同期パルスにタイミン
グが一致した検出信号を出力することができるという利
点がある。更に、第１及び第２の実施形態のような平均
算出部３０を持たないので、回路規模を小さくすること
ができるという利点がある。
【００７５】（第４の実施形態）
【００７６】図６は、本発明の第４の実施形態を示す垂
直同期検出回路の構成図であり、図５中の要素と共通の
要素には共通の符号が付されている。
直同期検出回路の構成図であり、図５中の要素と共通の
要素には共通の符号が付されている。
【００７７】この垂直同期検出回路は、図５中の判定部
６０Ｂに代えて、加重部９０Ａと判定部６０Ｃを設けた
ものである。
６０Ｂに代えて、加重部９０Ａと判定部６０Ｃを設けた
ものである。
【００７８】加重部９０Ａは、予め与えられた重み付け
係数ＷＦに基づいて、判定部６０Ｃの図示しないカウン
タを増減させるための、増加数ＵＰと減少数ＤＮを設定
するものである。一方、判定部６０Ｃは、クロック信号
ＣＬＫのタイミング毎に、加重部９０Ａから与えられる
増加数ＵＰまたは減少数ＤＮをカウンタから増減し、そ
のカウント値に基づいて信号ＳＰ，ＳＭを出力するもの
である。その他の構成は、図５と同様である。
係数ＷＦに基づいて、判定部６０Ｃの図示しないカウン
タを増減させるための、増加数ＵＰと減少数ＤＮを設定
するものである。一方、判定部６０Ｃは、クロック信号
ＣＬＫのタイミング毎に、加重部９０Ａから与えられる
増加数ＵＰまたは減少数ＤＮをカウンタから増減し、そ
のカウント値に基づいて信号ＳＰ，ＳＭを出力するもの
である。その他の構成は、図５と同様である。
【００７９】この垂直同期検出回路の動作は、図５の垂
直同期検出回路の動作とほぼ同様である。但し、図５の
垂直同期検出回路の判定部６０Ｂでは、カウンタ６６の
カウント値は、比較信号ＣＰの“Ｈ”，“Ｌ”に従っ
て、それぞれ１ずつ増加及び減少していたが、この垂直
同期検出回路の判定部６０Ｃでは、カウンタのカウント
値は、比較信号ＣＰが“Ｈ”のとき増加数ＵＰ（例え
ば、３）だけ増加し、この比較信号ＣＰが“Ｌ”のとき
減少数ＤＮ（例えば、２）だけ減少する。その他の動作
は、図５と同様である。
直同期検出回路の動作とほぼ同様である。但し、図５の
垂直同期検出回路の判定部６０Ｂでは、カウンタ６６の
カウント値は、比較信号ＣＰの“Ｈ”，“Ｌ”に従っ
て、それぞれ１ずつ増加及び減少していたが、この垂直
同期検出回路の判定部６０Ｃでは、カウンタのカウント
値は、比較信号ＣＰが“Ｈ”のとき増加数ＵＰ（例え
ば、３）だけ増加し、この比較信号ＣＰが“Ｌ”のとき
減少数ＤＮ（例えば、２）だけ減少する。その他の動作
は、図５と同様である。
【００８０】以上のように、この第４の実施形態の垂直
同期検出回路は、クロック信号ＣＬＫに伴ってカウンタ
を増減させる数を、重み付け係数ＷＦ基づいて設定する
ための加重部９０Ａを有している。これにより、雑音の
特性に応じた重み付け係数ＷＦを与えることにより、第
３の実施形態と同様の利点に加えて、その雑音の影響を
最小限に抑えるための設定ができるという利点がある。
同期検出回路は、クロック信号ＣＬＫに伴ってカウンタ
を増減させる数を、重み付け係数ＷＦ基づいて設定する
ための加重部９０Ａを有している。これにより、雑音の
特性に応じた重み付け係数ＷＦを与えることにより、第
３の実施形態と同様の利点に加えて、その雑音の影響を
最小限に抑えるための設定ができるという利点がある。
【００８１】（第５の実施形態）
【００８２】図７は、本発明の第５の実施形態を示す垂
直同期検出回路の構成図であり、図６中の要素と共通の
要素には共通の符号が付されている。
直同期検出回路の構成図であり、図６中の要素と共通の
要素には共通の符号が付されている。
【００８３】この垂直同期検出回路は、図６中の加重部
９０Ａに代えて、機能が若干異なる加重部９０Ｂを設け
ると共に、２つの比較器４０Ｈ，４０Ｌを追加したもの
である。
９０Ａに代えて、機能が若干異なる加重部９０Ｂを設け
ると共に、２つの比較器４０Ｈ，４０Ｌを追加したもの
である。
【００８４】比較器４０Ｈは、入力信号ＩＮのレベルを
閾値レベルＴＨよりも若干高い閾値レベルＴＨＨと比較
し、その結果の比較信号ＣＰＨを出力するものである。
また、比較器４０Ｌは、入力信号ＩＮのレベルを閾値レ
ベルＴＨよりも若干低い閾値レベルＴＨＬと比較し、そ
の結果の比較信号ＣＰＬを出力するものである。これら
の比較信号ＣＰＨ，ＣＰＬは、比較器４０から出力され
る比較信号ＣＰと共に、加重部９０Ｂに与えられるよう
になっている。
閾値レベルＴＨよりも若干高い閾値レベルＴＨＨと比較
し、その結果の比較信号ＣＰＨを出力するものである。
また、比較器４０Ｌは、入力信号ＩＮのレベルを閾値レ
ベルＴＨよりも若干低い閾値レベルＴＨＬと比較し、そ
の結果の比較信号ＣＰＬを出力するものである。これら
の比較信号ＣＰＨ，ＣＰＬは、比較器４０から出力され
る比較信号ＣＰと共に、加重部９０Ｂに与えられるよう
になっている。
【００８５】一方、加重部９０Ｂは、３つに比較信号Ｃ
ＰＨ，ＣＰ，ＣＰＬの組み合わせに応じて、判定部６０
Ｃに対する増加数ＵＰまたは減少数ＤＮを出力するもの
である。
ＰＨ，ＣＰ，ＣＰＬの組み合わせに応じて、判定部６０
Ｃに対する増加数ＵＰまたは減少数ＤＮを出力するもの
である。
【００８６】例えば、入力信号ＩＮが閾値レベルＴＨＨ
よりも高ければ、比較信号ＣＰＨ，ＣＰ，ＣＰＬはすべ
て“Ｌ”となり、減少数ＤＮとして２が出力される。ま
た、入力信号ＩＮが閾値レベルＴＨＨと閾値レベルＴＨ
の間にあれば、比較信号ＣＰＨは“Ｈ”、比較信号Ｃ
Ｐ，ＣＰＬは“Ｌ”となり、減少数ＤＮとして１が出力
される。入力信号ＩＮが閾値レベルＴＨと閾値レベルＴ
ＨＬの間にあれば、比較信号ＣＰＨ，ＣＰは“Ｈ”、比
較信号ＣＰＬは“Ｌ”となり、増加数ＵＰとして１が出
力される。更に、入力信号ＩＮが閾値レベルＴＨＬより
も低ければ、比較信号ＣＰＨ，ＣＰ，ＣＰＬはすべて
“Ｈ”となり、増加数ＵＰとして２が出力されるように
なっている。その他の構成は、図６と同様である。
よりも高ければ、比較信号ＣＰＨ，ＣＰ，ＣＰＬはすべ
て“Ｌ”となり、減少数ＤＮとして２が出力される。ま
た、入力信号ＩＮが閾値レベルＴＨＨと閾値レベルＴＨ
の間にあれば、比較信号ＣＰＨは“Ｈ”、比較信号Ｃ
Ｐ，ＣＰＬは“Ｌ”となり、減少数ＤＮとして１が出力
される。入力信号ＩＮが閾値レベルＴＨと閾値レベルＴ
ＨＬの間にあれば、比較信号ＣＰＨ，ＣＰは“Ｈ”、比
較信号ＣＰＬは“Ｌ”となり、増加数ＵＰとして１が出
力される。更に、入力信号ＩＮが閾値レベルＴＨＬより
も低ければ、比較信号ＣＰＨ，ＣＰ，ＣＰＬはすべて
“Ｈ”となり、増加数ＵＰとして２が出力されるように
なっている。その他の構成は、図６と同様である。
【００８７】この垂直同期検出回路の動作は、図６の垂
直同期検出回路の動作とほぼ同様である。但し、図６の
垂直同期検出回路における加重部９０Ａでは、予め与え
られた重み付け係数ＷＦに従って、判定部６０Ｃに対す
る増減の値が決定されたが、この垂直同期検出回路にお
ける加重部９０Ｂでは、雑音の大きさに応じて判定部６
０Ｃに対する増減の値が段階的に設定されるようになっ
ている。従って、加重部９０Ｂによる増減値の設定を適
切に行うことにより、雑音の多い場合でも、より確実に
垂直同期信号を検出することができるという利点があ
る。
直同期検出回路の動作とほぼ同様である。但し、図６の
垂直同期検出回路における加重部９０Ａでは、予め与え
られた重み付け係数ＷＦに従って、判定部６０Ｃに対す
る増減の値が決定されたが、この垂直同期検出回路にお
ける加重部９０Ｂでは、雑音の大きさに応じて判定部６
０Ｃに対する増減の値が段階的に設定されるようになっ
ている。従って、加重部９０Ｂによる増減値の設定を適
切に行うことにより、雑音の多い場合でも、より確実に
垂直同期信号を検出することができるという利点があ
る。
【００８８】なお、本発明は、上記実施形態に限定され
ず、種々の変形が可能である。この変形例としては、例
えば、次のようなものがある。
ず、種々の変形が可能である。この変形例としては、例
えば、次のようなものがある。
【００８９】（ａ） タイミング部２０Ａ、平均算出部
３０Ａ、判定部６０Ａ等の回路構成は、図示したものに
限定されない。
３０Ａ、判定部６０Ａ等の回路構成は、図示したものに
限定されない。
【００９０】（ｂ） タイミング信号ＴＭ等のクロック
数は、例示した値に限定されない。クロック信号ＣＬＫ
の周波数や、垂直同期パルスの方式に合わせて、適切な
値を使用する必要がある。
数は、例示した値に限定されない。クロック信号ＣＬＫ
の周波数や、垂直同期パルスの方式に合わせて、適切な
値を使用する必要がある。
【００９１】（ｃ） 図７では、３つの閾値レベルを用
いて入力信号ＩＮのレベルを４段階に区分しているが、
区分数は任意である。
いて入力信号ＩＮのレベルを４段階に区分しているが、
区分数は任意である。
【００９２】（ｄ） 図１と図４〜図７の垂直同期検出
回路は、合成映像信号ＳＩＧをディジタル化するＡＤＣ
１０を有しているが、外部にＡＤＣを設けてディジタル
の入力信号ＩＮを入力するように構成しても良い。
回路は、合成映像信号ＳＩＧをディジタル化するＡＤＣ
１０を有しているが、外部にＡＤＣを設けてディジタル
の入力信号ＩＮを入力するように構成しても良い。
【００９３】
【００９４】以上詳細に説明したように、第１の発明に
よれば、入力信号のレベルの平均値を算出する平均算出
部と、前記平均値が閾値レベルを下回っている時に同期
検出信号を出力する比較部とを有している。垂直同期パ
ルスの同期レベルは、雑音が重畳していても平均化する
と一定値以下となるので、長い期間の平均をとると共
に、適切な閾値レベルを設定することにより、確実に垂
直同期パルスを検出することができる。
よれば、入力信号のレベルの平均値を算出する平均算出
部と、前記平均値が閾値レベルを下回っている時に同期
検出信号を出力する比較部とを有している。垂直同期パ
ルスの同期レベルは、雑音が重畳していても平均化する
と一定値以下となるので、長い期間の平均をとると共
に、適切な閾値レベルを設定することにより、確実に垂
直同期パルスを検出することができる。
【００９５】第２〜第４の発明によれば、入力信号と閾
値レベルの比較結果の比較信号に基づいて、カウント値
を増減するアップダウン・カウンタと、所定のクロック
数毎に第１及び第２のタイミング信号を出力するタイミ
ング部と、これらのタイミング信号に基づいてアップダ
ウン・カウンタのカウント値からリセット信号と同期検
出信号を出力する判定部を有している。これにより、平
均算出部のような大きな回路を用いることなく、小さな
回路規模で確実に垂直同期パルスを検出することができ
る。
値レベルの比較結果の比較信号に基づいて、カウント値
を増減するアップダウン・カウンタと、所定のクロック
数毎に第１及び第２のタイミング信号を出力するタイミ
ング部と、これらのタイミング信号に基づいてアップダ
ウン・カウンタのカウント値からリセット信号と同期検
出信号を出力する判定部を有している。これにより、平
均算出部のような大きな回路を用いることなく、小さな
回路規模で確実に垂直同期パルスを検出することができ
る。
【図１】本発明の第１の実施形態を示す垂直同期検出回
路の構成図である。
路の構成図である。
【図２】ＮＴＳＣ方式の合成映像信号における垂直同期
パルスの信号波形図である。
パルスの信号波形図である。
【図３】従来の垂直同期検出回路の一例を示す構成図で
ある。
ある。
【図４】本発明の第２の実施形態を示す垂直同期検出回
路の構成図である。
路の構成図である。
【図５】本発明の第３の実施形態を示す垂直同期検出回
路の構成図である。
路の構成図である。
【図６】本発明の第４の実施形態を示す垂直同期検出回
路の構成図である。
路の構成図である。
【図７】本発明の第５の実施形態を示す垂直同期検出回
路の構成図である。
路の構成図である。
１０ ＡＤＣ
２０Ａ〜２０Ｃ タイミング部
３０Ａ，３０Ｂ 平均算出部
４０，４０Ｈ，４０Ｌ 比較器
５０ ＡＮＤ
６０Ａ〜６０Ｃ 判定部
７０ 変化検出部
９０Ａ，９０Ｂ 加重部
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 5/08
H04N 5/10
Claims (4)
- 【請求項１】 合成映像信号をクロック信号に従ってデ
ィジタル化した入力信号から垂直同期パルスを検出する
垂直同期検出回路であって、 前記垂直同期パルスにおける同期レベルの期間のほぼ１
／ｎ（但し、ｎは複数）に相当する一定周期毎に、前記
入力信号のレベルの平均値を算出する平均算出部と、前記平均値を 所定の閾値レベルと比較してその比較結果
に応じた比較信号を出力する比較部と、 前記比較信号がｎ回出力される毎に、該ｎ個の比較信号
の内で前記平均値が前記閾値レベルを下回っているもの
が過半数であるか否かを判定し、過半数と判定されたと
きに同期検出信号を出力する判定部 とを、 備えたことを特徴とする垂直同期検出回路。 - 【請求項２】 合成映像信号をクロック信号に従ってデ
ィジタル化した入力信号から垂直同期パルスを検出する
垂直同期検出回路であって、前記クロック信号をカウントして前記垂直同期パルスに
おける同期レベルの期間のほぼ１／ｎ（但し、ｎは複
数）に相当する一定周期毎に第１のタイミング信号を出
力し、カウント値が該同期レベルの期間にほぼ相当する
値に達したときに第２のタイミング信号を出力し、リセ
ット信号が与えられたときには該カウント値をリセット
するタイミング部と、 前記入力信号を所定の閾値レベルと比較してその比較結
果に応じた２値の比較信号を出力する比較部と、前記比較信号の値に応じてカウント値を１ずつ増加また
は減少し、リセット信号に応じてそのカウント値をリセ
ットするアップダウン・カウンタと、 前記第１のタイミング信号が与えられたときに、前記ア
ップダウン・カウンタのカウント値に基づいて前記比較
信号の内で前記入力信号が前記閾値レベルを上回ってい
るものが過半数であるか否かを判定し、過半数と判定さ
れたときに前記リセット信号を出力し、前記第２のタイ
ミング信号が与えられたときには、該カウント値に基づ
いて該比較信号の内で該入力信号が該 閾値レベルを下回
っているものが過半数であるか否かを判定し、過半数と
判定されたときに同期検出信号を出力する判定部とを、 備えたことを特徴とする垂直同期検出回路。 - 【請求項３】 合成映像信号をクロック信号に従ってデ
ィジタル化した入力信号から垂直同期パルスを検出する
垂直同期検出回路であって、 前記クロック信号をカウントして前記垂直同期パルスに
おける同期レベルの期間のほぼ１／ｎ（但し、ｎは複
数）に相当する一定周期毎に第１のタイミング信号を出
力し、カウント値が該同期レベルの期間にほぼ相当する
値に達したときに第２のタイミング信号を出力し、リセ
ット信号が与えられたときには該カウント値をリセット
するタイミング部と、 前記入力信号を所定の閾値レベルと比較してその比較結
果に応じた２値の比較信号を出力する比較部と、 前記比較信号の値と予め与えられた重み付け係数に応じ
てカウント値を予め設定された数だけ増加または減少
し、リセット信号に応じてそのカウント値をリセットす
るアップダウン・カウンタと、 前記第１のタイミング信号が与えられたときに、前記ア
ップダウン・カウンタのカウント値に基づいて前記リセ
ット信号の出力を制御し、前記第２のタイミング信号が
与えられたときには、該カウント値に基づいて同期検出
信号の出力を制御する判定部とを、 備えたことを特徴とする垂直同期検出回路。 - 【請求項４】 合成映像信号をクロック信号に従ってデ
ィジタル化した入力信号から垂直同期パルスを検出する
垂直同期検出回路であって、 前記クロック信号をカウントして前記垂直同期パルスに
おける同期レベルの期間のほぼ１／ｎ（但し、ｎは複
数）に相当する一定周期毎に第１のタイミング信号を出
力し、カウント値が該同期レベルの期間にほぼ相当する
値に達したときに第２のタイミング信号を出力し、リセ
ット信号が与えられたときには該カウント値をリセット
するタイミング部と、 前記入力信号を複数の閾値レベルと比較してその比較結
果に応じた多値の比較信号を出力する比較部と、 前記比較信号の値に応じてカウント値を予め設定された
数だけ増加または減少し、リセット信号に応じてそのカ
ウント値をリセットするアップダウン・カウンタと、 前記第１のタイミング信号が与えられたときに、前記ア
ップダウン・カウンタのカウント値に基づいて前記リセ
ット信号の出力を制御し、前記第２のタイミング信号が
与えられたときには、該カウント値に基づいて同期検出
信号の出力を制御する判定部とを、 備えたことを特徴とする垂直同期検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002239755A JP3515775B1 (ja) | 2002-08-20 | 2002-08-20 | 垂直同期検出回路 |
| US10/396,812 US7046301B2 (en) | 2002-08-20 | 2003-03-26 | Vertical synchronous signal detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002239755A JP3515775B1 (ja) | 2002-08-20 | 2002-08-20 | 垂直同期検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004080534A JP2004080534A (ja) | 2004-03-11 |
| JP3515775B1 true JP3515775B1 (ja) | 2004-04-05 |
Family
ID=31884497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002239755A Expired - Fee Related JP3515775B1 (ja) | 2002-08-20 | 2002-08-20 | 垂直同期検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7046301B2 (ja) |
| JP (1) | JP3515775B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165955A (ja) * | 2005-12-09 | 2007-06-28 | Oki Electric Ind Co Ltd | 垂直同期信号生成装置 |
| JP4686420B2 (ja) * | 2006-09-05 | 2011-05-25 | Ｏｋｉセミコンダクタ株式会社 | サンプリングデータ平均化回路 |
| TWI462574B (zh) * | 2011-01-25 | 2014-11-21 | Sunplus Technology Co Ltd | 垂直同步信號分離裝置及其方法 |
| JP2016181055A (ja) * | 2015-03-23 | 2016-10-13 | 株式会社東芝 | 情報処理装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3809808A (en) * | 1972-09-13 | 1974-05-07 | Bell Telephone Labor Inc | Video sync separator |
| EP0309610B1 (de) * | 1987-10-02 | 1993-01-07 | Deutsche ITT Industries GmbH | Digitale Erzeugung von Vertikalsynchron- und Halbbild-Identifikationssignalen |
| US5031041A (en) * | 1989-04-20 | 1991-07-09 | Thomson Consumer Electronics, Inc. | Digital detector/filter for synchronizing signals |
| JPH0522627A (ja) | 1991-07-11 | 1993-01-29 | Nec Corp | 水平同期信号再生回路 |
| JPH05276407A (ja) | 1992-03-27 | 1993-10-22 | Sharp Corp | 同期信号選択回路 |
| JPH0851555A (ja) | 1994-08-09 | 1996-02-20 | Mitsubishi Denki Semiconductor Software Kk | ディジタル垂直同期信号分離回路 |
| KR960028179A (ko) * | 1994-12-06 | 1996-07-22 | 조셉 제이 락스 | 적응 동기 신호 분리기 |
| US5754251A (en) * | 1995-12-12 | 1998-05-19 | Trw Inc. | Digital video vertical synchronization pulse detector |
| JPH09214998A (ja) | 1996-02-02 | 1997-08-15 | Fujitsu Ten Ltd | 同期信号処理回路 |
| JP3547889B2 (ja) | 1996-02-22 | 2004-07-28 | 株式会社東芝 | 複合映像信号処理ｉｃ用垂直同期信号再生回路 |
| JPH11196288A (ja) | 1997-12-26 | 1999-07-21 | Toshiba Corp | 垂直同期分離回路 |
-
2002
- 2002-08-20 JP JP2002239755A patent/JP3515775B1/ja not_active Expired - Fee Related
-
2003
- 2003-03-26 US US10/396,812 patent/US7046301B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20040036802A1 (en) | 2004-02-26 |
| JP2004080534A (ja) | 2004-03-11 |
| US7046301B2 (en) | 2006-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4672639A (en) | Sampling clock pulse generator | |
| US5031041A (en) | Digital detector/filter for synchronizing signals | |
| US7176979B2 (en) | Synchronization pulse detection circuit | |
| JP3515775B1 (ja) | 垂直同期検出回路 | |
| JP2917519B2 (ja) | データスライス回路 | |
| US4335403A (en) | Horizontal countdown system for television receivers | |
| EP0660989B1 (en) | Bias control apparatus for a data slicer in an auxiliary video information decoder | |
| US5307165A (en) | Television signal kind discriminating apparatus | |
| EP0281169B1 (en) | Line synchronising circuit in a picture display device | |
| US5053869A (en) | Digital circuit arrangement detecting synchronizing pulses | |
| EP0927492A1 (en) | A delay correction circuit | |
| EP0819352B1 (en) | Vertical synchronisation signal detector | |
| JPS61172494A (ja) | バ−ストゲ−ト・パルス発生器 | |
| EP0580287B1 (en) | Method and apparatus for detecting a frame sync signal | |
| JP2525103B2 (ja) | Ｆｍ多重放送受信機 | |
| US5754251A (en) | Digital video vertical synchronization pulse detector | |
| JP2517961B2 (ja) | ビデオ信号のクランプ回路 | |
| JPH0119789B2 (ja) | ||
| JP2669331B2 (ja) | データ同期回路 | |
| JPS6116678A (ja) | フイ−ルド同期信号発生回路 | |
| JP3232594B2 (ja) | 同期回路 | |
| JP3121995B2 (ja) | 同期装置 | |
| KR950002212Y1 (ko) | 수직동기 분리회로 | |
| JPH08223446A (ja) | 同期信号検出回路 | |
| JP3412456B2 (ja) | 自動利得制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040116 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3515775 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |