JP4686420B2

JP4686420B2 - サンプリングデータ平均化回路

Info

Publication number: JP4686420B2
Application number: JP2006240347A
Authority: JP
Inventors: 雅彦大久保
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2006-09-05
Filing date: 2006-09-05
Publication date: 2011-05-25
Anticipated expiration: 2026-09-05
Also published as: US8166089B2; JP2008066857A; US20080059550A1

Description

本発明は、入力データを複数回サンプリングしてその平均値を算出するサンプリングデータ平均化回路に関する。

従来のサンプリングデータ平均化回路は、例えば、図１に示すように、サンプリング回路１、データ加算回路２、サンプリング命令回路３及びサンプリングデータ格納回路４から構成される。サンプリング回数を２^M回、サンプリングデータ幅をＮビットとする。サンプリング回路１はＮビット幅の入力データＤ₀₀₁、及びサンプリング開始フラグＳ₀₂₁を受け入れ、サンプリング完了フラグＳ₀₁₁、及びＮビット幅の出力データＤ₀₁₁を出力する。入力データＤ₀₀₁は時間変化するサンプリング対象データである。

サンプリング回路１は、図２に示すように、カウンタ１１、比較器１２、Ｎビット分のＡＮＤ回路１３[0]〜１３[N-1]、及びフリップフロップ（ＦＦ）１４、１５[0]〜１５[N-1]から構成される。カウンタ１１は、サンプリング開始フラグＳ₀₂₁の立ち上がりに応答してカウントアップを開始し、カウンタ値をＤ₁₁₁として出力する。カウンタ１１のカウントアップは比較器１２の比較出力Ｓ₁₁₁のフラグが立つと停止し、カウンタ値は初期値に戻る。比較器１２はカウンタ１１のカウンタ値Ｄ₁₁₁と固定値Ｄ₁₁₂とを比較し、Ｄ₁₁₁とＤ₁₁₂の値が等しいときＳ₁₁₁のフラグをセットする。比較器１２の比較出力Ｓ₁₁₁はＡＮＤ回路１３[0]〜１３[N-1]及びＦＦ１４に出力する。

ＡＮＤ回路１３[0]〜１３[N-1]は、比較器１２の比較出力Ｓ₁₁₁とＮビットの入力データＤ_001[0]〜Ｄ_001[N-1]との論理積をとり、データＤ_113[0]〜Ｄ_113[N-1]としてＦＦ１５[0]〜１５[N-1]に出力する。

ＦＦ１４及び１５[0]〜１５[N-1]にはクロックパルス及びリセットパルスが供給される。ＦＦ１４はクロックパルスに同期して比較器１２の比較出力Ｓ₁₁₁の値を取り込み、サンプリング完了フラグＳ₀₁₁として出力する。ＦＦ１５[0]〜１５[N-1]はクロックパルスに同期してＡＮＤ回路１３[0]〜１３[N-1]の出力データＤ_113[0]〜Ｄ_113[N-1]を取り込んで保存し、データＤ_011[0]〜Ｄ_011[N-1]として出力する。データＤ_011[0]〜Ｄ_011[N-1]がサンプリング回路１の出力データＤ₀₁₁、すなわちサンプリングされたデータである。

データ加算回路２は、図３に示すように、加算器２１とセレクタ２２を有する。加算器２１はＮビット（Ｎは１以上の整数）の加算を行い、サンプリング回路１のＮビットの出力データＤ₀₁₁とサンプリングデータ格納回路４のＮ＋Ｍビット（Ｍは１以上の整数）の出力データＤ₀₃₁とを加算し、データＤ₁₂₁としてセレクタ２２に出力する。セレクタ２２はＦＦ１４からのサンプリング完了フラグＳ₀₁₁に応じてサンプリング命令回路３の出力データＤ₀₃₁と加算器２１の出力データＤ₁₂₁とのいずれか一方をＮ＋ＭビットのデータＤ₀₂₁として出力する。すなわち、サンプリング完了フラグＳ₀₁₁が０を示すときデータＤ₀₃₁をＤ₀₂₁として出力し、サンプリング完了フラグＳ₀₁₁が１を示すときデータＤ₁₂₁をＤ₀₂₁として出力する。

サンプリング命令回路３は、図４に示すように、ＡＮＤ回路３１，３２、記憶回路３３、カウンタ３４及び比較器３５を有する。ＡＮＤ回路３１は記憶回路３３の出力データＳ₁₃₂の反転値とセレクトデータＳ₀₁₁との論理積をとり、データＳ₁₃₁を記憶回路３３に出力する。記憶回路３３はフリップフロップからなり、それにはクロックパルス及びリセットパルスが供給される。記憶回路３３はクロックパルスに同期してＡＮＤ回路３１の出力データＳ₁₃₁を取り込んで保存し、フラグデータＳ₁₃₂として出力する。

カウンタ３４はフラグデータＳ₁₃₂のフラグを受けるとカウントアップを開始し、カウンタ値をＳ₁₃₃として出力する。カウンタ１１のカウントアップは比較器３５の比較出力Ｓ₁₃₅のフラグが立つと停止し、カウンタ値は初期値に戻る。比較器３６はカウンタ３４のカウンタ値Ｓ₁₃₃と固定値Ｓ₁₃₄とを比較し、Ｓ₁₃₃とＳ₁₃₄との値が等しいときＳ₁₃₅のフラグをセットする。ＡＮＤ回路３２は、記憶回路３３の出力データＳ₁₃₂と比較器３６の比較結果Ｓ₁₃₅の反転値との論理積をとり、サンプリング開始フラグＳ₀₂₁として出力する。

サンプリングデータ格納回路４は、図５に示すように、フリップフロップからなる記憶回路４１[0]〜４１[N+M-1]からなり、それにはクロックパルス及びリセットパルスが供給される。また、記憶回路４１[0]〜４１[N+M-1]にはデータ加算回路２の出力データＤ₀₂₁（Ｄ_021[0]〜Ｄ_021[N+M-1]）が供給される。記憶回路４１[0]〜４１[N+M-1]はクロックパルスに同期してデータＤ_021[0]〜Ｄ_021[N+M-1]を取り込んで保存し、Ｄ_031[0]〜Ｄ_031[N+M-1]として出力する。Ｄ_031[0]〜Ｄ_031[N+M-1]がデータＤ₀₃₁であり、Ｄ_031[M]〜Ｄ_031[N+M-1]がサンプリングデータ平均化回路の出力データＤ₀₄₁である。

次に、かかる構成の従来のサンプリングデータ平均化回路の動作について説明する。サンプリング回路１への入力データＤ₀₀₁は図６に示すように時間変化するＤ_00A,Ｄ_00B，Ｄ_00C，……であるとする。図６は入力データＤ₀₀₁の他に、サンプリング完了フラグＳ₀₁₁、サンプリング開始フラグＳ₀₂₁、及びサンプリング回路１の出力データＤ₀₁₁のタイムチャートを示している。サンプリング命令回路３からのサンプリング開始フラグＳ₀₂₁が０から１となることにより立ち上がると、カウンタ１１がカウントアップを開始する。カウンタ１１のカウント値Ｄ₁₁₁が固定値に達すると、比較器１２の出力Ｓ₁₁₁が０から１に変化し、それに応じてその時点の入力データＤ_001[0]〜Ｄ_001[N-1]がＡＮＤ回路１３[0]〜１３[N-1]介してＦＦ１５[0]〜１５[N-1]に保存される。よって、サンプリング回路１の出力データＤ₀₁₁が得られる。それと同時にＦＦ１４から出力されるサンプリング完了フラグＳ₀₁₁が０から１となることにより立ち上がる。

図７はデータ加算回路２に入力されるサンプリング完了フラグＳ₀₁₁、サンプリング回路１の出力データＤ₀₁₁及びサンプリングデータ格納回路４の出力データＤ₀₃₁、並びにデータ加算回路２の出力データＤ₀₂₁の間の関係をタイムチャートとして示している。図７に示されたように、サンプリング完了フラグＳ₀₁₁が０のときにはその時点のサンプリングデータ格納回路４の出力データＤ₀₃₁がそのまま出力データＤ₀₂₁とされる。サンプリング完了フラグＳ₀₁₁が１となると、その時点のサンプリング回路１の出力データＤ₀₁₁とサンプリングデータ格納回路４の出力データＤ₀₃₁との加算値Ｄ₁₂₁が出力データＤ₀₂₁とされる。

図８はサンプリング命令回路３に入力されるサンプリング完了フラグＳ₀₁₁、サンプリング命令回路３から出力されるサンプリング開始フラグＳ₀₂₁、及びサンプリング命令回路３内のカウンタ３４のカウンタ値をＳ₁₃₃の間の関係をタイムチャートとして示している。サンプリング回路１からサンプリング完了フラグＳ₀₁₁の立ち上がりに応答してサンプリング命令回路３では、記憶回路３３がクロックパルスに同期してＡＮＤ回路３１の出力データＳ₁₃₁を取り込んで保存し、フラグデータＳ₁₃₂として出力する。サンプリング完了フラグＳ₀₁₁が１であるとき、その１を示すフラグデータＳ₁₃₂がＡＮＤ回路３２を介してサンプリング開始フラグＳ₀₂₁として出力される。また、フラグデータＳ₁₃₂の立ち上がりに応答してカウンタ３４がカウントアップを開始する。そのカウンタ値Ｓ₁₃₃が固定値Ｓ₁₃₄（２^M）に達すると比較器３５の比較出力Ｓ₁₃₅のフラグが立ち上がり、それに応答してＡＮＤ回路３２によるフラグデータＳ₁₃₂のサンプリング開始フラグＳ₀₂₁としての出力が遮断され、カウンタ３４はカウントアップを停止し、そのカウンタ値Ｓ₁₃₃は初期値に戻る。

図９はクロックパルスＣＫ、データ加算回路２からサンプリングデータ格納回路４に供給されるデータＤ₀₂₁、サンプリングデータ格納回路４の出力データＤ₀₃₁及びＤ₀₄₁の間の関係をタイムチャートとして示している。クロックパルスＣＫの立ち上がりに応じてデータ加算回路２から供給されるデータＤ₀₂₁が記憶回路４１[0]〜４１[N+M-1]によって保存され、それが出力データＤ₀₃₁となる。出力データＤ₀₃₁の上位Ｎビット（図９では上位３ビット）が平均化出力データＤ₀₄₁である。

２^M個のサンプリングデータは加算回路２により加算されてサンプリング格納回路４に格納される。格納されたデータは結果として２^M個のデータの和となる。この値を２^Mで割ったものがデータの平均値となる。２^Mで割ると、２進数表記では、下位Ｍビットを削除したものとなる。下位Ｍビットは余りとなる。従って、サンプリング格納回路４内の記憶回路４１[N+M-1]〜４１[M]が下位Ｍビットを切り捨てた２^M個のサンプリングデータの平均値となる。

しかしながら、従来のサンプリングデータ平均化回路においては、サンプリング回数が固定であり、任意のサンプリング回数を設定するものではなかった。それ故、入力データの変化内容に応じて最適なサンプリング回数だけ入力データをサンプリングしてそのサンプリングデータについての平均化を行うことはできなかった。

そこで、本発明の目的は、任意のサンプリング回数だけ入力データをサンプリングしてその平均化を行うことができるサンプリングデータ平均化回路を提供することである。

本発明によるサンプリングデータ平均化回路は、入力データを複数回サンプリングしてその平均値を算出するサンプリングデータ平均化回路であって、任意のサンプリング回数を設定するサンプリング回数設定手段と、前記サンプリング回数設定手段によって設定されたサンプリング回数だけ入力データを所定のタイミングでサンプリングするサンプリング手段と、前記サンプリング手段によってデータのサンプリングが行われる毎にそのサンプリングされたデータを前記サンプリング回数設定手段によって設定されたサンプリング回数で割り算する割算手段と、前記割算手段による割算結果を順次積算する積算手段と、を備え、前記積算手段による積算結果から平均値を得ることを特徴としている。

かかる本発明によるサンプリングデータ平均化回路においては、データのサンプリングが行われる毎にそのサンプリングされたデータをサンプリング回数設定手段によって任意に設定されたサンプリング回数で割り算し、それを積算して平均値を求めるので、任意のサンプリング回数だけ入力データをサンプリングしてその平均化を行うことができる。

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

図１０は本発明の第１の実施例のサンプリングデータ平均化回路を示している。この平均化回路は、サンプリング回路１、データ加算回路２、サンプリング命令回路３ａ及びサンプリングデータ格納回路４の他に、データ格納セレクタ５及びサンプリング回数設定回路６を備えている。

データ格納セレクタ５は、図１１に示すように、セレクタ回路５１[0]〜５１[N+M-1]を備え、サンプリング回路１のＮビット幅の出力データＤ₀₁₁と、サンプリング回数設定回路６から出力されるサンプリング回数データＤ₀₆₁とを受け入れ、出力データＤ₀₅₁を生成してデータ加算回路２に出力する。出力データＤ₀₅₁はＤ_051[0]〜Ｄ_051[N+M-1]からなる。

図１２はＮ＝３，Ｍ＝３のときのデータ格納セレクタ５の構成を示している。すなわち、セレクタ回路５１[0]〜５１[5]からなり、６ビットのデータＤ₀₅₁（Ｄ_051[0]〜Ｄ_051[5]を出力する。

図１２のセレクタ回路５１[0]〜５１[5]のうちのセレクタ回路５１[3]は、図１３に示すように、３入力ＮＯＲ回路２５１〜２５３及びセレクタ２５４〜２５６を備えている。３入力ＮＯＲ回路２５１はサンプリング回数データＤ_061[1]の反転とＤ_061[2]とＤ_061[0]とを入力とし、信号Ｄ₂₅₁を出力し、Ｄ₀₆₁[2:0]=3'b010の時にのみ出力Ｄ₂₅₁は1となる。３入力ＮＯＲ回路２５２はサンプリング回数データＤ_061[0]の反転とＤ_061[1]とＤ_061[2]とを入力とし、信号Ｄ₂₅₂を出力し、Ｄ₀₆₁[2:0]=3'b001の時にのみ出力信号Ｄ₂₅₂は1となる。３入力ＮＯＲ回路２５３はサンプリング回数データＤ_061[0]とＤ_061[1]とＤ_061[2]とを入力とし、信号Ｄ₂₅₃を出力し、Ｄ₀₆₁[2:0]=3'b000の時にのみ出力信号Ｄ₂₅₃は1となる。

なお、上記のＤ₀₆₁[2:0]の表記はデータＤ₀₆₁のＤ_061[2]〜Ｄ_061[0]の３ビットを示している。また、上記の「3'b010」の表記では、「3'b」は３ビットデータであることを示し、その３ビットが上位ビットから下位ビットに向けて「010」であることを示している。

セレクタ２５４は３入力ＮＯＲ回路２５１の出力信号Ｄ₂₅₁をセレクト信号とし、そのセレクト信号に応じて入力1'b0とＤ_011[2]とのいずれか一方を選択して信号Ｄ₂₅₅として出力する。セレクタ２５５は３入力ＮＯＲ回路２５２の出力信号Ｄ₂₅₂をセレクト信号とし、そのセレクト信号に応じて信号Ｄ₂₅₅とＤ_011[1]とのいずれか一方を選択して信号Ｄ₂₅₆として出力する。セレクタ２５６は３入力ＮＯＲ回路２５３の出力信号Ｄ₂₅₃をセレクト信号とし、そのセレクト信号に応じて信号Ｄ₂₅₆とＤ_011[0]とのいずれか一方を選択し、信号Ｄ_051[3]として出力する。

Ｄ₀₆₁[2:0]=3'b000の時はＤ₂₅₃が1をとるため、サンプリング回路１の出力データＤ_011[0]がＤ_051[3]として出力される。Ｄ₀₆₁[2:0]=3'b001の時はＤ₂₅₂が1をとるため、サンプリング回路１の出力データＤ_011[1]がＤ_051[3]として出力される。Ｄ₀₆₁[2:0]=3'b010の時はＤ₂₅₁が1をとるため、サンプリング回路１の出力データＤ_011[2]がＤ_051[3]として出力される。Ｄ₀₆₁[2:0]が上記以外の値である場合にはセレクタ２５４〜２５６へのセレクト信号が全て０になるため、1'b0がＤ_051[3]として出力される。

このようにセレクタ回路５１[3]では、サンプリング回数データＤ₀₆₁をセレクト信号としてサンプリング回数データＤ₀₆₁の値により、信号Ｄ_051[3]として出力する入力値Ｄ₀₁₁を下位ビットへシフトすることが行われる。

図１１に示したデータ格納セレクタ５は全てこのように、サンプリング回数データＤ₀₆₁の値に応じて出力するデータを選択している。これによりサンプリング回数データＤ₀₆₁の値を２^I回(Ｉ≦Ｍ)とすると、データ格納セレクタ５によりＮビット幅のＤ₀₁₁は上位ビットからIビットだけ下位ビットへシフトしてデータＤ₀₅₁に割当られる。データＤ₀₅₁においてＤ₀₁₁の割り当てられたビット以外のビットは０とされる。

図１４は、Ｎ＝３，Ｍ＝４とし、データＤ₀₁₁を固定した場合のデータ格納セレクタ５の動作を示すタイムチャートである。２^IのＩを時間順に１，３，２としてサンプリング回数データＤ₀₆₁が変化するとき、そのＤ₀₆₁の値によりデータＤ₀₁₁が割り当てられるＤ₀₅₁のビットが変更される。

次に、サンプリング回数設定回路６は、図１５に示すように、セレクタ６１[0]〜６１[L-1]と、フリップフロップからなる記憶回路６２[0]〜６２[L-1]から構成される。サンプリング回数設定回路６においては、入力としてＬビットのデータＤ_071[0]〜Ｄ_071[L-1]とライトイネーブルＳ₀₃₁とが供給され、出力としてＬビットのサンプリング回数データＤ_061[1]〜Ｄ_061[L-1]が生成される。記憶回路６２[0]〜６２[L-1]各々はクロックパルスに同期してセレクタ６１[0]〜６１[L-1]から供給されるデータを保存し、その保存データを出力する。

例えば、操作部（図示せず）から入力された任意のデータＤ_071[0]〜Ｄ_071[L-1]がライトイネーブルＳ₀₃₁が１であるときセレクタ６１[0]〜６１[L-1]を介して記憶回路６２[0]〜６２[L-1]に供給され、その供給データが記憶回路６２[0]〜６２[L-1]によってサンプリング回数データＤ_061[1]〜Ｄ_061[L-1]として保存出力される。ライトイネーブルＳ₀₃₁が０であるときには、そのときのサンプリング回数データＤ_061[1]〜Ｄ_061[L-1]がセレクタ６１[0]〜６１[L-1]を介して記憶回路６２[0]〜６２[L-1]に供給され、その供給データが記憶回路６２[0]〜６２[L-1]によってサンプリング回数データＤ_061[1]〜Ｄ_061[L-1]として保存出力される。サンプリング回数データＤ_061[1]〜Ｄ_061[L-1]は２の乗数の値を示す。

サンプリング命令回路３ａは、図４に示したサンプリング命令回路３では固定値が比較器３５に供給される構成であったが、本実施例のサンプリングデータ平均化回路のものは図１６に示すように、サンプリング回数設定回路６から出力されたサンプリング回数データＤ₀₆₁が比較器３５に供給される。その他の構成は図４に示した回路３と同一である。

サンプリング命令回路３ａにおいては、比較器３５がカウンタ３４のカウンタ値Ｓ₁₃₃とサンプリング回数データＤ₀₆₁とを比較し、Ｓ₁₃₃とＤ₀₆₁との値が等しいときＳ₁₃₅のフラグをセットする。ＡＮＤ回路３２は、記憶回路３３の出力データＳ₁₃₂と比較器３５の比較結果Ｓ₁₃₅の反転値との論理積をとり、サンプリング開始フラグＳ₀₂₁として出力する。

図１０の平均化回路のその他のサンプリング回路１、データ加算回路２、及びサンプリングデータ格納回路４は図１のものと同一である。

なお、データ格納セレクタ５が割算手段であり、データ加算回路２及びサンプリングデータ格納回路４が積算手段に相当する。

かかる構成の本発明によるサンプリングデータ平均化回路においては、サンプリング回数設定回路６によってサンプリング回数２^Iが設定される。それはサンプリング回数データＤ₀₆₁としてサンプリング命令回路３ａに供給される。サンプリング命令回路３ａは入力データＤ₀₆₁に応じて２^I回のサンプリング命令をサンプリング回路１に出力する。

サンプリング回路１によるサンプリング結果のデータＤ₀₁₁はデータ格納セレクタ５を経てＤ₀₅₁としてデータ加算回路２に供給され、そこでデータＤ₀₃₁と加算される。加算結果のデータＤ₀₂₁はサンプリングデータ格納回路４に供給され、そこに保持される。保持出力データＤ₀₃₁が得られ、それはデータ加算回路２における次のＤ₀₅₁との加算に用いられる。

２^I回のサンプリング回数データを取得すると、サンプリングデータ格納回路４のＤ₀₄₁、すなわちＤ₀₃₁の上位ビット[Ｎ+M-1:M]より２^I回サンプリングの平均値が得られる。なお、Ｄ₀₃₁の上位ビット[Ｎ+M-1:M]の表記はＤ_031[M]〜Ｄ_031[N+M-1]を示している。この表記方法は以下の他のデータについても同様に用いている。

図１７はＮ＝３，Ｍ＝３，Ｉ＝２とした時のサンプリング開始フラグＳ₀₂₁、サンプリング完了フラグＳ₀₁₁、入力データＤ₀₀₁、サンプリング回路１の出力データＤ₀₁₁、データ格納セレクタ５の出力データＤ₀₅₁、サンプリングデータ格納回路４の出力データＤ₀₃₁、及び加算回路２の出力データＤ₀₂₁のタイムチャートを示している。入力データＤ₀₀₁はランダムに変化する。サンプリング開始フラグＳ₀₂₁が１となった後にサンプリングが完了すると、サンプリング完了フラグＳ₀₁₁が１となる。この時、入力データＤ₀₀₁の値がサンプリング回路１によってサンプリングされた結果の出力データＤ₀₁₁となる。

上記のようにＮ＝３，Ｍ＝３，Ｉ＝２のために３ビット幅のＤ₀₁₁はデータ格納セレクタ５の出力データＤ₀₅₁の[3:1]に割り振られる。それ以外のビットは０とされる。データ格納セレクタ５の出力データＤ₀₅₁の値は、Ｉだけシフトされた値、すなわちＤ₀₁₁をサンプリング回数２^Iで割った値を示す。その出力データＤ₀₅₁の値は、加算回路２において積算値であるサンプリングデータ格納回路４の出力データＤ₀₃₁と加算され、出力データＤ₀₂₁となる。第１のサンプリング結果によるデータＤ₀₅₁は6'b000100であり、サンプリングデータ格納回路４の出力データＤ₀₃₁は初期値では6'b000000となっており、加算結果の出力データＤ₀₂₁は6'b000100である。その出力データＤ₀₂₁はサンプリングデータ格納回路４に保存され、出力データＤ₀₃₁となる。その出力データＤ₀₃₁は加算回路２における第２のサンプリング結果のデータＤ₀₅₁の値6'b001110との加算に用いられる。

このようにして、サンプリング回数２^I＝４回のサンプリングが完了した後、加算回路２の出力データＤ₀₂₁として6'b011100が積算結果として出力される。その出力データＤ₀₂₁の上位３ビット[5:3]は平均値であるので、４回サンプリングの平均値は3'b011となる。

このように、第１の実施例の平均化回路においては、サンプリング回数設定回路６にて任意のサンプリング回数２^Iを入力し、入力される対象データに対して最適なサンプリング回数に応じた平均化処理を施すので、その平均値を得ることが可能となる。

図１８は本発明の第２の実施例のサンプリングデータ平均化回路を示している。この平均化回路は、サンプリング回路１、データ加算回路２、サンプリング命令回路３ａ、サンプリングデータ格納回路４ａ、データ格納セレクタ５及びサンプリング回数設定回路６を備えている。

サンプリングデータ格納回路４ａは、図１９に示すように、フリップフロップからなる記憶回路４２[0]〜４２[N+M-1]からなり、それにはクロックパルス及びリセットパルスが供給される。また、記憶回路４２[0]〜４２[N+M-1]にはデータ加算回路２の出力データＤ₀₂₁（Ｄ_021[0]〜Ｄ_021[N+M-1]）が供給される。記憶回路４２[0]〜４２[N+M-1]はクロックパルスに同期してデータＤ_021[0]〜Ｄ_021[N+M-1]を取り込んで保存し、Ｄ_032[0]〜Ｄ_032[N+M-1]として出力する。Ｄ_032[0]〜Ｄ_032[N+M-1]がデータＤ₀₃₂であり、Ｄ_031[M]〜Ｄ_031[N+M-1]がサンプリングデータ平均化回路の出力データＤ₀₄₂である。

リセットパルスの供給により、平均値を算出する毎の記憶回路４２[M-1]の初期値は１であり、それ以外の記憶回路４２[0]〜４２[M-2]，４２[M]〜４２[N+M-1]の初期値は０である。これは、余りのビットＤ_032[0]〜Ｄ_032[M-1]のうちの最上位ビットＤ_032[M-1]に１を加えて、平均値Ｄ₀₄₂に対して余りのビットＤ_032[0]〜Ｄ_032[M-1]の四捨五入を可能にしている。

余りのビット[M-1:0]の値は000…000から111…111までの値を取ることができ、この下位ビットの中心値は100…000となる。よって、100…000以上の余りデータの最上位ビットに1を加えると、１つ上のビットに桁上げが発生し、一方、100…000未満(011…111以下)のデータの最上位ビットに1を加えると最上位ビットが1となるだけで、上位のデータへの桁上げは発生しない。すなわち、記憶回路４２[M-1]の初期値を１とすることにより四捨五入が可能となる。

図２０は第２の実施例においてデータビット幅Ｎ＝３，Ｍ＝３，Ｉ＝２とした時のサンプリング開始フラグＳ₀₂₁、サンプリング完了フラグＳ₀₁₁、入力データＤ₀₀₁、サンプリング回路１の出力データＤ₀₁₁、データ格納セレクタ５の出力データＤ₀₅₁、サンプリングデータ格納回路４の出力データＤ₀₃₁、及び加算回路２の出力データＤ₀₂₁のタイムチャートを示している。なお、Ｓ₀₂₁、Ｓ₀₁₁、Ｄ₀₀₁、Ｄ₀₁₁、及びＤ₀₅₁の各値については第１の実施例の動作例として図１７に示した各値と同一である。

図２０において、サンプリング回路１から出力されるサンプリング結果の３ビット幅のデータＤ₀₁₁はデータ格納セレクタ５においてデータＤ₀₅₁の[Ｎ+M-I-1:M-I]=[3:1]に割当られる。データＤ₀₅₁は加算回路２によってサンプリングデータ格納回路４ａの出力データＤ₀₃₂と加算される。第１のサンプリング結果によるデータＤ₀₅₁は6'b000100であり、サンプリングデータ格納回路４ａの出力データＤ₀₃₂は初期値では6'b000100となっている。よって、加算されたデータＤ₀₂₁は6'b001000となる。その加算結果のデータＤ₀₂₁はサンプリングデータ格納回路４ａの記憶回路４２[0]〜４２[5]に格納される。その記憶回路４２[0]〜４２[5]の出力データＤ₀₃₂は加算回路２における第２のサンプリング結果によるデータＤ₀₅₁の値6'b001110との加算に用いられる。これが第３のサンプリング結果によるデータＤ₀₅₁の値6'b000100、そして第４のサンプリング結果によるデータＤ₀₅₁の値6'b000110について行われる。この４回の加算値6'b100000は記憶回路４２[5]〜４２[0]の６ビットにて示され、その上位３ビットの値3'b100が平均値Ｄ₀₄₂である。

上記した第１の実施例の動作例として図１７に示した場合と比べると、第１の実施例では余りデータの切り捨てのため平均値は3'b011となっているが、第２の実施例の動作例では余りデータの四捨五入を行うため平均値は3'b100となる。

よって、第２の実施例の平均化回路においては、サンプリング回数設定回路６にて任意のサンプリング回数２^Iを入力し、入力される対象データに対して最適なサンプリング回数に応じた平均化処理を施すので、その平均値を得ることが可能となる。また、余りデータの四捨五入を行うため精度の高い平均値を出力することができる。

図２１は本発明の第３の実施例のサンプリングデータ平均化回路を示している。この平均化回路は、サンプリング回路１、データ加算回路２ａ、サンプリング命令回路３ａ、サンプリングデータ格納回路４ａ、データ格納セレクタ５、サンプリング回数設定回路６ａ、最大値検出回路７及び最小値検出回路８を備えている。

データ加算回路２ａは、図２２に示すように、加算器２１及びセレクタ２２の他に、カウンタ２３、比較器２４及び演算器２５を備えている。加算器２１及びセレクタ２２からなる部分は図３に示したデータ加算回路２のものと同一である。セレクタ２２の出力データＤ₁₂₂は演算器２５に供給される。カウンタ２３はサンプリング完了フラグＳ₀₁₁が０から１に変化する毎にカウントアップを行う。カウンタ２３のカウント値Ｄ₁₂₃は比較器２４に供給される。比較器２４はカウンタ２３のカウント値Ｄ₁₂₃がサンプリング回数設定回路６ａから供給されるサンプリング回数データＤ₀₆₂＝２^I＋２に等しくなると、出力する一致フラグＳ₁₂₁を０から１に変化させる。一致フラグＳ₁₂₁はカウンタ２３及び演算器２５に供給される。カウンタ２３は一致フラグＳ₁₂₁が１になるとカウント値Ｄ₁₂₃を０にクリアする。演算器２５は一致フラグＳ₁₂₁が１になるとセレクタ２２の出力データＤ₁₂₂からデータＤ₀₈₁及びＤ₀₉₁の値を減算し、その結果のデータＤ₀₂₂をサンプリングデータ格納回路４ａに出力する。データＤ₀₈₁は最大値検出回路７から供給され、データＤ₀₉₁は最小値検出回路８から供給される。

最大値検出回路７は、図２３に示すように、フリップフロップからなる記憶回路７１と、比較器７２とから構成される。記憶回路７１はクロックパルスに同期して比較器７２の出力データＤ₀₈₁を最大値として保存し、それを最大値Ｄ₁₇₁として比較器７２に出力する。比較器７２は記憶回路７１に保存された最大値Ｄ₁₇₁と、データ格納セレクタ５の出力データＤ₀₅₁とを比較する。出力データＤ₀₅₁が保存された最大値Ｄ₁₇₁を越えると、その出力データＤ₀₅₁が比較器７２から出力データＤ₀₈₁として出力されると共に、その後、クロックパルスに同期して記憶回路７１の保存データＤ₁₇₁が更新される。

最小値検出回路８は、図２４に示すように、フリップフロップからなる記憶回路８１と、比較器８２とから構成される。記憶回路８１はクロックパルスに同期して比較器８２の出力データＤ₀₉₁を最小値として保存し、それを最小値Ｄ₁₈₁として比較器８２に出力する。比較器８２は記憶回路８１に保存された最小値Ｄ₁₈₁と、データ格納セレクタ５の出力データＤ₀₅₁とを比較する。出力データＤ₀₅₁が保存された最小値Ｄ₁₈₁を下回ると、その出力データＤ₀₅₁が比較器８２から出力データＤ₀₉₁として出力されると共に、その後、クロックパルスに同期して記憶回路８１の保存データＤ₁₈₁が更新される。

サンプリング回数設定回路６ａは、図２５に示すように、第１及び第２の実施例に示したサンプリング回数設定回路６と同様に、セレクタ６１[0]〜６１[L-1]と、記憶回路６２[0]〜６２[L-1]とを備える他に、加算回路６３と、セレクタ回路６４とを備えている。加算回路６３は記憶回路６２[0]〜６２[L-1]から出力されるデータＤ₁₆₁に２を加算してＤ₁₆₂として出力する。セレクタ回路６４は入力フラグＳ₀₄₁の内容に応じて記憶回路６２[0]〜６２[L-1]から出力されるデータＤ₁₆₁と、加算回路６３の出力データＤ₁₆₂とのいずれか一方をサンプリング回数データＤ₀₆₂として出力する。入力フラグＳ₀₄₁が１を示すときには、Ｄ₁₆₂がサンプリング回数データＤ₀₆₂とされる。入力フラグＳ₀₄₁が０を示すときには、データＤ₁₆₁がサンプリング回数データＤ₀₆₂とされ、この場合には上記の第２の実施例と同様に動作する。

サンプリング回数データＤ₀₆₂はデータ加算回路２ａ、サンプリング命令回路３ａ、及びデータ格納セレクタ５に供給される。サンプリング命令回路３ａでは、図１６におけるデータＤ₀₆₁に代えてデータＤ₀₆₂が供給される。同様に、データ格納セレクタ５では、図１１におけるデータＤ₀₆₁に代えてデータＤ₀₆₂が供給される。

図２６は、第３の実施例においてサンプリング完了フラグＳ₀₁₁、データ格納セレクタ５の出力データＤ₀₅₁、サンプリングデータ格納回路４ａの出力データＤ₀₃₂、加算回路２ａの出力データＤ₀₂₂、最大値検出回路７よる検出最大値Ｄ₀₈₁、及び最小値検出回路８よる検出最小値Ｄ₀₉₁のタイムチャートを示している。入力フラグＳ₀₄₁が１を示すとしているので、サンプリング回数２^I＋２だけのサンプリング動作が完了すると、加算結果Ｄ₀₃₂＝Ａ＋Ｄ＋Ｃから最大値Ｄ₀₈₁＝Ｅ及び最小値Ｄ₀₉₁＝Ｆが減算される。

図２７は、第３の実施例においてデータビット幅Ｎ＝３，Ｍ＝３，Ｉ＝２とした時のサンプリング開始フラグＳ₀₂₁、サンプリング完了フラグＳ₀₁₁、入力データＤ₀₀₁、サンプリング回路１の出力データＤ₀₁₁、データ格納セレクタ５の出力データＤ₀₅₁、サンプリングデータ格納回路４ａの出力データＤ₀₃₂、加算回路２ａ内のセレクタ２３の出力データＤ₁₂₂、最大値検出回路７よる検出最大値Ｄ₀₈₁、最小値検出回路８よる検出最小値Ｄ₀₉₁、及び加算回路２ａの出力データＤ₀₂₂のタイムチャートを示している。入力フラグＳ₀₄₁が１を示し、サンプリング回数は２^I＋２回＝６回である。

図２７において、最大値検出回路７よる検出最大値Ｄ₀₈₁は3'b111、すなわちデータ格納セレクタ５の出力データＤ₀₅₁からの値としては6'b001110である。また、最小値検出回路８よる検出最小値Ｄ₀₉₁は3'b001、すなわちデータ格納セレクタ５の出力データＤ₀₅₁からの値としては6'b000010である。加算回路２ａでは、サンプリング回数の６回の加算が行われたとき、セレクタ２２の出力データＤ₁₂₂が６回分の加算結果となり、6'b111000である。演算器２５は比較器２４から一致フラグＳ₁₂₁に応答してセレクタ２２の出力データＤ₁₂₂＝6'b111000から最大値Ｄ₀₈₁及び最小値Ｄ₀₉₁を差し引く。よって、演算器２５の出力データＤ₀₂₂＝6'b101000が得られ、そのデータはサンプリングデータ格納回路４ａの記憶回路４２[5]〜４２[0]の６ビットにて示され、その上位３ビットの値3'b101が平均値Ｄ₀₄₂である。

サンプリングされる入力データは時系列で変化するデータであるので、ノイズデータ等の特異な極大および極小データを示す場合がある。これらのデータを通常データとして扱い平均値を算出すると、扱うデータやサンプリング回数によっては特異データに大きく依存した値が得られ、期待する平均値を得られない場合が生ずる可能性がある。しかしながら、かかる第３の実施例の平均化回路によれば、任意に設定されたサンプリング回数２^Iに最大値及び最小値の２回を加えた回数だけサンプリングを実行し、そのサンプリングしたデータのうちから最大値Ｄ₀₈₁及び最小値Ｄ₀₉₁を検出し、それら最大値Ｄ₀₈₁及び最小値Ｄ₀₉₁だけを２^I＋２回分の加算出力データＤ₁₂₂から減算することによりその算出結果からサンプリング回数２^I分の平均値Ｄ₀₄₂を得ることができる。よって、サンプリングデータからノイズデータ等の特異な極大および極小点を除いた平均値を精度よく得ることが可能である。

従来のサンプリングデータ平均化回路を示すブロック図である。図１の回路中のサンプリング回路を示すブロック図である。図１の回路中のデータ加算回路を示すブロック図である。図１の回路中のサンプリング命令回路を示すブロック図である。図１の回路中のサンプリングデータ格納回路を示すブロック図である。図２のサンプリング回路の動作例を示す図である。図３のデータ加算回路の動作例を示す図である。図４のサンプリング命令回路の動作例を示す図である。図５のサンプリングデータ格納回路の動作例を示す図である。本発明の第１の実施例を示すブロック図である。図１０の回路中のデータ格納セレクタを示すブロック図である。Ｎ＝３，Ｍ＝３の場合の図１０の回路中のデータ格納セレクタを示すブロック図である。図１２のデータ格納セレクタ中の１つのセレクタ回路を示すブロック図である。図１１のデータ格納セレクタの動作例を示す図である。図１０の回路中のサンプリング回数設定回路を示すブロック図である。図１０の回路中のサンプリング命令回路を示すブロック図である。図１０の回路の動作例を示す図である。本発明の第２の実施例を示すブロック図である。図１８の回路中のサンプリングデータ格納回路を示すブロック図である。図１８の回路の動作例を示す図である。本発明の第３の実施例を示すブロック図である。図２１の回路中のデータ加算回路を示すブロック図である。図２１の回路中の最大値検出回路を示すブロック図である。図２１の回路中の最小値検出回路を示すブロック図である。図２１の回路中のサンプリング回数設定回路を示すブロック図である。図２２のデータ加算回路の動作例を示す図である。図２１の回路の動作例を示す波形図である。

符号の説明

１サンプリング回路
２，２ａデータ加算回路
３，３ａサンプリング命令回路
４，４ａサブリングデータ格納回路
５データ格納セレクタ
６，６ａサンプリング回数設定回路
７最大値検出回路
８最小値検出回路

Claims

入力データを複数回サンプリングしてその平均値を算出するサンプリングデータ平均化回路であって、
任意のサンプリング回数を設定するサンプリング回数設定手段と、
前記サンプリング回数設定手段によって設定されたサンプリング回数だけ入力データを所定のタイミングでサンプリングするサンプリング手段と、
前記サンプリング手段によってデータのサンプリングが行われる毎にそのサンプリングされたデータを前記サンプリング回数設定手段によって設定されたサンプリング回数で割り算する割算手段と、
前記割算手段による割算結果を順次積算する積算手段と、を備え、
前記積算手段による積算結果から平均値を得ることを特徴とするサンプリングデータ平均化回路。
前記割算手段は、前記サンプリング手段によってサンプリングされたデータをＮビット（Ｎは１以上の整数）とし、割算結果をＮ＋Ｍビット（Ｍは１以上の整数）とし、前記サンプリング回数設定手段によって設定されたサンプリング回数を２^I（Ｉは１以上の整数でＩ≦Ｍ）とすると、前記サンプリングされたデータをＮ＋Ｍビットの上位ビットからIビットだけ下位ビットへシフトし、残りのビットを０とすることによって前記Ｎ＋Ｍビットの割算結果を生成して前記積算手段に供給することを特徴とする請求項１記載のサンプリングデータ平均化回路。
前記積算手段は、前記Ｎ＋Ｍビットの割算結果を積算し、その積算結果の上位Ｎビットを前記平均値とすることを特徴とする請求項１又は２記載のサンプリングデータ平均化回路。
前記積算手段は、上位からＮ＋１ビット目を１とし、その他のビットを０する前記Ｎ＋Ｍビットの積算初期値を設定し、これにより、前記積算結果の下位Ｍビットを四捨五入した前記上位Ｎビットの前記平均値を算出することを特徴とする請求項１ないし３のいずれか１記載のサンプリングデータ平均化回路。
前記サンプリング手段は、前記サンプリング回数設定手段によって設定されたサンプリング回数＋２だけ前記入力データを所定のタイミングでサンプリングし、
前記積算手段は、前記割算手段による割算結果のデータ値のうちのから最大値を検出する最大値検出手段と、
前記割算手段による割算結果のデータ値のうちのから最小値を検出する最小値検出手段と、
前記割算手段による割算結果を前記サンプリング回数＋２だけ積算した結果から前記最大値及び前記最小値を減算して前記サンプリング回数だけの積算結果を得る演算手段と、を備えることを特徴とする請求項１記載のサンプリングデータ平均化回路。