JPH05314165A - 擬似移動平均回路 - Google Patents
擬似移動平均回路Info
- Publication number
- JPH05314165A JPH05314165A JP4118677A JP11867792A JPH05314165A JP H05314165 A JPH05314165 A JP H05314165A JP 4118677 A JP4118677 A JP 4118677A JP 11867792 A JP11867792 A JP 11867792A JP H05314165 A JPH05314165 A JP H05314165A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- multiplier
- subtractor
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
Abstract
(57)【要約】
【目的】本発明は移動平均長Ｎの変更を容易に行うこと
ができ、且つ初期状態から安定な出力データを得るまで
の時間を短時間とすることができる擬似移動平均回路を
提供することを目的とする。 【構成】減算器で入力データと前回のサンプリング時の
出力データとを減算し、この減算データを乗算器におい
て任意に設定される乗数Ｋとで乗算し、この乗算データ
を積算器によって前回までの所定サンプリング回数Ｎ分
だけ積算したデータに積算し、この積算データが減算器
へフィードバックされる際に、積算データを１／Ｎ×Ｋ
した値と同一となるようにして構成する。
ができ、且つ初期状態から安定な出力データを得るまで
の時間を短時間とすることができる擬似移動平均回路を
提供することを目的とする。 【構成】減算器で入力データと前回のサンプリング時の
出力データとを減算し、この減算データを乗算器におい
て任意に設定される乗数Ｋとで乗算し、この乗算データ
を積算器によって前回までの所定サンプリング回数Ｎ分
だけ積算したデータに積算し、この積算データが減算器
へフィードバックされる際に、積算データを１／Ｎ×Ｋ
した値と同一となるようにして構成する。
Description
【０００１】
【産業上の利用分野】本発明はデジタル信号処理におい
てデータの移動平均値を演算することにより、雑音を含
む入力データから真のデータのみを得る擬似移動平均回
路に関する。
てデータの移動平均値を演算することにより、雑音を含
む入力データから真のデータのみを得る擬似移動平均回
路に関する。
【０００２】デジタル信号処理において変化の激しいサ
ンプル値系列を扱う時、その大勢を分かりやすくする為
に図３に示す如くＮ段のシフトレジスタ１１によりサン
プル値系列を順次ずらしながらシフトレジスタ１１のそ
れぞれの出力値を加算器１２で加算し、更に除算手段１
３でＮ分の１にすることにより、一定の個数づつ平均化
して行く移動平均演算が行われている。
ンプル値系列を扱う時、その大勢を分かりやすくする為
に図３に示す如くＮ段のシフトレジスタ１１によりサン
プル値系列を順次ずらしながらシフトレジスタ１１のそ
れぞれの出力値を加算器１２で加算し、更に除算手段１
３でＮ分の１にすることにより、一定の個数づつ平均化
して行く移動平均演算が行われている。
【０００３】
【従来の技術】図４は上述した図３に示す様な移動平均
演算を実現する従来の擬似移動平均回路のブロック構成
図である。
演算を実現する従来の擬似移動平均回路のブロック構成
図である。
【０００４】図４において、２１は減算器であり、今回
の入力データＤｉから前回のサンプリング時の出力デー
タＤｏを減算し、減算データＤ1 を出力するものであ
る。例えば入力データＤｉが８ビットであれば、減算デ
ータＤ1 は８ビットとなる。
の入力データＤｉから前回のサンプリング時の出力デー
タＤｏを減算し、減算データＤ1 を出力するものであ
る。例えば入力データＤｉが８ビットであれば、減算デ
ータＤ1 は８ビットとなる。
【０００５】２２は積算器であり、減算データＤ1 を所
定サンプリング回数（移動平均長）Ｎ分だけ積算するも
のであり、減算データＤ1 と前回までの移動平均長Ｎ分
だけ積算した積算データＤ3 とを加算する加算器２４
と、この加算器２４の出力データＤ2 を１サンプル分だ
け遅延させるラッチ回路２５とから構成されている。
定サンプリング回数（移動平均長）Ｎ分だけ積算するも
のであり、減算データＤ1 と前回までの移動平均長Ｎ分
だけ積算した積算データＤ3 とを加算する加算器２４
と、この加算器２４の出力データＤ2 を１サンプル分だ
け遅延させるラッチ回路２５とから構成されている。
【０００６】移動平均長Ｎが１２８段（７ビット分）で
あるとすると、８ビットの減算データＤ1 が７ビットの
移動平均長の積算器２２で積算されることにより得られ
る積算データＤ3 は１５ビットとなる。
あるとすると、８ビットの減算データＤ1 が７ビットの
移動平均長の積算器２２で積算されることにより得られ
る積算データＤ3 は１５ビットとなる。
【０００７】即ち、ラッチ回路２５から加算器２４へフ
ィードバックされる積算データＤ3は、１５ビット全て
が加算器２４へフィードバックされるようになってい
る。また、積算データＤ3 は減算器２１へもフィードバ
ックされるようになっているが、この場合は、符号２３
で示すように１／Ｎ（Ｎ＝２n ：ｎ＝１，２，…であ
り、移動平均長のＮと同数値）されてフィードバックさ
れるようになっている。このフィードバックされるデー
タは、出力データＤｏでもある。
ィードバックされる積算データＤ3は、１５ビット全て
が加算器２４へフィードバックされるようになってい
る。また、積算データＤ3 は減算器２１へもフィードバ
ックされるようになっているが、この場合は、符号２３
で示すように１／Ｎ（Ｎ＝２n ：ｎ＝１，２，…であ
り、移動平均長のＮと同数値）されてフィードバックさ
れるようになっている。このフィードバックされるデー
タは、出力データＤｏでもある。
【０００８】つまり、ここでは１５ビットの積算データ
Ｄ3 が１／２7 （７ビット分）されてフィードバックさ
れるようになっている。これは実際には、１５ビットの
積算データＤ3 が７ビット下位方向にシフトされてフィ
ードバックされるように、ラッチ回路２５の出力端と減
算器２１の入力端とが接続されることによって実現され
ている。
Ｄ3 が１／２7 （７ビット分）されてフィードバックさ
れるようになっている。これは実際には、１５ビットの
積算データＤ3 が７ビット下位方向にシフトされてフィ
ードバックされるように、ラッチ回路２５の出力端と減
算器２１の入力端とが接続されることによって実現され
ている。
【０００９】例えば、積算器２２が２０ビットのもので
あるとした場合、ラッチ回路２５の出力端は２0 （１ビ
ット目）〜２19（２０ビット目）であるが、前記したよ
うに積算データＤ3 が１５ビットなので、ラッチ回路２
５の２0 （１ビット目）〜２ 14（１５ビット目）の出力
端から積算データＤ3 が出力されることになる。
あるとした場合、ラッチ回路２５の出力端は２0 （１ビ
ット目）〜２19（２０ビット目）であるが、前記したよ
うに積算データＤ3 が１５ビットなので、ラッチ回路２
５の２0 （１ビット目）〜２ 14（１５ビット目）の出力
端から積算データＤ3 が出力されることになる。
【００１０】減算器２１の入力端はＭＳＢ（最上位ビッ
ト）が８ビットなので、ラッチ回路２５の１５ビット目
の出力端を減算器２１の８ビット目の入力端に接続し、
ラッチ回路２５の１４ビット目の出力端を減算器２１の
７ビット目の入力端に接続し、……、ラッチ回路２５の
８ビット目の出力端を減算器２１の１ビット目の入力端
に接続して構成してある。
ト）が８ビットなので、ラッチ回路２５の１５ビット目
の出力端を減算器２１の８ビット目の入力端に接続し、
ラッチ回路２５の１４ビット目の出力端を減算器２１の
７ビット目の入力端に接続し、……、ラッチ回路２５の
８ビット目の出力端を減算器２１の１ビット目の入力端
に接続して構成してある。
【００１１】
【発明が解決しようとする課題】ところで、上述した擬
似移動平均回路においては、積算器２２のラッチ回路２
５の出力端と減算器２１の入力端との接続が、一定の移
動平均長Ｎに応じて固定されるため、移動平均長Ｎを変
える場合、その接続も変更しなければならならので、移
動平均長Ｎの可変が容易に行えないといった問題があっ
た。
似移動平均回路においては、積算器２２のラッチ回路２
５の出力端と減算器２１の入力端との接続が、一定の移
動平均長Ｎに応じて固定されるため、移動平均長Ｎを変
える場合、その接続も変更しなければならならので、移
動平均長Ｎの可変が容易に行えないといった問題があっ
た。
【００１２】例えば、上述した回路構成における１２８
の移動平均長を２５６（８ビット分）とした場合、積算
データＤ3 が１６ビットとなるので、これを１／２8 し
て８ビットの出力データＤｏを得るようにするために
は、１６ビットの積算データＤ 3 が８ビット下位方向に
シフトされてフィードバックされるように、ラッチ回路
２５の出力端と減算器２１の入力端とを接続変更しなけ
ればならない。
の移動平均長を２５６（８ビット分）とした場合、積算
データＤ3 が１６ビットとなるので、これを１／２8 し
て８ビットの出力データＤｏを得るようにするために
は、１６ビットの積算データＤ 3 が８ビット下位方向に
シフトされてフィードバックされるように、ラッチ回路
２５の出力端と減算器２１の入力端とを接続変更しなけ
ればならない。
【００１３】即ち、ラッチ回路２５の１６ビット目の出
力端を減算器２１の８ビット目の入力端に接続し、…
…、ラッチ回路２５の９ビット目の出力端を減算器２１
の１ビット目の入力端に接続変更しなければならない。
力端を減算器２１の８ビット目の入力端に接続し、…
…、ラッチ回路２５の９ビット目の出力端を減算器２１
の１ビット目の入力端に接続変更しなければならない。
【００１４】また、電源投入時等の初期状態において、
積算器２２から出力される積算データＤ3 の値によって
は、出力データＤｏが安定な値となるまでに長時間費や
してしまうと言った問題があった。
積算器２２から出力される積算データＤ3 の値によって
は、出力データＤｏが安定な値となるまでに長時間費や
してしまうと言った問題があった。
【００１５】本発明は、このような点に鑑みてなされた
ものであり、移動平均長Ｎの変更を容易に行うことがで
き、且つ初期状態から安定な出力データを得るまでの時
間を短時間とすることができる擬似移動平均回路を提供
することを目的としている。
ものであり、移動平均長Ｎの変更を容易に行うことがで
き、且つ初期状態から安定な出力データを得るまでの時
間を短時間とすることができる擬似移動平均回路を提供
することを目的としている。
【００１６】
【課題を解決するための手段】図１に本発明の原理図を
示す。図中、２１は減算器であり、今回の入力データＤ
ｉと前回のサンプリング時の出力データＤｏとを減算す
るものである。
示す。図中、２１は減算器であり、今回の入力データＤ
ｉと前回のサンプリング時の出力データＤｏとを減算す
るものである。
【００１７】３１は乗算器であり、減算器２１から出力
されるデータＤ1 と任意に設定される乗数Ｋとを乗算す
るものである。２２は乗算器であり、乗算器３１から出
力されるデータＤ4 と前回までの所定サンプリング回数
Ｎ分だけ積算したデータとを加算するものである。
されるデータＤ1 と任意に設定される乗数Ｋとを乗算す
るものである。２２は乗算器であり、乗算器３１から出
力されるデータＤ4 と前回までの所定サンプリング回数
Ｎ分だけ積算したデータとを加算するものである。
【００１８】積算器２２から出力されるデータＤ3 をサ
ンプリング回数Ｎと乗数Ｋとを掛けた値で除算して得ら
れる値と同一となって減算器２１へフィードバックされ
るように積算器２２と減算器２１とを接続すると共に、
この接続により積算器２２から減算器２１へフィードバ
ックされるデータが今回の出力データＤｏとなるように
構成されている。
ンプリング回数Ｎと乗数Ｋとを掛けた値で除算して得ら
れる値と同一となって減算器２１へフィードバックされ
るように積算器２２と減算器２１とを接続すると共に、
この接続により積算器２２から減算器２１へフィードバ
ックされるデータが今回の出力データＤｏとなるように
構成されている。
【００１９】また、積算器２２の最上位ビットの出力端
と減算器２１の最上位ビットの入力端とを接続し、積算
器２２の最上位ビットから１ビットずつ下位にずらした
出力端と減算器２１の最上位ビットから１ビットずつ下
位にずらした入力端同士を減算器２１の最下位ビットが
接続状態となるまで接続し、かつ入力データＤｉのビッ
ト数を２進数の２D （Ｄ＝１，２，…）で表し、乗数Ｋ
を２m （ｍ＝１，２，…）で表し、サンプリング回数Ｎ
を２n （ｎ＝１，２，…）で表し、積算器２２の最上位
ビット数を２進数の２P （Ｐ＝１，２，…）で表した場
合、サンプリング回数Ｎが可変された際に、２D ×２m
×２n ＝２P となるように、乗数Ｋを可変するように構
成するのが好ましい。
と減算器２１の最上位ビットの入力端とを接続し、積算
器２２の最上位ビットから１ビットずつ下位にずらした
出力端と減算器２１の最上位ビットから１ビットずつ下
位にずらした入力端同士を減算器２１の最下位ビットが
接続状態となるまで接続し、かつ入力データＤｉのビッ
ト数を２進数の２D （Ｄ＝１，２，…）で表し、乗数Ｋ
を２m （ｍ＝１，２，…）で表し、サンプリング回数Ｎ
を２n （ｎ＝１，２，…）で表し、積算器２２の最上位
ビット数を２進数の２P （Ｐ＝１，２，…）で表した場
合、サンプリング回数Ｎが可変された際に、２D ×２m
×２n ＝２P となるように、乗数Ｋを可変するように構
成するのが好ましい。
【００２０】
【作用】上述した本発明によれば、積算器２２から減算
器２１へフィードバックされるデータが、積算器２２か
ら出力されるデータＤ3 をサンプリング回数Ｎと乗数Ｋ
とを掛けた値で除算して得られる値と同一となって減算
器２１へフィードバックされると共に、出力データＤｏ
となる。
器２１へフィードバックされるデータが、積算器２２か
ら出力されるデータＤ3 をサンプリング回数Ｎと乗数Ｋ
とを掛けた値で除算して得られる値と同一となって減算
器２１へフィードバックされると共に、出力データＤｏ
となる。
【００２１】また、サンプリング回数Ｎが可変された場
合に、２D ×２m ×２n ＝２P となるように、即ち、積
算器２２から出力されるデータＤ3 が常時積算器２２の
最上位ビットと同ビット数となるように、乗数Ｋを可変
するだけでよいので、従来のように積算器２２と減算器
２１との接続を変更する必要がなくなる。
合に、２D ×２m ×２n ＝２P となるように、即ち、積
算器２２から出力されるデータＤ3 が常時積算器２２の
最上位ビットと同ビット数となるように、乗数Ｋを可変
するだけでよいので、従来のように積算器２２と減算器
２１との接続を変更する必要がなくなる。
【００２２】
【実施例】以下、図面を参照して本発明の一実施例につ
いて説明する。図２は本発明の一実施例による擬似移動
平均回路のブロック構成図である。この図において図４
に示す従来例の各部に対応する部分には同一符号を付
し、その説明を省略する。
いて説明する。図２は本発明の一実施例による擬似移動
平均回路のブロック構成図である。この図において図４
に示す従来例の各部に対応する部分には同一符号を付
し、その説明を省略する。
【００２３】図２において、３１は乗算器であり、減算
器２１から出力される減算データＤ 1 を乗数Ｋ倍し、乗
算データＤ4 を出力するものである。また、乗算器３１
の乗数Ｋは、乗数設定部３２によって任意に変えること
ができる。但し、Ｋ＝２m ：ｍ＝１，２，…とする。
器２１から出力される減算データＤ 1 を乗数Ｋ倍し、乗
算データＤ4 を出力するものである。また、乗算器３１
の乗数Ｋは、乗数設定部３２によって任意に変えること
ができる。但し、Ｋ＝２m ：ｍ＝１，２，…とする。
【００２４】３３はセレクタであり、積算器２２のラッ
チ回路２５から出力される積算データＤ3 、又は初期値
設定部３４で任意に設定される初期値Ｄ5 の何れかを選
択して積算器２２の加算器２４へ出力するものである。
初期値ロード信号Ｓがセレクタ３３に供給されている場
合に初期値Ｄ5 が選択されるようになっている。
チ回路２５から出力される積算データＤ3 、又は初期値
設定部３４で任意に設定される初期値Ｄ5 の何れかを選
択して積算器２２の加算器２４へ出力するものである。
初期値ロード信号Ｓがセレクタ３３に供給されている場
合に初期値Ｄ5 が選択されるようになっている。
【００２５】ラッチ回路２５から出力されるＸビットの
積算データＤ3 は、Ｘビット全てがセレクタ３３を介し
て加算器２４へフィードバックされるようになってい
る。また、積算データＤ3 は減算器２１へもフィードバ
ックされるようになっているが、この場合は、符号３５
で示すように１／（Ｎ×Ｋ）（Ｎ＝２n ：ｎ＝１，２，
…であり、移動平均長Ｎと同数値、Ｋは乗数Ｋと同数
値）されてフィードバックされるようになっている。こ
のフィードバックされるデータは、出力データＤｏでも
ある。
積算データＤ3 は、Ｘビット全てがセレクタ３３を介し
て加算器２４へフィードバックされるようになってい
る。また、積算データＤ3 は減算器２１へもフィードバ
ックされるようになっているが、この場合は、符号３５
で示すように１／（Ｎ×Ｋ）（Ｎ＝２n ：ｎ＝１，２，
…であり、移動平均長Ｎと同数値、Ｋは乗数Ｋと同数
値）されてフィードバックされるようになっている。こ
のフィードバックされるデータは、出力データＤｏでも
ある。
【００２６】これは、ラッチ回路２５のＭＳＢの出力端
と減算器２１のＭＳＢの入力端とが接続され、以下ラッ
チ回路２５のＭＳＢから１ビットずつ下位方向に下がる
出力端と減算器２１のＭＳＢから１ビットずつ下位方向
に下がる入力端同士が接続されることによって実現され
ている。
と減算器２１のＭＳＢの入力端とが接続され、以下ラッ
チ回路２５のＭＳＢから１ビットずつ下位方向に下がる
出力端と減算器２１のＭＳＢから１ビットずつ下位方向
に下がる入力端同士が接続されることによって実現され
ている。
【００２７】例えば、積算器２２が２０ビットのもので
あるとした場合、ラッチ回路２５の出力端は２0 （１ビ
ット目）〜２19（２０ビット目：ＭＳＢ）である。減算
器２１が８ビットの入力データＤｉを扱うものであると
すると、減算器２１の入力端はＭＳＢが８ビット目なの
で、ラッチ回路２５の２０ビット目の出力端が減算器２
１の８ビット目の入力端に接続され、ラッチ回路２５の
１９ビット目の出力端が減算器２１の７ビット目の入力
端に接続され、……、ラッチ回路２５の１４ビット目の
出力端が減算器２１の１ビット目の入力端に接続されて
構成される。
あるとした場合、ラッチ回路２５の出力端は２0 （１ビ
ット目）〜２19（２０ビット目：ＭＳＢ）である。減算
器２１が８ビットの入力データＤｉを扱うものであると
すると、減算器２１の入力端はＭＳＢが８ビット目なの
で、ラッチ回路２５の２０ビット目の出力端が減算器２
１の８ビット目の入力端に接続され、ラッチ回路２５の
１９ビット目の出力端が減算器２１の７ビット目の入力
端に接続され、……、ラッチ回路２５の１４ビット目の
出力端が減算器２１の１ビット目の入力端に接続されて
構成される。
【００２８】この場合、ラッチ回路２５のＭＳＢと減算
器２１のＭＳＢとの差は１２ビットであるので、Ｘビッ
トの積算データＤ3 を１／（Ｎ×Ｋ）して、入力データ
Ｄｉと同ビットである８ビットの出力データＤｏを得る
ためには、ラッチ回路２５から出力される積算データＤ
3 は常に２０ビットであり、Ｎ×Ｋは常に１２ビット分
の数値でなければならない。
器２１のＭＳＢとの差は１２ビットであるので、Ｘビッ
トの積算データＤ3 を１／（Ｎ×Ｋ）して、入力データ
Ｄｉと同ビットである８ビットの出力データＤｏを得る
ためには、ラッチ回路２５から出力される積算データＤ
3 は常に２０ビットであり、Ｎ×Ｋは常に１２ビット分
の数値でなければならない。
【００２９】これは、任意に可変される移動平均長Ｎに
応じて乗数Ｋを乗数設定部３２により設定することによ
って行う。例えば、移動平均長Ｎが１２８（７ビット
分）であるとすると、乗数Ｋは２5（５ビット分）に設
定される。
応じて乗数Ｋを乗数設定部３２により設定することによ
って行う。例えば、移動平均長Ｎが１２８（７ビット
分）であるとすると、乗数Ｋは２5（５ビット分）に設
定される。
【００３０】この場合、減算器２１から出力される減算
データＤ1 は８ビットとなり、この８ビットのデータＤ
1 が乗算器３１で２5 倍されることにより１３ビットの
乗算データＤ4 として出力される。ここで、セレクタ３
３が積算データＤ3 を選択しているとすると、１３ビッ
トの乗算データＤ4 が７ビット分の移動平均長の積算器
２２で積算されることにより２０ビットの積算データＤ
3 として出力される。
データＤ1 は８ビットとなり、この８ビットのデータＤ
1 が乗算器３１で２5 倍されることにより１３ビットの
乗算データＤ4 として出力される。ここで、セレクタ３
３が積算データＤ3 を選択しているとすると、１３ビッ
トの乗算データＤ4 が７ビット分の移動平均長の積算器
２２で積算されることにより２０ビットの積算データＤ
3 として出力される。
【００３１】この２０ビットの積算データＤ3 は、１２
ビット下位方向にシフトされて減算器２１へ入力される
と共に、出力データＤｏとして出力される。つまり、出
力データＤｏは８ビットとなる。
ビット下位方向にシフトされて減算器２１へ入力される
と共に、出力データＤｏとして出力される。つまり、出
力データＤｏは８ビットとなる。
【００３２】ここで、移動平均長Ｎを２５６（８ビット
分）に変更したい場合は、乗数Ｋを２4 に変更すればよ
い。この場合、減算データＤ1 は前記同様に８ビットで
あるので、８ビットのデータＤ1 が乗算器３１で２4 倍
されることにより１２ビットの乗算データＤ4 として出
力され、この１２ビットの乗算データＤ4 が８ビット分
の移動平均長の積算器２２で積算されることにより２０
ビットの積算データＤ3 として出力され、更に、この２
０ビットの積算データＤ3 が、１２ビット下位方向にシ
フトされて減算器２１へ入力されると共に、出力データ
Ｄｏとして出力される。つまり、出力データＤｏは８ビ
ットとなる。
分）に変更したい場合は、乗数Ｋを２4 に変更すればよ
い。この場合、減算データＤ1 は前記同様に８ビットで
あるので、８ビットのデータＤ1 が乗算器３１で２4 倍
されることにより１２ビットの乗算データＤ4 として出
力され、この１２ビットの乗算データＤ4 が８ビット分
の移動平均長の積算器２２で積算されることにより２０
ビットの積算データＤ3 として出力され、更に、この２
０ビットの積算データＤ3 が、１２ビット下位方向にシ
フトされて減算器２１へ入力されると共に、出力データ
Ｄｏとして出力される。つまり、出力データＤｏは８ビ
ットとなる。
【００３３】以下同様に移動平均長Ｎに応じて乗数Ｋを
設定することにより、常時、入力データＤｉを出力デー
タＤｏとして出力させることができる。ここで、入力デ
ータＤｉのビット数を２D で表すと、積算データＤ
3 は、２D×２m ×２n をビットに変換したビット数と
なる。即ち、積算データＤ3 のビット数を２P で表す
と、２P ＝２D ×２m ×２n となる。
設定することにより、常時、入力データＤｉを出力デー
タＤｏとして出力させることができる。ここで、入力デ
ータＤｉのビット数を２D で表すと、積算データＤ
3 は、２D×２m ×２n をビットに変換したビット数と
なる。即ち、積算データＤ3 のビット数を２P で表す
と、２P ＝２D ×２m ×２n となる。
【００３４】上述のように入力データＤｉが８ビットで
あり、積算器２２が２０ビットの場合は、積算データＤ
3 が常時２０ビットとならなければならないので、２20
＝２ 8 ×２m ×２n となる。
あり、積算器２２が２０ビットの場合は、積算データＤ
3 が常時２０ビットとならなければならないので、２20
＝２ 8 ×２m ×２n となる。
【００３５】この場合の移動平均長Ｎの可変可能値は、
積算データＤ3 の２20を出力データＤｏの８ビット（２
8 ）で除算した２12が最大値となり、以下下位方向に１
ビット分ずつ２0 まで可変することができる。
積算データＤ3 の２20を出力データＤｏの８ビット（２
8 ）で除算した２12が最大値となり、以下下位方向に１
ビット分ずつ２0 まで可変することができる。
【００３６】移動平均長Ｎが２12の場合は２20＝２8 ×
２m ×２12となるので乗数Ｋ（２m）を２0 とし、移動
平均長Ｎが２11の場合は２20＝２8 ×２m ×２11となる
ので乗数Ｋを２1 とし、移動平均長Ｎが２10の場合は２
20＝２8 ×２m ×２10となるので乗数Ｋを２2 とし、…
…、移動平均長Ｎが２0 の場合は２20＝２8 ×２m ×２
0 となるので乗数Ｋを２12とすればよい。
２m ×２12となるので乗数Ｋ（２m）を２0 とし、移動
平均長Ｎが２11の場合は２20＝２8 ×２m ×２11となる
ので乗数Ｋを２1 とし、移動平均長Ｎが２10の場合は２
20＝２8 ×２m ×２10となるので乗数Ｋを２2 とし、…
…、移動平均長Ｎが２0 の場合は２20＝２8 ×２m ×２
0 となるので乗数Ｋを２12とすればよい。
【００３７】他の例として、入力データＤｉが８ビット
であり、積算器２２が２５ビットの場合は、積算データ
Ｄ3 が常時２５ビットとならなければならず、この場合
の移動平均長Ｎの可変可能値は、積算データＤ3 の２25
を出力データＤｏの２8 で除算した２17が最大値とな
り、以下下位方向に１ビット分ずつ２0 まで可変するこ
とができる。
であり、積算器２２が２５ビットの場合は、積算データ
Ｄ3 が常時２５ビットとならなければならず、この場合
の移動平均長Ｎの可変可能値は、積算データＤ3 の２25
を出力データＤｏの２8 で除算した２17が最大値とな
り、以下下位方向に１ビット分ずつ２0 まで可変するこ
とができる。
【００３８】移動平均長Ｎが２17の場合は２25＝２8 ×
２m ×２17となるので乗数Ｋ（２m）を２0 とし、移動
平均長Ｎが２16の場合は２25＝２8 ×２m ×２16となる
ので乗数Ｋを２1 とし、移動平均長Ｎが２15の場合は２
25＝２8 ×２m ×２15となるので乗数Ｋを２2 とし、…
…、移動平均長Ｎが２0 の場合は２25＝２8 ×２m ×２
0 となるので乗数Ｋを２17とすればよい。
２m ×２17となるので乗数Ｋ（２m）を２0 とし、移動
平均長Ｎが２16の場合は２25＝２8 ×２m ×２16となる
ので乗数Ｋを２1 とし、移動平均長Ｎが２15の場合は２
25＝２8 ×２m ×２15となるので乗数Ｋを２2 とし、…
…、移動平均長Ｎが２0 の場合は２25＝２8 ×２m ×２
0 となるので乗数Ｋを２17とすればよい。
【００３９】以上説明したように、本実施例の擬似移動
平均回路においては、移動平均長Ｎを変える場合、従来
のようにラッチ回路２５と減算器２１間の接続を変更し
なくともよいので、移動平均長Ｎの可変を容易に行うこ
とができる。
平均回路においては、移動平均長Ｎを変える場合、従来
のようにラッチ回路２５と減算器２１間の接続を変更し
なくともよいので、移動平均長Ｎの可変を容易に行うこ
とができる。
【００４０】また、初期値設定部３４によって加算器２
４にフィードバックする値を任意に設定することができ
るので、電源投入時等の初期状態において、出力データ
Ｄｏが安定な値となるまでの時間を短縮することができ
る。
４にフィードバックする値を任意に設定することができ
るので、電源投入時等の初期状態において、出力データ
Ｄｏが安定な値となるまでの時間を短縮することができ
る。
【００４１】これは、例えば入力データＤｉが「１」の
場合には出力データＤｏとして「１」を得たいが、ラッ
チ回路２５から加算器２４にフィードバックされる値が
「−１」の場合、積算動作によって加算器２４に足し込
んでいかなければならない。しかし、初期値設定部３４
により初期値Ｄ5 として「０」を設定し、これがセレク
タ３３で選択され、加算器２４へ出力されるようにして
おけば、「−１」の場合よりも速く「１」とすることが
できる。初期値Ｄ5 は、そのシステムの前回使用時の値
を参照して設定すればよい。
場合には出力データＤｏとして「１」を得たいが、ラッ
チ回路２５から加算器２４にフィードバックされる値が
「−１」の場合、積算動作によって加算器２４に足し込
んでいかなければならない。しかし、初期値設定部３４
により初期値Ｄ5 として「０」を設定し、これがセレク
タ３３で選択され、加算器２４へ出力されるようにして
おけば、「−１」の場合よりも速く「１」とすることが
できる。初期値Ｄ5 は、そのシステムの前回使用時の値
を参照して設定すればよい。
【００４２】
【発明の効果】以上説明したように、本発明によれば、
移動平均長Ｎの変更を容易に行うことができる効果があ
る。
移動平均長Ｎの変更を容易に行うことができる効果があ
る。
【００４３】また、初期状態から安定な出力データを得
るまでの時間を短時間とすることができる効果がある。
るまでの時間を短時間とすることができる効果がある。
【図１】本発明の原理図である。
【図２】本発明の第一実施例による擬似移動平均回路の
ブロック構成図である。
ブロック構成図である。
【図３】移動平均演算の原理を説明するための図であ
る。
る。
【図４】従来の擬似移動平均回路のブロック構成図であ
る。
る。
２１ 減算器 ３１ 乗算器 ２２ 積算器 Ｋ 乗数 Ｎ サンプリング回数（移動平均長） Ｄｉ 入力データ Ｄｏ 出力データ
Claims (3)
- 【請求項１】 今回の入力データ(Di)と前回のサンプリ
ング時の出力データ(Do)とを減算する減算器(21)と、 該減算器(21)から出力されるデータ(D1)と任意に設定さ
れる乗数Ｋとを乗算する乗算器(31)と、 該乗算器(31)から出力されるデータ(D4)と前回までの所
定サンプリング回数Ｎ分だけ積算したデータ(D3)とを加
算する積算器(22)とを具備し、 該積算器(22)から出力されるデータ(D3)を該サンプリン
グ回数Ｎと該乗数Ｋとを掛けた値で除算して得られる値
と同一となって該減算器(21)へフィードバックされるよ
うに該積算器(22)と該減算器(21)とを接続すると共に、
この接続により該積算器(22)から該減算器(21)へフィー
ドバックされるデータが、今回の出力データ(Do)となる
ように構成したことを特徴とする擬似移動平均回路。 - 【請求項２】 前記積算器(22)の最上位ビットの出力端
と前記減算器(21)の最上位ビットの入力端とを接続し、
該積算器(22)の最上位ビットから１ビットずつ下位にず
らした出力端と該減算器(21)の最上位ビットから１ビッ
トずつ下位にずらした入力端同士を該減算器(21)の最下
位ビットが接続状態となるまで接続し、 前記入力データ(Di)のビット数を２進数の２D （Ｄ＝
１，２，…）で表し、前記乗数Ｋを２m （ｍ＝１，２，
…）で表し、前記サンプリング回数Ｎを２n （ｎ＝１，
２，…）で表し、前記積算器(22)の最上位ビット数を２
進数の２P （Ｐ＝１，２，…）で表した場合に、 該サンプリング回数Ｎが可変された際に、２D ×２m ×
２n ＝２P となるように、該乗数Ｋを可変するようにし
たことを特徴とする請求項１記載の擬似移動平均回路。 - 【請求項３】 任意に設定される設定データと、前記乗
算器(31)から出力されるデータ(D3)との何れかを選択し
て該積算器(22)の入力側へフィードバックする選択手段
を設けたことを特徴とする請求項１又は２記載の擬似移
動平均回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4118677A JPH05314165A (ja) | 1992-05-12 | 1992-05-12 | 擬似移動平均回路 |
| US08/060,852 US5448508A (en) | 1992-05-12 | 1993-05-12 | Quasi-moving average circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4118677A JPH05314165A (ja) | 1992-05-12 | 1992-05-12 | 擬似移動平均回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05314165A true JPH05314165A (ja) | 1993-11-26 |
Family
ID=14742478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4118677A Withdrawn JPH05314165A (ja) | 1992-05-12 | 1992-05-12 | 擬似移動平均回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5448508A (ja) |
| JP (1) | JPH05314165A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295462A (ja) * | 2005-04-08 | 2006-10-26 | Ricoh Co Ltd | Ｒｓｓｉ整形処理方法および無線ｌａｎ装置 |
| JP2008066857A (ja) * | 2006-09-05 | 2008-03-21 | Oki Electric Ind Co Ltd | サンプリングデータ平均化回路 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3278525B2 (ja) * | 1994-02-28 | 2002-04-30 | 株式会社東芝 | 周波数データ変換装置およびメータ装置 |
| JP3553292B2 (ja) * | 1996-09-30 | 2004-08-11 | 富士通株式会社 | サーマルアスペリティ除去方法及び磁気ディスク装置 |
| US6377967B1 (en) * | 1998-08-12 | 2002-04-23 | Northrop Grumman Corporation | Efficient digital integration technique filter |
| US6912556B1 (en) * | 1998-12-30 | 2005-06-28 | Intel Corporation | Silicon averaging measurement circuit |
| DE60223179T2 (de) * | 2002-02-15 | 2008-08-14 | Medtronic Navigation, Inc., Minneapois | Gantryring mit abnehmbarem segment für mehrdimensionale röntgenabbildungen |
| US7765251B2 (en) * | 2005-12-16 | 2010-07-27 | Cypress Semiconductor Corporation | Signal averaging circuit and method for sample averaging |
| DE102006050616A1 (de) * | 2006-10-26 | 2008-04-30 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren und Vorrichtung zur Ermittlung der Häufigkeitsverteilung der in überlappenden Beobachtungsintervallen gemessenen Signalpegel eines Mess-Signals |
| US7742514B1 (en) | 2006-10-31 | 2010-06-22 | Cypress Semiconductor Corporation | Laser navigation sensor |
| US8381053B1 (en) * | 2008-04-09 | 2013-02-19 | Marvell International Ltd. | Generating a moving average |
| US8541727B1 (en) | 2008-09-30 | 2013-09-24 | Cypress Semiconductor Corporation | Signal monitoring and control system for an optical navigation sensor |
| US7723659B1 (en) | 2008-10-10 | 2010-05-25 | Cypress Semiconductor Corporation | System and method for screening semiconductor lasers |
| JP6294104B2 (ja) * | 2014-03-03 | 2018-03-14 | 株式会社ダイヘン | 計測装置、異常検出装置、算出方法、および、異常検出方法 |
| KR20230097893A (ko) * | 2021-12-24 | 2023-07-03 | 에스케이하이닉스 주식회사 | 누산기, 이를 포함하는 연산로직회로 및 프로세싱-인-메모리 장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5647868A (en) * | 1979-09-27 | 1981-04-30 | Marine Instr Co Ltd | Averaging device of digital data |
| DE3509762A1 (de) * | 1985-03-19 | 1986-09-25 | Battelle-Institut E.V., 6000 Frankfurt | Schaltungsanordnung zur mittelwertbildung |
| JP2603134B2 (ja) * | 1989-06-06 | 1997-04-23 | 三菱電機株式会社 | 移動平均処理装置 |
-
1992
- 1992-05-12 JP JP4118677A patent/JPH05314165A/ja not_active Withdrawn
-
1993
- 1993-05-12 US US08/060,852 patent/US5448508A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295462A (ja) * | 2005-04-08 | 2006-10-26 | Ricoh Co Ltd | Ｒｓｓｉ整形処理方法および無線ｌａｎ装置 |
| JP4549218B2 (ja) * | 2005-04-08 | 2010-09-22 | 株式会社リコー | Ｒｓｓｉ整形処理方法および無線ｌａｎ装置 |
| JP2008066857A (ja) * | 2006-09-05 | 2008-03-21 | Oki Electric Ind Co Ltd | サンプリングデータ平均化回路 |
| JP4686420B2 (ja) * | 2006-09-05 | 2011-05-25 | Ｏｋｉセミコンダクタ株式会社 | サンプリングデータ平均化回路 |
| US8166089B2 (en) | 2006-09-05 | 2012-04-24 | Oki Semiconductor Co., Ltd. | Sampled data averaging circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US5448508A (en) | 1995-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05314165A (ja) | 擬似移動平均回路 | |
| JP2591864B2 (ja) | ディジタルフィルタ | |
| EP0476973B1 (en) | Noise shaping circuit | |
| JP2526505B2 (ja) | 画像処理装置 | |
| JPS5942502B2 (ja) | デジタル式電話回線用の利得制御装置 | |
| JP4665099B2 (ja) | デジタル・フィルタのフィルタ係数を決定する方法およびデジタル・フィルタ | |
| EP0455426B1 (en) | Circuit having selectable transfer characteristics | |
| JPS6116110B2 (ja) | ||
| JP3895887B2 (ja) | デシベルレベル調整装置 | |
| JP2699358B2 (ja) | デコーダ回路 | |
| JPH0883167A (ja) | 乱数発生回路 | |
| JP2556723B2 (ja) | 量子化器 | |
| JPH0883263A (ja) | ディジタル信号処理装置 | |
| JP2569976B2 (ja) | ディジタルフィルタ | |
| JP3242761B2 (ja) | バースト波形発生装置 | |
| JP2910614B2 (ja) | Ａｇｃ用レベル検出回路 | |
| EP1098507A2 (en) | Image processing apparatus | |
| JP2797467B2 (ja) | 量子化器および逆量子化器 | |
| JPS6165362A (ja) | デジタル信号処理装置 | |
| JP2590291B2 (ja) | 切換型ｉｉｒフィルタ | |
| JP3286204B2 (ja) | 間引きフィルタ装置 | |
| JPH09312549A (ja) | レート変換回路 | |
| JPH05224888A (ja) | 小数点位置可変型データの乗算回路 | |
| JPS58119046A (ja) | 加減算器 | |
| JP2666349B2 (ja) | ピークレベル検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |