JPH0883167A

JPH0883167A - 乱数発生回路

Info

Publication number: JPH0883167A
Application number: JP6216977A
Authority: JP
Inventors: Atsushi Yamashita; 敦山下
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-09-12
Filing date: 1994-09-12
Publication date: 1996-03-26

Abstract

(57)【要約】【目的】本発明は比較的簡単な回路構成で、乱数の出現
頻度の一様性が良好な任意の数値範囲の乱数系列を発生
させることができる乱数発生回路を提供することを目的
とする。【構成】原乱数発生手段６２の出力乱数Ｒ２を一旦保持
手段６３に保持し、この保持され出力された乱数Ｒ１
が、比較手段６４で最終的に得る所望の数値範囲の乱数
ＲＬの最大値であるしきい値Ｓ９以下の場合は、第２選
択手段６７で「０」の第３選択値Ｅを選択し、減算手段
６８で乱数Ｒ１から「０」を減算し、この減算結果を乱
数ＲＬとして出力する。乱数Ｒ１がしきい値Ｓ９よりも
大きい場合、第２選択手段６７で、第１選択手段６６が
原乱数発生手段６２の出力乱数Ｒ２に応じて選択した第
１及び第２選択値Ｃ，Ｄの何れかを先の減算値として選
択するように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は任意の数値範囲の疑似乱
数系列を発生する乱数発生回路に関する。乱数発生回路
は、電子装置、通信装置等を構成するディジタル回路に
広く適用されている。例えば、アロハ通信方式において
データの衝突が起きて再送する際に送信タイミングをず
らすための回路に用いられたりする。近年の装置小型
化、信号処理速度の高速化に伴って、小型で且つ高速に
乱数を発生することのできる乱数発生回路が要望されて
いる。

【０００２】

【従来の技術】ディジタル回路或いはソフトウエアを用
いて任意の数値範囲の疑似乱数系列を発生させる場合、
通常の疑似乱数発生器は特定の数値範囲の乱数系列しか
発生できないため、疑似乱数発生器から出力される乱数
系列に適当な変換を施して希望する数値範囲の乱数系列
に変換する必要がある。

【０００３】例えば、原乱数発生器として良く使用され
るＭ系列発生器は、次数＝ｎの場合、「１」〜「２ⁿ−
１」の範囲の数値の疑似乱数系列を出力する。また、Ｍ
系列発生器の内、適当なＭビットを取り出すことで、ほ
ぼ一様な、「０」〜「２^M−１」の数値範囲の乱数系列
発生器を構成することができる。

【０００４】しかし、それ以外の数値範囲、例えば
「０」〜「Ｋ」の乱数系列を発生させたい場合は、Ｍ系
列発生器から出力される乱数系列（ここでは「０」〜
「２^M−１」とする）に対して適当な変換を行う必要が
ある。

【０００５】その変換を行って所望の乱数系列を得る従
来の乱数発生回路の例を、代表的なもの４種類を図９〜
図１２に示し、その説明を行う。図９は第１の従来例に
よる乱数発生回路のブロック構成図である。

【０００６】図９において、５０はＭ系列の乱数Ｒを発
生する原乱数発生器、５１〜５３は複数の比較器であ
り、最終的に乱数発生回路から出力される乱数系列ＲＬ
の数値範囲「０」〜「Ｋ」の数値個数に対応する数が原
乱数発生器５０に並列に接続されており、また下限のし
きい値と上限のしきい値が設定されている。

【０００７】比較器５１には、下限のしきい値Ｓ１と上
限のしきい値Ｓ２とが設定されており、入力される乱数
Ｒがしきい値Ｓ１以上かつＳ２より小であれば比較器５
１の出力が「１」となり、その範囲以外であれば「０」
となる。比較器５２には、下限のしきい値Ｓ２と上限の
しきい値Ｓ３とが設定されており、入力される乱数Ｒが
しきい値Ｓ２よりも大きく且つＳ３より小であればその
出力が「１」となり、その範囲以外であれば「０」とな
る。最終段の比較器５３には、下限のしきい値Ｓ４と上
限のしきい値Ｓ５とが設定されており、入力される乱数
Ｒがしきい値Ｓ４よりも大きく且つＳ５より小であれば
その出力が「１」となり、その範囲以外であれば「０」
となる。

【０００８】５４は符号化器であり、比較器５１〜５３
から出力される「０」又は「１」を符号化して乱数系列
ＲＬの各乱数とするものである。乱数系列ＲＬにおける
乱数「０」を出力するための比較器５１から「１」が出
力された場合は乱数「０」を出力し、乱数「１」を出力
するための比較器５２から「１」が出力された場合は乱
数「１」を出力し、……、乱数「Ｋ」を出力するための
比較器５３から「１」が出力された場合は乱数「Ｋ」を
出力するようになっている。

【０００９】なお、図９に破線枠で示す構成を、ＲＯＭ
テーブルを用いて実現したり、ソフトウエア構成とする
ことも可能である。この場合、乱数Ｒに応じた乱数系列
ＲＬの数値を出力するようにする。

【００１０】このような構成の乱数発生回路において、
例えば乱数Ｒの数値範囲が「０」〜「５１１」（Ｍ＝
９）、乱数系列ＲＬの数値範囲が「０」〜「９」である
とする。また、各しきい値Ｓ１〜Ｓ５は、Ｓ１が
「０」、Ｓ２が「５１」、Ｓ３が「１０２」、Ｓ４が
「４６１」、Ｓ５が「５１２」であるとする。

【００１１】この場合に、原乱数発生器５０から乱数Ｒ
として「８０」が出力されたとすると、比較器５２の出
力データのみが「１」となる。この「１」が符号化器５
４で符号化されることにより乱数系列ＲＬの乱数として
「１」が出力される。また、乱数Ｒとして「４７０」が
出力されたとすると、比較器５３の出力データのみが
「１」となる。この「１」が符号化器５４で符号化され
ることにより乱数「９」が出力される。

【００１２】このような図９に示した乱数発生回路は、
各しきい値を任意に設定することによって、乱数系列Ｒ
Ｌの乱数値の出現頻度を比較的任意に設定でき、ほぼ一
様分布にすることができる。

【００１３】次に、図１０を参照して第２の従来例によ
る乱数発生回路の説明を行う。但し、図１０に示す回路
において図９に示した回路の各部に対応する部分には同
一符号を付し、その説明を省略する。

【００１４】図１０において、５４ａは比較器、５５は
スイッチである。比較器５４ａには、下限のしきい値Ｓ
６と上限のしきい値Ｓ７とが設定されており、入力され
る乱数Ｒがしきい値Ｓ６以上かつＳ７以下であれば比較
器５４ａの出力が「１」となり、その範囲以外であれば
「０」となるようになっている。

【００１５】スイッチ５５は、比較器５４ａの出力デー
タが「１」の場合にのみオンとなり、この時に乱数Ｒを
乱数系列ＲＬとして出力する。また、比較器５４ａのし
きい値Ｓ６，７として、乱数系列ＲＬの数値範囲「０」
〜「Ｋ」の最小値「０」及び最大値「Ｋ」が設定される
ようになっている。

【００１６】なお、原乱数発生器５０以降の回路をソフ
トウエアにより実現することも可能である。このような
構成において、例えば乱数系列ＲＬの数値範囲が「０」
〜「９」であるとし、しきい値Ｓ６が「０」、Ｓ７が
「９」であるとする。

【００１７】この場合に、原乱数発生器５０から乱数Ｒ
として「１１」が出力されたとすると、「１１」はしき
い値Ｓ６，Ｓ７の範囲以外であるので比較器５４ａの出
力データが「０」となり、スイッチ５５がオフとなって
乱数は出力されない。乱数Ｒとして「８」が出力された
とすると、「８」はしきい値Ｓ６，Ｓ７の範囲内である
ので比較器５４ａの出力データが「１」となり、スイッ
チ５５がオンとなり、乱数Ｒの「８」が乱数系列ＲＬと
して出力される。

【００１８】このような図１０に示した乱数発生回路に
おいては、乱数系列ＲＬの乱数値の出現頻度を一様分布
にすることができる。次に、図１１を参照して第３の従
来例による乱数発生回路の説明を行う。但し、図１１に
示す回路において図９に示した回路の各部に対応する部
分には同一符号を付し、その説明を省略する。

【００１９】図１１において、５６は減算器、５７は超
過検出用比較器、５８はセレクタである。超過検出用比
較器５７にはしきい値Ｓ８が設定され、入力される乱数
Ｒがしきい値Ｓ８よりも大きい場合に「１」を出力し、
しきい値Ｓ８以下の場合に「０」を出力するようになっ
ている。しきい値Ｓ８としては乱数系列ＲＬの最大値
「Ｋ」が設定されるようになっている。

【００２０】セレクタ５８は、比較器５７の出力データ
が「１」の場合に選択値Ａを選択し減算器５６の減算用
データとして出力し、「０」の場合に選択値Ｂを選択し
減算用データとして出力する。減算器５６は乱数Ｒから
セレクタ５８の出力選択値Ａ又はＢを減算し、この結果
を乱数系列ＲＬの数値として出力する。

【００２１】また、セレクタ５８の選択値Ｂとしては
「０」が設定される。選択値Ａとしては、減算器５６に
おいて選択値Ａを乱数Ｒから差し引いた場合に、この結
果得られる数値が乱数系列ＲＬの数値範囲「０」〜
「Ｋ」となる値が設定される。ここでは例えば「Ｋ＋
１」が設定されるものとする。

【００２２】なお、原乱数発生器５０以降の回路をソフ
トウエアにより実現することも可能である。このような
構成において、例えば、原乱数発生器５０から出力され
るＭ系列の乱数Ｒの「０」〜「２^M−１」においてＭ＝
４であり、得たい乱数系列ＲＬの数値範囲の「０」〜
「Ｋ」においてＫ＝９であるとする。この場合、原乱数
発生器５０からは、「０」〜「１５」の数値範囲の乱数
Ｒが出力され、また最終的には「０」〜「９」の数値範
囲の乱数系列ＲＬが出力されることになる。更に選択値
Ａは「１０」となる。

【００２３】乱数発生回路５０から「０」〜「９」の範
囲の乱数Ｒが発生された場合は、比較器５７の出力デー
タは「０」となるので、セレクタ５８は選択値Ｂの
「０」を選択して減算器５６へ出力する。

【００２４】この結果、減算器５６においては「０」〜
「９」の何れかの値から「０」を引く演算が行われるの
で、減算器５６からは、「０」〜「９」の乱数系列ＲＬ
が出力される。

【００２５】一方、乱数発生回路５０から「１０」〜
「１５」の範囲の乱数Ｒが発生された場合は、比較器５
７の出力データは「１」となるので、セレクタ５８は選
択値Ａの「１０」を選択して減算器５６へ出力する。

【００２６】この結果、減算器５６においては「１０」
〜「１５」の何れかの値から「１０」を引く演算が行わ
れるので、減算器５６からは、「０」〜「５」の乱数系
列ＲＬが出力される。

【００２７】このような図１１に示した乱数発生回路に
おいては、回路規模を小型にすることができ、またソフ
トウエアで実現した場合、処理量が少なくて済む。次
に、図１２を参照して第４の従来例による乱数発生回路
の説明を行う。但し、図１２に示す回路において図９に
示した回路の各部に対応する部分には同一符号を付し、
その説明を省略する。

【００２８】図１２において、５９は乗算器、６０は整
数化器である。乗算器５９は入力される乱数Ｒに、乱数
系列ＲＬの最大値Ｋに「１」を加算した係数「Ｋ＋１」
を乗じ、この結果を「２^M」で割る演算を行い、この結
果を出力する。整数化器６０は乗算器５９から出力され
る値の小数点以下を切り捨てて、整数にする演算を行っ
て出力する。

【００２９】なお、原乱数発生器５０以降の回路をソフ
トウエアにより実現することも可能である。このような
構成において、例えば、Ｍ＝４、Ｋ＝９であるとする
と、原乱数発生器５０からは「０」〜「１５」の数値範
囲の乱数Ｒが出力され、また最終的には「０」〜「９」
の数値範囲の乱数系列ＲＬが出力されることになる。

【００３０】更に乗算器５９では「１０／１６」を、乱
数Ｒの「０」〜「１５」に乗算する演算が行われること
になる。この結果、例えば乱数Ｒが「４」の場合は、４
×（１０／１６）＝２．５、「１５」の場合は、１５×
（１０／１６）＝９．３７５が得られる。これら得られ
た数値２．５と９．３７５との小数点以下の数値が整数
化器６０で切り捨てられ、この結果「２」と「９」が乱
数系列ＲＬの乱数として出力される。

【００３１】このような図１２に示した乱数発生回路に
おいては、原乱数Ｒの数値範囲が十分大きければ乱数系
列ＲＬの乱数値の出現頻度を一様分布にすることができ
る。

【００３２】

【発明が解決しようとする課題】ところで、上述した図
９に示す乱数発生回路においては、出力乱数系列ＲＬの
数値範囲が広くなると多数の比較器を必要とするため回
路規模が大きくなり、ＲＯＭテーブルを用いた場合でも
ＲＯＭの容量が極めて大きくなる問題点がある。ソフト
ウエアにて実現した場合でも処理量が多くなる問題があ
る。

【００３３】図１０に示す乱数発生回路においては、乱
数系列ＲＬを出力するための処理時間が一定でなくな
り、場合によっては処理量が極めて多くなる問題があ
る。図１１に示す乱数発生回路においては、乱数系列Ｒ
Ｌにおける乱数の出現頻度が一定とならない問題があ
る。これは、図１３の出現頻度分布表に示すように、符
号ＲＬで示す、減算器５６から出力される乱数系列ＲＬ
の各数値「０」〜「９」が、符号ＲＬ１で示す、原乱数
発生器５０から出力される乱数Ｒの「０」〜「１５」か
ら選択値Ｂの「０」が減算された場合に得られる「０」
〜「９」の場合と、符号ＲＬ２で示す、乱数Ｒの「０」
〜「１５」から選択値Ａの「１０」が減算された場合に
得られる「０」〜「５」の場合とに分けられ、「０」〜
「５」の出現頻度が０．１２５、「６」〜「９」の出現
頻度が０．０６３であり、各出現頻度に約２倍の差が生
じることになるからである。

【００３４】図１２に示す乱数発生回路においては、乗
算器５９及び整数化器６０の回路規模が大きくなり、ま
たソフトウエアにて実現した場合、処理量が多くなる問
題がある。

【００３５】本発明は、このような点に鑑みてなされた
ものであり、比較的簡単な回路構成で、乱数の出現頻度
の一様性が良好な任意の数値範囲の乱数系列を発生させ
ることができる乱数発生回路を提供することを目的とし
ている。

【００３６】

【課題を解決するための手段】図１に本発明の乱数発生
回路の原理図を示す。この図に示す乱数発生回路は、任
意の数値範囲の第１の乱数ＲＬを発生するものである。

【００３７】図中、６２は第２の乱数Ｒ２を発生する第
１原乱数発生手段である。６３は保持手段であり、第２
の乱数２を保持し、この保持された乱数を第３の乱数Ｒ
１として出力するものである。

【００３８】６６は第１選択手段であり、第１及び第２
選択値Ｃ，Ｄの何れかを第２の乱数Ｒ１に応じて選択す
るものである。但し、第１及び第２選択値Ｃ，Ｄは、各
々が異なる数値で、第１の乱数ＲＬの最大値よりも大き
い第２の乱数Ｒ１から第１及び第２選択値Ｃ，Ｄを各々
減算して得られる各々の減算結果の値が第１の乱数ＲＬ
の数値範囲内にあり、且つ各々の減算結果の値が極力一
致しない数値を得るものである。

【００３９】６４は第１比較手段であり、第１の乱数Ｒ
Ｌの最大値であるしきい値Ｓ９と第３の乱数Ｒ１とを比
較し、第３の乱数Ｒ１がしきい値Ｓ９よりも大きいこと
を示すと共に、第３の乱数Ｒ１がしきい値Ｓ９以下であ
れることを示す第１選択信号を出力するものである。

【００４０】６７は第２選択手段であり、第１選択信号
が、第３の乱数Ｒ１がしきい値Ｓ９よりも大きいことを
示す場合に第１選択手段６６で選択された選択値を選択
し、第３の乱数Ｒ１がしきい値Ｓ９以下であることを示
す場合に「０」である第３選択値Ｅを選択するものであ
る。

【００４１】６８は減算手段であり、第３の乱数Ｒ１か
ら第２選択手段６７で選択された選択値を減算し、この
減算結果を第１の乱数ＲＬとして出力するものである。
また、前記した第１選択手段６６は、第２の乱数Ｒ２が
偶数の場合に第１選択値Ｃを選択し、奇数の場合に第２
選択値Ｄを選択する第１のケース、第２の乱数Ｒ２が奇
数の場合に第１選択値Ｃを選択し、偶数の場合に第２選
択値Ｄを選択する第２のケースの何れかのケースを実行
するのが好ましいが、もちろんこれのみに限らず、例え
ばＲ２を２進数表現した場合の最上位ビットが”０”
か”１”かに応じてＣとＤを選択するようにしても良
い。

【００４２】

【作用】上述した本発明において、例えば「０」〜
「９」の数値範囲の乱数ＲＬを得たい場合に、原乱数発
生手段６２から「０」〜「１５」の乱数Ｒ２が発生され
るものとする。この際、しきい値Ｓ９は乱数ＲＬの最大
値なので「９」である。また、第１及び第２選択値Ｃ，
Ｄは、各々が異なる数値で、乱数ＲＬの最大値よりも大
きい乱数Ｒ１から第１及び第２選択値Ｃ，Ｄを各々減算
して得られる各々の減算結果の値が乱数ＲＬの数値範囲
内にあり、且つ各々の減算結果の値が極力一致しない数
値であるので、例えば第１選択値Ｃが「１０」、第２選
択値Ｄが「６」であるとする。第３選択値Ｅは「０」で
ある。

【００４３】この条件の場合に、保持手段６３から出力
される乱数Ｒ１が「０」〜「９」であれば、比較手段６
４でその乱数Ｒ１がしきい値Ｓ９の「９」以下であるこ
とが検出され、この検出結果を示す第１選択信号が第２
選択手段６７へ出力され、第２選択手段６７は第３選択
値Ｅの「０」を選択して減算手段６８へ出力する。

【００４４】減算手段６８においては、「０」〜「９」
から「０」が減算されるので、「０」〜「９」が乱数Ｒ
Ｌとして出力される。一方、乱数Ｒ１が「１０」〜「１
５」であれば、比較手段６４でその乱数Ｒ１がしきい値
Ｓ９の「９」よりも大きいことが検出され、この検出結
果を示す第１選択信号が第２選択手段６７へ出力され、
第２選択手段６７が、第１選択手段６６で選択された選
択値を選択して減算手段６８へ出力する。

【００４５】この時、第１選択手段６６に原乱数発生手
段６２から出力された例えば偶数の乱数Ｒ２が供給され
ているとすると、選択手段６６は例えば第１選択値Ｃの
「１０」を選択する。

【００４６】減算手段６８へその「１０」が入力される
ことになるので、減算手段６８において、「１０」〜
「１５」から「１０」が減算され、この減算結果の
「０」〜「５」が乱数ＲＬとして出力される。

【００４７】第１選択手段６６で第２選択値Ｄの「６」
が選択され、この「６」が減算手段６８へ入力された場
合は、「１０」〜「１５」から「６」が減算され、この
減算結果の「４」〜「９」が乱数ＲＬとして出力され
る。

【００４８】ところで、原乱数発生手段６２から出力さ
れる乱数Ｒ２の奇数／偶数の割合はほぼ同じと考えられ
るので、第１選択手段６６においては、第１及び第２選
択値Ｃ及びＤがほぼ同じ割合で減算値として選択され
る。

【００４９】従って、原乱数発生手段６２から「１０」
〜「１５」の乱数Ｒ２が出力された場合に、その乱数Ｒ
２が処理され、最終的に得られる乱数ＲＬとして、
「０」〜「５」と「４」〜「９」とが出力される頻度は
ほぼ同じである。「０」〜「５」と「４」〜「９」との
比較から分かるように、「４」と「５」の２つが一致し
ている。このことに原乱数発生手段６２からの「０」〜
「９」が乱数ＲＬとして出力されることを加味すると、
出現頻度が「４」と「５」でやや高くなるものの全体的
（「０」〜「９」）な出現頻度はほぼ一様となる。

【００５０】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図２は本発明の第１実施例による乱数発生
回路のブロック構成図である。

【００５１】図２に示す乱数発生回路は、原乱数発生器
６２と、データフリップフロップ（ＤＦＦ）６３と、超
過検出用比較器６４と、選択信号発生回路６５と、セレ
クタ６６及び６７と、減算器６８とを具備して構成され
ている。

【００５２】原乱数発生器６２は、従来例で説明したも
のと同じものであり、数値範囲が「０」〜「２^M−１」
のＭ系列の乱数を発生するものである。ＤＦＦ６３は、
原乱数発生器６２と同様にシステムクロック信号で作動
し、原乱数発生器６２から出力される乱数Ｒ２を保持
し、これをＲ１として出力する。ＤＦＦ６３に供給され
る乱数、即ち原乱数発生器６２から出力される乱数と、
ＤＦＦ６３に保持され出力される乱数とは別のものなの
で、各々別の符号Ｒ２とＲ１を付した。

【００５３】超過検出用比較器６４は、ＤＦＦ６３から
出力される乱数Ｒ１が、しきい値Ｓ９よりも大きい場合
に「１」を、しきい値Ｓ９以下の場合に「０」をセレク
タ６７の選択信号として出力するものである。しきい値
Ｓ９としては最終的に出力される数値範囲が「０」〜
「Ｋ」の乱数系列ＲＬの最大値「Ｋ」が設定される。

【００５４】選択信号発生回路６５は、原乱数発生器６
２から出力される乱数Ｒ２（２進数）の１ビット目の
「０」又は「１」を検出し、セレクタ６６の選択信号と
して出力するものである。例えば「１３」の２進数、即
ち「１１０１」の１ビット目の「１」が検出され選択信
号として出力される。

【００５５】セレクタ６６は、選択信号発生回路６５か
ら出力される選択信号が「１」の場合に選択値Ｃを選択
してセレクタ６７の一方の選択値として出力し、「０」
の場合に選択値Ｄを選択して一方の選択値として出力す
るものである。

【００５６】選択値Ｃとしては、乱数系列ＲＬの最大値
「Ｋ」に「１」を加算した値が設定される。選択値Ｄと
しては、原乱数発生器６２から出力される乱数の最大値
「２^M−１」から乱数系列ＲＬの最大値「Ｋ」を減算し
た値が設定される。

【００５７】セレクタ６７は、超過検出用比較器６４か
ら出力される選択信号が「０」の場合に選択値Ｅを選択
して減算器６８の減算用データとして出力し、「１」の
場合にセレクタ６６で選択された選択値Ｃ又はＤを減算
用データとして出力するものである。選択値Ｅとしては
「０」が設定される。

【００５８】減算器６８は、乱数Ｒ１からセレクタ６７
で選択された減算用データを差し引いて乱数系列ＲＬの
数値として出力するものである。このような構成におい
て、例えばＭ＝４、Ｋ＝９とする。この場合、原乱数発
生器６２からは「０」〜「１５」の数値範囲の乱数Ｒ２
が出力され、減算器６８からは「０」〜「９」の数値範
囲の乱数系列ＲＬが出力されることになる。またしきい
値Ｓ９は「９」、選択値Ｃは「１０」、選択値Ｄは
「６」となる。

【００５９】原乱数発生器６２の出力乱数に応じてＤＦ
Ｆ６３から出力される乱数Ｒ１が「０」〜「９」の場
合、比較器６４の出力データは「０」となるので、セレ
クタ６７は選択値Ｅの「０」を選択して減算器６８へ出
力する。この結果、減算器６８においては「０」〜
「９」の何れかの値から「０」を引く演算が行われ，減
算器６８から「０」〜「９」の乱数系列ＲＬが出力され
る。

【００６０】次に、ＤＦＦ６３器６２から「１０」〜
「１５」の範囲の乱数Ｒ２が出力された場合について説
明する。例えば乱数Ｒ１が「１１」、乱数Ｒ２が「１
４」となっているものとする。

【００６１】この場合、超過検出用比較器６４において
は、乱数Ｒ１の「１１」がしきい値Ｓ９の「９」よりも
大きいことが検出され、この検出によって「１」の選択
信号がセレクタ６７へ出力され、セレクタ６７で、セレ
クタ６６から出力される選択値が選択される。

【００６２】選択信号発生回路６５においては、乱数Ｒ
２の「１４」、即ち２進数で「１１１０」の１ビット目
の「０」が検出され、この検出によって「０」の選択信
号がセレクタ６６へ出力されるので、セレクタ６６にお
いては、選択値Ｄの「６」が選択される。

【００６３】即ち、セレクタ６７は、セレクタ６６から
出力された「６」を選択し、これを減算器６８へ出力す
る。減算器６８は、乱数Ｒ１の「１１」から「６」を差
し引き、この結果の「５」を乱数系列ＲＬの数値として
出力する。

【００６４】このようにＤＦＦ６３から「１０」〜「１
５」の範囲の乱数Ｒ１が発生された場合に、セレクタ６
６で選択値Ｄの「６」が減算用データとして選択される
と、減算器６８で「１０」〜「１５」から「６」が減算
され、この結果得られる「４」〜「９」が乱数系列ＲＬ
として出力される。

【００６５】一方、選択値Ｃの「１０」が減算用データ
として選択されると、減算器６８で「１０」〜「１５」
の何れかより「１０」が減算され、この結果得られる
「０」〜「５」が乱数系列ＲＬとして出力される。

【００６６】このように選択値Ｄの「１０」が減算用デ
ータとして用いられた場合に「０」〜「５」が乱数系列
ＲＬとして現れる頻度と、選択値Ｃの「６」が減算用デ
ータとして用いられた場合に「４」〜「９」が乱数系列
ＲＬとして現れる頻度とは同じとなるが、「４」と
「５」は双方に共通するため、他の「０」〜「３」と
「６」〜「９」よりも高頻度で出現することになる。

【００６７】この選択値Ｃ，Ｄに選択値Ｅが選択される
場合を加味した全体の乱数の出現頻度分布を図３に示
す。図３において、符号ＲＬ３で示す行の「０」〜
「９」は、選択値Ｅが減算用データとして用いられた場
合に減算器６８から出力される乱数系列ＲＬの数値であ
り、符号ＲＬ４で示す行の「０」〜「５」は、選択値Ｃ
が減算用データとして用いられた場合に減算器６８から
出力される乱数系列ＲＬの数値であり、符号ＲＬ５で示
す行の「４」〜「９」は、選択値Ｄが減算用データとし
て用いられた場合に減算器６８から出力される乱数系列
ＲＬの数値である。

【００６８】この表の数値の重なり部分から分かるよう
に、各数値の出現頻度は「４」と「５」が多くなる。各
数値「０」〜「９」の出現頻度は、「０」〜「３」が
０．０９４、「４」と「５」が０．１２５、「６」〜
「９」が０．０９４となる。また、出現頻度の標準偏差
は１．２５×１０^-2となる。

【００６９】これを、図１１を参照して説明した第３の
従来例回路により得られる図１３に示した乱数系列ＲＬ
の各数値「０」〜「９」の出現頻度と、その標準偏差：
３．０６×１０^-2と比較してみると、図２に示す第１実
施例回路においては、乱数系列ＲＬの各数値「０」〜
「９」の出現頻度の一様性が大幅に改善されていること
が分かる。

【００７０】従って、第１実施例によれば、比較的簡単
な回路構成で、乱数の出現頻度の一様性が良好な任意の
数値範囲の乱数系列を発生させることができる。次に、
第２実施例を図４を参照して説明する。但し、図４に示
す第２実施例において図２に示した第１実施例の各部に
対応する部分には同一符号を付し、その説明を省略す
る。

【００７１】図４に示す第２実施例が図２に示した第１
実施例と異なる点は、原乱数発生器６２に乱数Ｒ２を発
生させる制御を行う制御回路６９を設け、また、超過検
出用比較器６４に、ＤＦＦ６３から出力される乱数Ｒ１
がしきい値Ｓ９を越えた場合、破線矢印で示すように制
御回路６９に乱数発生制御を行う指示を与える機能を付
加した点にある。その指示を与える信号を指示信号と呼
ぶ。

【００７２】また、制御回路６９はその指示信号か、或
いは外部から乱数発生命令信号ＣＯが入力された際に、
原乱数発生器６２に対して乱数Ｒ２を１つ発生させる制
御を行うものとする。

【００７３】このような構成において、第１実施例と同
様に、Ｍ＝４、Ｋ＝９であり、原乱数発生器６２から
「０」〜「１５」の数値範囲の乱数Ｒ２が出力され、減
算器６８から「０」〜「９」の数値範囲の乱数系列ＲＬ
が出力され、また、しきい値Ｓ９が「９」、選択値Ｃが
「１０」、選択値Ｄが「６」、選択値Ｅが「０」である
とする。

【００７４】原乱数発生器６２の出力乱数に応じてＤＦ
Ｆ６３から出力される乱数Ｒ１が「０」〜「９」の場
合、比較器６４の出力データは「０」となるので、セレ
クタ６７は選択値Ｅの「０」を選択して減算器６８へ出
力する。この結果、減算器６８においては「０」〜
「９」の何れかの値から「０」を引く演算が行われ，減
算器６８から「０」〜「９」の乱数系列ＲＬが出力され
る。

【００７５】次に、ＤＦＦ６３器６２から「１０」〜
「１５」の範囲の乱数Ｒ２が出力された場合について説
明する。例えばＤＦＦ６３の出力乱数Ｒ１が「１３」と
なっているものとする。

【００７６】この場合、超過検出用比較器６４におい
て、乱数Ｒ１の「１３」がしきい値Ｓ９の「９」よりも
大きいことが検出され、この検出によって指示信号が制
御回路６９へ出力されると共に、「１」の選択信号がセ
レクタ６７へ出力される。これによってセレクタ６７は
セレクタ６６の出力選択値を選択するように動作する。

【００７７】また、指示信号が入力された制御回路６９
は、原乱数発生器６２から乱数Ｒ２が発生されるように
制御する。この制御によって「１０」が発生されたとす
ると、選択信号発生回路６５においては、その「１
０」、即ち２進数で「１０１０」の１ビット目の「０」
が検出される。この検出によって「０」の選択信号がセ
レクタ６６へ出力されるので、セレクタ６６において
は、選択値Ｄの「６」が選択される。

【００７８】即ち、セレクタ６７は、セレクタ６６から
出力された「６」を選択し、これを減算器６８へ出力す
る。減算器６８は、乱数Ｒ１の「１１」から「６」を差
し引き、この結果の「５」を乱数系列ＲＬの数値として
出力する。

【００７９】このようにＤＦＦ６３から「１０」〜「１
５」の範囲の乱数Ｒ１が発生された場合は、再度、原乱
数発生器６２から乱数Ｒ２を発生させ、この発生された
乱数Ｒ２に応じて定まる選択値Ｃの「１０」又はＤの
「６」を、減算器６８で「１０」〜「１５」から減算
し、この結果得られる「０」〜「５」又は「４」〜
「９」を乱数系列ＲＬとして出力する。従って、第２実
施例においても第１実施例と同様な効果を得ることがで
き、また所望とする乱数を任意のタイミングで発生させ
ることができる。

【００８０】次に、第３実施例を図５を参照して説明す
る。但し、図５に示す第３実施例において図２に示した
第１実施例の各部に対応する部分には同一符号を付し、
その説明を省略する。

【００８１】図５に示す第３実施例が図２に示した第１
実施例と異なる点は、原乱数発生器６２から出力される
乱数Ｒ２が、しきい値Ｓ１０よりも大きい場合に「１」
を、しきい値Ｓ１０以下の場合に「０」をセレクタ７２
の選択信号として出力する超過検出用比較器７１と、こ
の比較器７１から出力される選択信号が「１」の場合に
減算器６８の減算結果を選択して乱数系列ＲＬの数値と
して出力し、「０」の場合に原乱数発生器６２から出力
される乱数Ｒ２を選択して乱数系列ＲＬの数値として出
力するセレクタ７２を設けた点にある。

【００８２】即ち、原乱数発生器６２から出力される乱
数Ｒ２が、最終段から出力される乱数系列ＲＬの最大値
「Ｋ」を越えているか否かを判断し、越えてない場合に
原乱数発生器６２から出力される乱数Ｒ２をそのまま乱
数系列ＲＬの数値として出力するようにし、越えている
場合に、第１実施例で説明した動作によって減算器６８
から出力される乱数を乱数系列ＲＬの数値として出力す
るようにした。

【００８３】このように構成することによって、「０」
〜「９」が原乱数発生器６２からそのまま乱数系列ＲＬ
として出力されるようになり、第１実施例で図３を参照
して説明した乱数系列ＲＬの数値の出現頻度が、図６に
示すようにより均衡となる。この図６における出現頻度
の標準偏差：４．６９×１０^-3からも分かるように、乱
数系列ＲＬの各数値「０」〜「９」の出現頻度の一様性
が大幅に改善されている。

【００８４】この第３実施例によれば、比較的簡単な回
路構成で、第１実施例以上に乱数の出現頻度の一様性が
良好な任意の数値範囲の乱数系列を発生させることがで
きる。

【００８５】次に、第４実施例を図７を参照して説明す
る。但し、図７に示す第４実施例において図５に示した
第３実施例の各部に対応する部分には同一符号を付し、
その説明を省略する。

【００８６】図７に示す第４実施例が図５に示した第３
実施例と異なる点は、第３実施例回路構成に図４を参照
して第２実施例で説明した制御回路６９を設けると共
に、その制御回路６９に指示信号を出力する機能を超過
検出用比較器６４に第２実施例同様付加した点にある。

【００８７】この第４実施例においても第３実施例同様
な効果を得ることができ、また所望とする乱数を任意の
タイミングで発生させることができる。次に、第５実施
例を図８を参照して説明する。但し、図８に示す第５実
施例において図５に示した第３実施例の各部に対応する
部分には同一符号を付し、その説明を省略する。

【００８８】図８に示す第５実施例が図５に示した第３
実施例と異なる点は、原乱数発生器６２と同タイミング
で乱数を発生する原乱数発生器６２′を設け、この原乱
数発生器６２′から出力される乱数を選択信号発生回路
６５及び超過検出用比較器７１に入力されるようにした
点にある。但し、各原乱数発生器６２から出力される乱
数は数値が極まれに同じ場合もあるが大半は異なるの
で、Ｒ１、Ｒ２と異なる符号を付した。

【００８９】このような構成の第５実施例によれば、第
３実施例同様な効果が得れる他、ＤＦＦ６３等の乱数保
持手段で乱数Ｒ１を一旦保持することによって生成しな
くともよいので処理時間を短縮することができる。

【００９０】この第５実施例のように原乱数発生器を２
つ用いる構成は図２に示した第１実施例においても同様
に適用することができる。

【００９１】

【発明の効果】以上説明したように、本発明によれば、
比較的簡単な回路構成で、乱数の出現頻度の一様性が良
好な任意の数値範囲の乱数系列を発生させることができ
る効果がある。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の第１実施例による乱数発生回路のブロ
ック構成図である。

【図３】図２に示す乱数発生回路から出力される任意数
値範囲の乱数の出現頻度分布を表す図である。

【図４】本発明の第２実施例による乱数発生回路のブロ
ック構成図である。

【図５】本発明の第３実施例による乱数発生回路のブロ
ック構成図である。

【図６】図５に示す乱数発生回路から出力される任意数
値範囲の乱数の出現頻度分布を表す図である。

【図７】本発明の第４実施例による乱数発生回路のブロ
ック構成図である。

【図８】本発明の第５実施例による乱数発生回路のブロ
ック構成図である。

【図９】第１の従来例による乱数発生回路のブロック構
成図である。

【図１０】第２の従来例による乱数発生回路のブロック
構成図である。

【図１１】第３の従来例による乱数発生回路のブロック
構成図である。

【図１２】第４の従来例による乱数発生回路のブロック
構成図である。

【図１３】図１１に示す乱数発生回路から出力される任
意数値範囲の乱数の出現頻度分布を表す図である。

【符号の説明】

６２第１原乱数発生手段６３保持手段６４第１比較手段６６第１選択手段６７第２選択手段６８減算手段Ｒ１第３の乱数Ｒ２第２の乱数ＲＬ第１の乱数Ｓ９しきい値Ｃ第１選択値Ｄ第２選択値Ｅ第３選択値

Claims

【特許請求の範囲】

【請求項１】任意の数値範囲の第１の乱数を発生する
乱数発生回路において、第２の乱数を発生する第１原乱数発生手段と、該第２の乱数を保持し、この保持された乱数を第３の乱
数として出力する保持手段と、第１及び第２選択値が、各々が異なる数値で、前記第１
の乱数の最大値よりも大きい該第２の乱数から該第１及
び第２選択値を各々減算して得られる各々の減算結果の
値が該第１の乱数の数値範囲内にあり、且つ該各々の減
算結果の値が極力一致しない数値を得る第１及び第２選
択値の何れかを、前記第２の乱数に応じて選択する第１
選択手段と、該第１の乱数の最大値であるしきい値と該第３の乱数と
を比較し、該第３の乱数が該しきい値よりも大きいこと
を示すと共に、該第３の乱数が該しきい値以下であるこ
とを示す第１選択信号を出力する第１比較手段と、該第１選択信号が、該第３の乱数が該しきい値よりも大
きいことを示す場合に該第１選択手段で選択された選択
値を選択し、該第３の乱数が該しきい値以下であること
を示す場合に「０」である第３選択値を選択する第２選
択手段と、該第３の乱数から該第２選択手段で選択された選択値を
減算し、この減算結果を前記第１の乱数として出力する
減算手段とを具備したことを特徴とする乱数発生回路。
【請求項２】前記第１選択値を、前記第１の乱数の最
大値に「１」を加算した数値とし、前記第２選択値を、
前記第２の乱数の最大値から該第１の乱数の最大値を減
算した数値としたことを特徴とする請求項１記載の乱数
発生回路。
【請求項３】前記第１選択手段が、前記第２の乱数が
愚数の場合に前記第１選択値を選択し、奇数の場合に前
記第２選択値を選択する第１のケース、該第２の乱数が
奇数の場合に該第１選択値を選択し、偶数の場合に該第
２選択値を選択する第２のケースの何れかのケースを実
行するようにしたことを特徴とする請求項１又は２記載
の乱数発生回路。
【請求項４】前記しきい値と前記第２の乱数とを比較
し、該第２の乱数が該しきい値よりも大きいことを示す
と共に、該第２の乱数が該しきい値以下であれることを
示す第２選択信号を出力する第２比較手段と、該第２選
択信号が、該第２の乱数が該しきい値よりも大きいこと
を示す場合に前記減算手段から出力される乱数を選択
し、該第２の乱数が該しきい値以下であることを示す場
合に該第２の乱数を選択して前記第１の乱数として出力
する第３選択手段を設けたことを特徴とする請求項１〜
３の何れかに記載の乱数発生回路。
【請求項５】前記第１原乱数発生手段から前記第２の
乱数を１つ発生させる制御を行う制御手段を設け、前記
第１比較手段に、前記第３の乱数が前記しきい値よりも
大きい場合に該制御手段に該第２の乱数を１つ発生させ
る制御を行う指示を与える機能を設けたことを特徴とす
る請求項１〜５の何れかに記載の乱数発生回路。
【請求項６】前記第１原乱数発生手段と同タイミング
で第４の乱数を発生する第２原乱数発生手段を設け、前
記第１選択手段が前記第２の乱数の代わりに該第４の乱
数に応じて前記第１及び第２選択値の何れかを選択する
ようにしたことを特徴とする請求項１〜３の何れかに記
載の乱数発生回路。