JP2002278749A - 乱数発生装置 - Google Patents
乱数発生装置Info
- Publication number
- JP2002278749A JP2002278749A JP2001074693A JP2001074693A JP2002278749A JP 2002278749 A JP2002278749 A JP 2002278749A JP 2001074693 A JP2001074693 A JP 2001074693A JP 2001074693 A JP2001074693 A JP 2001074693A JP 2002278749 A JP2002278749 A JP 2002278749A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- value
- generation circuit
- register
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pinball Game Machines (AREA)
Abstract
(57)【要約】
【課題】 Ｍ系列乱数を用いて任意の範囲の乱数列を生
成する。 【解決手段】 Ｍ系列乱数を生成する乱数生成回路
（１）と、乱数生成回路（１）の生成した乱数を、所定
値と比較する比較器（３）とを具備し、乱数生成回路
（１）の生成した乱数と所定値との比較結果に応じて、
乱数生成回路（１）が生成する乱数を更新する。
成する。 【解決手段】 Ｍ系列乱数を生成する乱数生成回路
（１）と、乱数生成回路（１）の生成した乱数を、所定
値と比較する比較器（３）とを具備し、乱数生成回路
（１）の生成した乱数と所定値との比較結果に応じて、
乱数生成回路（１）が生成する乱数を更新する。
Description
【０００１】
【発明の属する技術分野】本発明は、遊技機に最適な乱
数発生装置に関する。
数発生装置に関する。
【０００２】
【従来の技術】ｎ次（ｎは整数）のＭ系列（M-sequenc
e）乱数列は、１〜２n−１の範囲の値となる。次数と生
成値範囲の対応関係は、図３に示すようになる。
e）乱数列は、１〜２n−１の範囲の値となる。次数と生
成値範囲の対応関係は、図３に示すようになる。
【０００３】一方、乱数を利用する場合、例えば抽選を
行う場合は、任意の範囲の値を利用できることが望まし
い。例えば、当選確率１０％の抽選をしたい場合には、
１０個の乱数から１個の値を当たりとすることで抽選を
行うことが望ましい。
行う場合は、任意の範囲の値を利用できることが望まし
い。例えば、当選確率１０％の抽選をしたい場合には、
１０個の乱数から１個の値を当たりとすることで抽選を
行うことが望ましい。
【０００４】
【発明が解決しようとする課題】しかしながら、Ｍ系列
乱数を用いた場合は、任意の当選確率を得ることは困難
である。例えば、当選確率１０％の抽選をしたい場合に
５次のＭ系列乱数を使用するものとする。５次のＭ系列
乱数は、１〜３１の範囲の値となる。当選番号を１０、
２０、３０に設定すると、当選確率は１０．３３３・・
・％となり、目的の１０％に近い確率にすることは可能
であるが、丁度１０％の当選確率を得ることは出来な
い。次数を上げて、当選番号を増やせば目的の１０％に
更に近い確率にすることは可能であるが、それでも丁度
１０％の当選確率を得ることは困難である。
乱数を用いた場合は、任意の当選確率を得ることは困難
である。例えば、当選確率１０％の抽選をしたい場合に
５次のＭ系列乱数を使用するものとする。５次のＭ系列
乱数は、１〜３１の範囲の値となる。当選番号を１０、
２０、３０に設定すると、当選確率は１０．３３３・・
・％となり、目的の１０％に近い確率にすることは可能
であるが、丁度１０％の当選確率を得ることは出来な
い。次数を上げて、当選番号を増やせば目的の１０％に
更に近い確率にすることは可能であるが、それでも丁度
１０％の当選確率を得ることは困難である。
【０００５】本発明は、上記の問題点に鑑みてなされた
もので、Ｍ系列乱数を用いて任意の範囲の乱数列を生成
することを目的とする。
もので、Ｍ系列乱数を用いて任意の範囲の乱数列を生成
することを目的とする。
【０００６】
【課題を解決するための手段】この目的を達成するため
に、請求項１の発明は、Ｍ系列乱数を生成する乱数生成
回路（１）と、乱数生成回路（１）の生成した乱数を、
所定値と比較する比較器（３）とを具備し、乱数生成回
路（１）の生成した乱数と所定値との比較結果に応じ
て、乱数生成回路（１）が生成する乱数を更新すること
を特徴とする。
に、請求項１の発明は、Ｍ系列乱数を生成する乱数生成
回路（１）と、乱数生成回路（１）の生成した乱数を、
所定値と比較する比較器（３）とを具備し、乱数生成回
路（１）の生成した乱数と所定値との比較結果に応じ
て、乱数生成回路（１）が生成する乱数を更新すること
を特徴とする。
【０００７】請求項２の発明は、請求項１において、乱
数生成回路（１）の生成した乱数を保持する乱数値レジ
スタ（２）を更に具備し、比較器（３）は、乱数値レジ
スタ（２）の保持値と所定値とを比較することを特徴と
する。
数生成回路（１）の生成した乱数を保持する乱数値レジ
スタ（２）を更に具備し、比較器（３）は、乱数値レジ
スタ（２）の保持値と所定値とを比較することを特徴と
する。
【０００８】請求項３の発明は、請求項２において、比
較器（３）が乱数値レジスタ（２）に乱数の更新を指令
し、乱数値レジスタ（２）が乱数生成回路（１）に乱数
の生成を指令することを特徴とする。
較器（３）が乱数値レジスタ（２）に乱数の更新を指令
し、乱数値レジスタ（２）が乱数生成回路（１）に乱数
の生成を指令することを特徴とする。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００１０】図１は、本発明による乱数発生装置の一実
施形態を示すブロック結線図である。
施形態を示すブロック結線図である。
【００１１】図１において、次値乱数生成回路１は、ｎ
次（ｎは整数）のＭ系列乱数列を生成して乱数値レジス
タ２に供給する。乱数値レジスタ２は供給された乱数値
を保持し、比較器３および乱数出力レジスタ４に出力す
る。また、後述する読み飛ばし動作のために、乱数値レ
ジスタ２は次値乱数生成回路１にも保持値を出力する。
乱数出力レジスタ４は、乱数値レジスタ２から供給され
る乱数値の保持と出力を担当する。
次（ｎは整数）のＭ系列乱数列を生成して乱数値レジス
タ２に供給する。乱数値レジスタ２は供給された乱数値
を保持し、比較器３および乱数出力レジスタ４に出力す
る。また、後述する読み飛ばし動作のために、乱数値レ
ジスタ２は次値乱数生成回路１にも保持値を出力する。
乱数出力レジスタ４は、乱数値レジスタ２から供給され
る乱数値の保持と出力を担当する。
【００１２】比較器３は、最大値レジスタ５から供給さ
れる最大値と、乱数値レジスタ２から供給される乱数値
との比較を行う。比較の結果、最大値レジスタ５から供
給される最大値よりも乱数値レジスタ２から供給される
乱数値が大きい場合には、乱数値レジスタ２に読み飛ば
し動作を指令する。読み飛ばしを指令された乱数値レジ
スタ２は、次値乱数生成回路１に次の乱数値の生成を指
示する。次値乱数生成回路１は、次のＭ系列乱数列を生
成して乱数値レジスタ２に供給する。
れる最大値と、乱数値レジスタ２から供給される乱数値
との比較を行う。比較の結果、最大値レジスタ５から供
給される最大値よりも乱数値レジスタ２から供給される
乱数値が大きい場合には、乱数値レジスタ２に読み飛ば
し動作を指令する。読み飛ばしを指令された乱数値レジ
スタ２は、次値乱数生成回路１に次の乱数値の生成を指
示する。次値乱数生成回路１は、次のＭ系列乱数列を生
成して乱数値レジスタ２に供給する。
【００１３】図２は、図１の回路の動作を説明するタイ
ミングチャートである。図２は、所定間隔の時刻ｔ１、
ｔ２、ｔ３において、乱数値レジスタ２が更新される場
合を例示している。また、最大値レジスタ５に設定され
た値が「１００」の場合を例示している。
ミングチャートである。図２は、所定間隔の時刻ｔ１、
ｔ２、ｔ３において、乱数値レジスタ２が更新される場
合を例示している。また、最大値レジスタ５に設定され
た値が「１００」の場合を例示している。
【００１４】時刻ｔ１において乱数値レジスタ２が更新
される時に、次値乱数生成回路１の出力が「８２」のと
きは、乱数出力レジスタ４の保持値は「８２」に更新さ
れる。時刻ｔ１において、次値乱数生成回路１の出力が
最大値レジスタ５に設定された値が「１００」よりも大
きい場合は、次値乱数生成回路１の出力は更新を継続
し、「１００」以下の値である「５６」を生成したとき
に、乱数値レジスタ２は次値乱数生成回路１の出力値
「５６」を保持する。
される時に、次値乱数生成回路１の出力が「８２」のと
きは、乱数出力レジスタ４の保持値は「８２」に更新さ
れる。時刻ｔ１において、次値乱数生成回路１の出力が
最大値レジスタ５に設定された値が「１００」よりも大
きい場合は、次値乱数生成回路１の出力は更新を継続
し、「１００」以下の値である「５６」を生成したとき
に、乱数値レジスタ２は次値乱数生成回路１の出力値
「５６」を保持する。
【００１５】同様に、時刻ｔ２において乱数値レジスタ
２が更新される時に、次値乱数生成回路１の出力は「５
６」なので、乱数出力レジスタ４の保持値は「５６」に
更新される。時刻ｔ２において、次値乱数生成回路１の
出力が最大値レジスタ５に設定された値が「１００」よ
りも大きい場合は、次値乱数生成回路１の出力は更新を
継続し、「１００」以下の値である「７３」を生成した
ときに、乱数値レジスタ２は次値乱数生成回路１の出力
値「７３」を保持する。
２が更新される時に、次値乱数生成回路１の出力は「５
６」なので、乱数出力レジスタ４の保持値は「５６」に
更新される。時刻ｔ２において、次値乱数生成回路１の
出力が最大値レジスタ５に設定された値が「１００」よ
りも大きい場合は、次値乱数生成回路１の出力は更新を
継続し、「１００」以下の値である「７３」を生成した
ときに、乱数値レジスタ２は次値乱数生成回路１の出力
値「７３」を保持する。
【００１６】同様に、時刻ｔ３において乱数値レジスタ
２が更新される時に、次値乱数生成回路１の出力は「７
３」なので、乱数出力レジスタ４の保持値は「７３」に
更新される。
２が更新される時に、次値乱数生成回路１の出力は「７
３」なので、乱数出力レジスタ４の保持値は「７３」に
更新される。
【００１７】ここで動作時間について考察すると、通常
の遊技機の乱数更新時間は２ｍｓｅｃ程度と比較的低速
である。大当り確率の最大値も５００分の１程度である
ことから、次値乱数発生回路１は１２次の乱数列（１〜
４０９５）を生成すれば充分である。このとき、上記の
読み飛ばし回数が最も多くなるのは、最大値レジスタ５
に設定された値が「２０４８」の場合である（最大値レ
ジスタ５に設定された値が「２０４７」以下の場合は１
１次以下の乱数列を使用するからである）。この場合に
は、２ｍｓｅｃの間に最大で２０４７回の読み飛ばしを
行うので、遊技機に使用するクロック信号を４ＭＨｚと
した場合（遊技機に使用する最も遅いとされる周波
数）、１サイクルが２５０ｎｓｅｃなので、２５０ｎｓ
ｅｃ×２０４７＝０．５１２ｍｓｅｃで次値乱数発生回
路１および乱数値レジスタ２における乱数の更新が必要
となる。２ｍｓｅｃごとに更新を行うことを考慮するな
らば時間的に充分に間に合う。
の遊技機の乱数更新時間は２ｍｓｅｃ程度と比較的低速
である。大当り確率の最大値も５００分の１程度である
ことから、次値乱数発生回路１は１２次の乱数列（１〜
４０９５）を生成すれば充分である。このとき、上記の
読み飛ばし回数が最も多くなるのは、最大値レジスタ５
に設定された値が「２０４８」の場合である（最大値レ
ジスタ５に設定された値が「２０４７」以下の場合は１
１次以下の乱数列を使用するからである）。この場合に
は、２ｍｓｅｃの間に最大で２０４７回の読み飛ばしを
行うので、遊技機に使用するクロック信号を４ＭＨｚと
した場合（遊技機に使用する最も遅いとされる周波
数）、１サイクルが２５０ｎｓｅｃなので、２５０ｎｓ
ｅｃ×２０４７＝０．５１２ｍｓｅｃで次値乱数発生回
路１および乱数値レジスタ２における乱数の更新が必要
となる。２ｍｓｅｃごとに更新を行うことを考慮するな
らば時間的に充分に間に合う。
【００１８】以上、本発明を実施の形態により説明した
が、本発明の技術的思想によれば、種々の変形が可能で
ある。例えば、上述した実施形態においては、乱数出力
レジスタ４を用いた場合を例示したが、乱数値レジスタ
２の保持値をそのまま出力することで乱数出力レジスタ
４を省略することもできる。
が、本発明の技術的思想によれば、種々の変形が可能で
ある。例えば、上述した実施形態においては、乱数出力
レジスタ４を用いた場合を例示したが、乱数値レジスタ
２の保持値をそのまま出力することで乱数出力レジスタ
４を省略することもできる。
【００１９】また、比較器３は、乱数値レジスタ２に読
み飛ばし動作を指令するようにしたが、次値乱数生成回
路１に直接指令するようにしても良い。
み飛ばし動作を指令するようにしたが、次値乱数生成回
路１に直接指令するようにしても良い。
【００２０】また、乱数値レジスタ２を省略して、比較
器３が次値乱数生成回路１の生成する乱数を直接読み取
るようにしても良い。
器３が次値乱数生成回路１の生成する乱数を直接読み取
るようにしても良い。
【００２１】
【発明の効果】以上のように、本発明の乱数発生装置に
よれば、Ｍ系列乱数を生成する乱数生成回路（１）と、
乱数生成回路（１）の生成した乱数を、所定値と比較す
る比較器（３）とを具備し、乱数生成回路（１）の生成
した乱数と所定値との比較結果に応じて、乱数生成回路
（１）が生成する乱数を更新するようにしたので、Ｍ系
列乱数を用いているにも拘らず、任意の範囲の乱数列を
生成することが可能となる。
よれば、Ｍ系列乱数を生成する乱数生成回路（１）と、
乱数生成回路（１）の生成した乱数を、所定値と比較す
る比較器（３）とを具備し、乱数生成回路（１）の生成
した乱数と所定値との比較結果に応じて、乱数生成回路
（１）が生成する乱数を更新するようにしたので、Ｍ系
列乱数を用いているにも拘らず、任意の範囲の乱数列を
生成することが可能となる。
【図１】本発明による乱数発生装置の一実施形態を示す
ブロック結線図である。
ブロック結線図である。
【図２】本発明による乱数発生装置の一実施形態を示す
タイミングチャートである。
タイミングチャートである。
【図３】Ｍ系列乱数の次数と生成値範囲の対応関係を示
す対応図である。
す対応図である。
１ 次値乱数生成回路 ２ 乱数値レジスタ ３ 比較器 ４ 乱数出力レジスタ ５ 最大値レジスタ
Claims (3)
- 【請求項１】Ｍ系列（M-sequence）乱数を生成する乱数
生成回路（１）と、 該乱数生成回路（１）の生成した乱数を、所定値と比較
する比較器（３）とを具備し、 前記乱数生成回路（１）の生成した乱数と所定値との比
較結果に応じて、前記乱数生成回路（１）が生成する乱
数を更新することを特徴とする乱数発生装置。 - 【請求項２】前記乱数生成回路（１）の生成した乱数を
保持する乱数値レジスタ（２）を更に具備し、 前記比較器（３）は、前記乱数値レジスタ（２）の保持
値と所定値とを比較することを特徴とする請求項１に記
載の乱数発生装置。 - 【請求項３】前記比較器（３）が前記乱数値レジスタ
（２）に乱数の更新を指令し、 該乱数値レジスタ（２）が前記乱数生成回路（１）に乱
数の生成を指令することを特徴とする請求項２に記載の
乱数発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001074693A JP2002278749A (ja) | 2001-03-15 | 2001-03-15 | 乱数発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001074693A JP2002278749A (ja) | 2001-03-15 | 2001-03-15 | 乱数発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002278749A true JP2002278749A (ja) | 2002-09-27 |
Family
ID=18931910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001074693A Pending JP2002278749A (ja) | 2001-03-15 | 2001-03-15 | 乱数発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002278749A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007075144A (ja) * | 2005-09-09 | 2007-03-29 | Sankyo Kk | 遊技機 |
| JP2007075142A (ja) * | 2005-09-09 | 2007-03-29 | Sankyo Kk | 遊技機 |
| JP2007075143A (ja) * | 2005-09-09 | 2007-03-29 | Sankyo Kk | 遊技機 |
| JP2007082843A (ja) * | 2005-09-22 | 2007-04-05 | Sankyo Kk | 遊技機 |
| JP2022126584A (ja) * | 2021-02-18 | 2022-08-30 | ▲しゃーん▼碼科技股▲ふん▼有限公司 | 乱数発生器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0883167A (ja) * | 1994-09-12 | 1996-03-26 | Fujitsu Ltd | 乱数発生回路 |
| JPH1027088A (ja) * | 1996-07-11 | 1998-01-27 | Nec Corp | 乱数発生装置および乱数発生方法 |
-
2001
- 2001-03-15 JP JP2001074693A patent/JP2002278749A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0883167A (ja) * | 1994-09-12 | 1996-03-26 | Fujitsu Ltd | 乱数発生回路 |
| JPH1027088A (ja) * | 1996-07-11 | 1998-01-27 | Nec Corp | 乱数発生装置および乱数発生方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007075144A (ja) * | 2005-09-09 | 2007-03-29 | Sankyo Kk | 遊技機 |
| JP2007075142A (ja) * | 2005-09-09 | 2007-03-29 | Sankyo Kk | 遊技機 |
| JP2007075143A (ja) * | 2005-09-09 | 2007-03-29 | Sankyo Kk | 遊技機 |
| JP2007082843A (ja) * | 2005-09-22 | 2007-04-05 | Sankyo Kk | 遊技機 |
| JP2022126584A (ja) * | 2021-02-18 | 2022-08-30 | ▲しゃーん▼碼科技股▲ふん▼有限公司 | 乱数発生器 |
| JP7312973B2 (ja) | 2021-02-18 | 2023-07-24 | ▲しゃーん▼碼科技股▲ふん▼有限公司 | 乱数発生器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080016135A1 (en) | Method and apparatus for generating an initial value for a pseudo-random number generator | |
| JP2002278749A (ja) | 乱数発生装置 | |
| JPH08181679A (ja) | 疑似乱数雑音発生装置 | |
| JP2002278751A (ja) | 乱数発生装置 | |
| US7345496B2 (en) | Semiconductor apparatus and test execution method for semiconductor apparatus | |
| JP2000322899A (ja) | 半導体装置、そのテスト装置及びそのテスト方法 | |
| JP2001308686A (ja) | フリップフロップ | |
| KR100323370B1 (ko) | 클럭 출력 회로를 갖는 장치 | |
| JPH08293734A (ja) | 波形発生装置 | |
| JP3125806B2 (ja) | パターン発生装置 | |
| JP2003255025A (ja) | 半導体集積回路 | |
| JPH11312078A (ja) | 乱数発生回路を有する半導体装置 | |
| JP2004302575A (ja) | 半導体集積回路装置 | |
| JP3789393B2 (ja) | 電子音発生方法及び装置、それを用いた携帯機器 | |
| JPH0534409A (ja) | テストモード制御信号生成回路 | |
| JP2006270355A (ja) | 集積回路 | |
| JP2002272945A (ja) | 乱数発生装置 | |
| JPS6339079B2 (ja) | ||
| JP2590997B2 (ja) | 音声合成装置 | |
| JP2950350B2 (ja) | 信号発生回路 | |
| JPH0661837A (ja) | 半導体集積回路装置 | |
| JPH0818421A (ja) | リセットパルス発生回路 | |
| JPH06204815A (ja) | タイミングパルス発生回路及びそれを備えた電子機器 | |
| JP2002169623A (ja) | アナログ／ディジタル混載型半導体集積回路、およびアナログ／ディジタル混載型半導体集積回路におけるクロックの位相調整方法 | |
| JP2000214857A (ja) | 電子音発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100610 |