JP2002272945A - 乱数発生装置 - Google Patents

乱数発生装置

Info

Publication number
JP2002272945A
JP2002272945A JP2001074692A JP2001074692A JP2002272945A JP 2002272945 A JP2002272945 A JP 2002272945A JP 2001074692 A JP2001074692 A JP 2001074692A JP 2001074692 A JP2001074692 A JP 2001074692A JP 2002272945 A JP2002272945 A JP 2002272945A
Authority
JP
Japan
Prior art keywords
random number
counter
circuit
selector
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001074692A
Other languages
English (en)
Inventor
Eiichi Yoshida
栄一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LE TEC KK
Original Assignee
LE TEC KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LE TEC KK filed Critical LE TEC KK
Priority to JP2001074692A priority Critical patent/JP2002272945A/ja
Publication of JP2002272945A publication Critical patent/JP2002272945A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Pinball Game Machines (AREA)
  • Slot Machines And Peripheral Devices (AREA)

Abstract

(57)【要約】 【課題】 出荷検査時には意図的に大当り状態を作れ、
しかも出荷後の稼働状態においては意図的に大当り状態
を作ることが不可能な乱数発生装置を提供する。 【解決手段】 乱数発生回路(2)と、任意の信号(例
えばクロック信号)をカウントするカウンター(3)
と、乱数発生回路(2)またはカウンター(3)の出力
を切り替えて出力するセレクタ(4)とを具備し、カウ
ンター(3)がキャリー信号を出力した時に、セレクタ
(4)が、乱数発生回路(2)またはカウンター(3)
の出力を切り替えて出力する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、遊技機に最適な乱
数発生装置に関する。
【0002】
【従来の技術】従来より、遊技機には乱数が利用されて
いる。乱数は、プログラムで発生する方法とハードウェ
アで発生する方法とがある。いずれの方法を採用する場
合にも、遊技機メーカーは、乱数の発生状態を含む全て
の機能を検査してから出荷しなければならない。検査対
象には大当りの発生状態も含まれるが、検査時間を短縮
するためには大当り状態を意図的に作る必要がある。
【0003】
【発明が解決しようとする課題】しかしながら、意図的
に大当り状態を作れる遊技機は、不正行為の標的にされ
る点で好ましくない。出荷検査時のみ大当り状態となる
プログラムを走らせる方法も考えられるが、プログラム
を走らせる方法が不正行為者に知られるおそれがある点
で好ましくない。出荷検査時のみ一時的に稼働して消去
されてしまうプログラムも考えられるが、製造コストの
大幅なアップとなり現実的ではない。
【0004】本発明は、上記の問題点に鑑みてなされた
もので、出荷検査時には意図的に大当り状態を作れ、し
かも出荷後の稼働状態においては意図的に大当り状態を
作ることが不可能な乱数発生装置を提供することを目的
とする。
【0005】
【課題を解決するための手段】この目的を達成するため
に、請求項1の発明は、乱数発生回路(2)と、任意の
信号(例えばクロック信号)をカウントするカウンター
(3)と、乱数発生回路(2)またはカウンター(3)
の出力を切り替えて出力するセレクタ(4)とを具備
し、カウンター(3)がキャリー信号を出力した時に、
セレクタ(4)が、乱数発生回路(2)またはカウンタ
ー(3)の出力を切り替えて出力することを特徴とす
る。
【0006】請求項2の発明は、請求項1において、カ
ウンター(3)がプリセットカウンターであり、プリセ
ット値までのカウントを行うことを特徴とする。
【0007】請求項3の発明は、請求項1および請求項
2において、カウンター(3)は、装置の電源投入時に
リセットされることを特徴とする。
【0008】請求項4の発明は、疑似乱数発生回路(1
1)と、スクランブル回路(12)と、疑似乱数発生回
路(11)またはスクランブル回路(12)の出力を切
り替えて出力するセレクタ(13)とを具備し、疑似乱
数発生回路(11)が発生する疑似乱数が一巡した時
に、セレクタ(13)が、疑似乱数発生回路(11)ま
たはスクランブル回路(12)の出力を切り替えて出力
することを特徴とする。
【0009】請求項5の発明は、請求項4において、疑
似乱数発生回路(11)が発生する疑似乱数が一巡した
時にラッチされるラッチ回路(14)を更に具備し、ラ
ッチ回路(14)は、装置の電源投入時にリセットされ
ることを特徴とする。
【0010】請求項6の発明は、乱数発生回路(2)
と、任意の信号(例えばクロック信号)をカウントする
カウンター(3)と、乱数発生回路(2)またはカウン
ター(3)の出力を切り替えて出力するセレクタ(4)
と、装置の電源投入時から計時を開始するタイマー(5
a)とを具備し、タイマー(5a)が所定時間を計時し
た時に、セレクタ(4)が、乱数発生回路(2)または
カウンター(3)の出力を切り替えて出力することを特
徴とする。
【0011】請求項7の発明は、疑似乱数発生回路(1
1)と、スクランブル回路(12)と、疑似乱数発生回
路(11)またはスクランブル回路(12)の出力を切
り替えて出力するセレクタ(13)と、装置の電源投入
時から計時を開始するタイマー(14a)とを具備し、
タイマー(14a)が所定時間を計時した時に、セレク
タ(13)が、疑似乱数発生回路(11)またはスクラ
ンブル回路(12)の出力を切り替えて出力することを
特徴とする。
【0012】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
【0013】図1は、本発明による乱数発生装置の第1
実施形態を示すブロック結線図である。
【0014】図1において、確率設定レジスタ1には、
設定しようとする確率値がロードされる。確率設定レジ
スタ1は、ロードされた確率値を乱数発生回路2および
プリセッタプルカウンタ3に供給する。乱数発生回路2
は、確率設定レジスタ1から供給された確率値に応じた
乱数を発生してセレクタ4に供給する。なお、乱数発生
回路2およびプリセッタプルカウンタ3は電源投入時に
リセットされ、確率設定レジスタ1から供給された確率
値をクリアーする。
【0015】プリセッタプルカウンタ3は、確率設定レ
ジスタ1から供給された確率値をプリセット値としてク
ロック信号(図示せず)をカウントし、カウント値をセ
レクタ4に供給する。また、プリセッタプルカウンタ3
はキャリー信号をラッチ回路5に出力する。ラッチ回路
5の出力はセレクタ4に供給され、セレクタ4は乱数発
生回路2が発生した乱数とプリセッタプルカウンタ3の
カウント値を、ラッチ回路5の出力により切り替える。
【0016】電源投入時から、プリセッタプルカウンタ
3のカウント値がプリセット値に至るまでの間は、プリ
セッタプルカウンタ3のカウント値がセレクタ4から出
力される。その後、プリセッタプルカウンタ3がキャリ
ー信号をラッチ回路5に出力するので、ラッチ回路5は
セレクタ4を切り替え、セレクタ4は乱数発生回路2が
発生した乱数を出力する。
【0017】このように構成することにより、電源投入
時からプリセッタプルカウンタ3のカウント値がプリセ
ット値に至るまでの間は、プリセッタプルカウンタ3の
カウント値を利用して出荷検査が可能となる。即ち、乱
数の代りに所定のカウント値を利用して出荷検査が可能
となるので、大当り状態を意図的に作ることが容易とな
り検査時間を短縮することが可能となる。また、電源投
入時からプリセッタプルカウンタ3のカウント値がプリ
セット値に至るまでの時間はごく短時間なので、出荷後
の稼働状態においてプリセッタプルカウンタ3を悪用し
て大当り状態を意図的に作ることは不可能である。
【0018】図2は、本発明による乱数発生装置の第2
実施形態を示すブロック結線図である。
【0019】図2において、疑似乱数発生回路11から
は疑似乱数が出力され、スクランブル回路12およびセ
レクタ13に供給される。スクランブル回路12は、疑
似乱数発生回路11から供給される疑似乱数をスクラン
ブルしてセレクタ13に出力する。セレクタ13は、疑
似乱数発生回路11から供給される疑似乱数と、スクラ
ンブル回路12から供給されるスクランブル乱数とを切
り替える。
【0020】疑似乱数発生回路11からは、1巡信号、
即ち疑似乱数の発生が一巡した時に発生する信号が、ラ
ッチ回路14に供給される。ラッチ回路14は電源投入
時にリセットされ、ラッチ状態をクリアーする。ラッチ
回路14の出力はセレクタ13に供給される。セレクタ
13は、疑似乱数発生回路11から供給される疑似乱数
と、スクランブル回路12から供給されるスクランブル
乱数とを、ラッチ回路14の出力により切り替える。
【0021】電源投入時から、疑似乱数発生回路11が
1巡信号を発生するまでの間は、疑似乱数発生回路11
が発生する乱数がセレクタ13から出力される。その
後、疑似乱数発生回路11が1巡信号をラッチ回路14
に出力するので、ラッチ回路14はセレクタ13を切り
替え、スクランブル回路12が発生したスクランブル乱
数を出力する。
【0022】このように構成することにより、電源投入
時から疑似乱数発生回路11が1巡信号を発生するまで
の間は、疑似乱数発生回路11が発生する乱数を利用し
て出荷検査が可能となる。即ち、予測が比較的容易な疑
似乱数を利用して出荷検査が可能となるので、大当り状
態を意図的に作ることが容易となり検査時間を短縮する
ことが可能となる。また、電源投入時から疑似乱数発生
回路11が1巡信号を発生するまでの時間はごく短時間
なので、出荷後の稼働状態において疑似乱数発生回路1
1が発生する乱数を悪用して大当り状態を意図的に作る
ことは不可能である。
【0023】図3は、本発明による乱数発生装置の第3
実施形態を示すブロック結線図である。第3実施形態は
第1実施形態の変形例であり、図中、図1と同じ構成部
分には同じ参照番号を付して重複した説明を省略する。
【0024】図3において、タイマー5aは電源投入時
から計時を開始するタイマーであり、電源投入時にリセ
ットされる。所定時間を計時した時にタイマー5aの出
力がセレクタ4に供給され、セレクタ4は乱数発生回路
2が発生した乱数とプリセッタプルカウンタ3のカウン
ト値を切り替える。
【0025】電源投入時から、タイマー5aが所定時間
を計時するまでの間は、プリセッタプルカウンタ3のカ
ウント値がセレクタ4から出力される。その後、タイマ
ー5aの出力がセレクタ4に供給されるので、セレクタ
4は乱数発生回路2が発生した乱数を出力する。
【0026】このように構成することにより、電源投入
時からタイマー5aが所定時間を計時するまでの間は、
プリセッタプルカウンタ3のカウント値を利用して出荷
検査が可能となる。即ち、乱数の代りに所定のカウント
値を利用して出荷検査が可能となるので、大当り状態を
意図的に作ることが容易となり検査時間を短縮すること
が可能となる。また、電源投入時からタイマー5aが所
定時間を計時するまでの時間はごく短時間なので、出荷
後の稼働状態においてプリセッタプルカウンタ3を悪用
して大当り状態を意図的に作ることは不可能である。
【0027】図4は、本発明による乱数発生装置の第4
実施形態を示すブロック結線図である。第4実施形態は
第2実施形態の変形例であり、図中、図2と同じ構成部
分には同じ参照番号を付して重複した説明を省略する。
【0028】図4において、タイマー14aは電源投入
時から計時を開始するタイマーであり、電源投入時にリ
セットされる。所定時間を計時した時にタイマー14a
の出力がセレクタ13に供給され、セレクタ13は、疑
似乱数発生回路11から供給される疑似乱数と、スクラ
ンブル回路12から供給されるスクランブル乱数とを、
タイマー14aの出力により切り替える。
【0029】このように構成することにより、電源投入
時からタイマー14aが所定時間を計時するまでの間
は、疑似乱数発生回路11が発生する乱数を利用して出
荷検査が可能となる。即ち、予測が比較的容易な疑似乱
数を利用して出荷検査が可能となるので、大当り状態を
意図的に作ることが容易となり検査時間を短縮すること
が可能となる。また、電源投入時からタイマー14aが
所定時間を計時するまでの時間はごく短時間なので、出
荷後の稼働状態において疑似乱数発生回路11が発生す
る乱数を悪用して大当り状態を意図的に作ることは不可
能である。
【0030】
【発明の効果】以上のように、本発明の乱数発生装置に
よれば、電源投入時から短時間の間は、大当り状態を意
図的に作ることが容易な値を出力し、その後は乱数値を
出力するようにしたので、出荷検査時には電源投入直後
に意図的に大当り状態を作ることが容易となり、検査時
間を短縮することが出来る。しかも、遊技機の出荷後の
稼働状態においては、電源投入直後の短時間の間は、不
正行為者が遊技機を操作することも近くに居ることも出
来ないので、意図的に大当り状態を作ることが不可能と
なり、不成行為を防止することが出来る。
【図面の簡単な説明】
【図1】本発明による乱数発生装置の第1実施形態を示
すブロック結線図である。
【図2】本発明による乱数発生装置の第2実施形態を示
すブロック結線図である。
【図3】本発明による乱数発生装置の第3実施形態を示
すブロック結線図である。
【図4】本発明による乱数発生装置の第4実施形態を示
すブロック結線図である。
【符号の説明】
1 確率設定レジスタ 2 乱数発生回路 3 プリセッタプルカウンタ 4 セレクタ 5 ラッチ回路 5a タイマー 11 疑似乱数発生回路 12 スクランブル回路 13 セレクタ 14 ラッチ回路 14a タイマー

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】乱数発生回路(2)と、 任意の信号をカウントするカウンター(3)と、 前記乱数発生回路(2)または前記カウンター(3)の
    出力を切り替えて出力するセレクタ(4)とを具備し、 前記カウンター(3)がキャリー信号を出力した時に、 前記セレクタ(4)が、前記乱数発生回路(2)または
    前記カウンター(3)の出力を切り替えて出力すること
    を特徴とする乱数発生装置。
  2. 【請求項2】前記カウンター(3)がプリセットカウン
    ターであり、プリセット値までのカウントを行うことを
    特徴とする請求項1に記載の乱数発生装置。
  3. 【請求項3】前記カウンター(3)は、装置の電源投入
    時にリセットされることを特徴とする請求項1および請
    求項2に記載の乱数発生装置。
  4. 【請求項4】疑似乱数発生回路(11)と、 スクランブル回路(12)と、 前記疑似乱数発生回路(11)または前記スクランブル
    回路(12)の出力を切り替えて出力するセレクタ(1
    3)とを具備し、 前記疑似乱数発生回路(11)が発生する疑似乱数が一
    巡した時に、 前記セレクタ(13)が、前記疑似乱数発生回路(1
    1)または前記スクランブル回路(12)の出力を切り
    替えて出力することを特徴とする乱数発生装置。
  5. 【請求項5】前記疑似乱数発生回路(11)が発生する
    疑似乱数が一巡した時にラッチされるラッチ回路(1
    4)を更に具備し、 該ラッチ回路(14)は、装置の電源投入時にリセット
    されることを特徴とする請求項4に記載の乱数発生装
    置。
  6. 【請求項6】乱数発生回路(2)と、 任意の信号をカウントするカウンター(3)と、 前記乱数発生回路(2)または前記カウンター(3)の
    出力を切り替えて出力するセレクタ(4)と、 装置の電源投入時から計時を開始するタイマー(5a)
    とを具備し、 前記タイマー(5a)が所定時間を計時した時に、 前記セレクタ(4)が、前記乱数発生回路(2)または
    前記カウンター(3)の出力を切り替えて出力すること
    を特徴とする乱数発生装置。
  7. 【請求項7】疑似乱数発生回路(11)と、 スクランブル回路(12)と、 前記疑似乱数発生回路(11)または前記スクランブル
    回路(12)の出力を切り替えて出力するセレクタ(1
    3)と、 装置の電源投入時から計時を開始するタイマー(14
    a)とを具備し、 前記タイマー(14a)が所定時間を計時した時に、 前記セレクタ(13)が、前記疑似乱数発生回路(1
    1)または前記スクランブル回路(12)の出力を切り
    替えて出力することを特徴とする乱数発生装置。
JP2001074692A 2001-03-15 2001-03-15 乱数発生装置 Pending JP2002272945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001074692A JP2002272945A (ja) 2001-03-15 2001-03-15 乱数発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001074692A JP2002272945A (ja) 2001-03-15 2001-03-15 乱数発生装置

Publications (1)

Publication Number Publication Date
JP2002272945A true JP2002272945A (ja) 2002-09-24

Family

ID=18931909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001074692A Pending JP2002272945A (ja) 2001-03-15 2001-03-15 乱数発生装置

Country Status (1)

Country Link
JP (1) JP2002272945A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005192841A (ja) * 2004-01-08 2005-07-21 Sankyo Kk 遊技機
JP2005198872A (ja) * 2004-01-16 2005-07-28 Sankyo Kk 遊技機
JP2014208099A (ja) * 2014-05-08 2014-11-06 株式会社三共 スロットマシン
JP2014208100A (ja) * 2014-05-08 2014-11-06 株式会社三共 遊技機

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005192841A (ja) * 2004-01-08 2005-07-21 Sankyo Kk 遊技機
JP4671604B2 (ja) * 2004-01-08 2011-04-20 株式会社三共 遊技機
JP2005198872A (ja) * 2004-01-16 2005-07-28 Sankyo Kk 遊技機
JP4570365B2 (ja) * 2004-01-16 2010-10-27 株式会社三共 遊技機
JP2014208099A (ja) * 2014-05-08 2014-11-06 株式会社三共 スロットマシン
JP2014208100A (ja) * 2014-05-08 2014-11-06 株式会社三共 遊技機

Similar Documents

Publication Publication Date Title
AU767018B2 (en) Random number generator seeding method and apparatus
US6275586B1 (en) Cryptographically secure pseudo random number generator
EP1785906A2 (en) Semiconductor apparatus with protective measure against power consumption analysis
JP2007105288A (ja) 遊技機
US20080258825A1 (en) Digital Component Deterministic Pseudo Random Clock and Noise Source Device Based on a Random Frequency Modulated Oscillator
CN114076883B (zh) 老化电路、芯片老化测试方法及芯片
CN106646203A (zh) 一种防止利用扫描链攻击集成电路芯片的动态混淆扫描链结构
JPH06174801A (ja) テスト論理を制御するための構成レジスタおよびその方法
US20080016135A1 (en) Method and apparatus for generating an initial value for a pseudo-random number generator
JP2002272945A (ja) 乱数発生装置
JPH11290535A (ja) 遊技機用疑似乱数発生装置
US11879938B2 (en) Method for detecting perturbations in a logic circuit and logic circuit for implementing this method
JP2005176949A (ja) 遊技機
JP4160150B2 (ja) 遊技機用乱数装置
JP2005176950A (ja) 遊技機
RU2281603C1 (ru) Генератор случайной двоичной последовательности
JP2002278749A (ja) 乱数発生装置
JP4482316B2 (ja) 遊技機制御用マイクロコンピュータ
JP2000322322A (ja) プログラム・プロテクション・システムおよびセキュリティ・チップ
US20030126532A1 (en) Integrated circuit
JP2007209413A (ja) 遊技機及び遊技機の入賞判定方法並びにプログラム
JP2011135993A (ja) 遊技機用乱数回路のための故障検出手段を備えた遊技機
JP2004070808A (ja) 確率発生装置
Popat et al. Hardware Security in Case of Scan Based Attack on Crypto Hardware
JPH01207899A (ja) アラーム保持回路