JP3125806B2 - パターン発生装置 - Google Patents
パターン発生装置Info
- Publication number
- JP3125806B2 JP3125806B2 JP03312634A JP31263491A JP3125806B2 JP 3125806 B2 JP3125806 B2 JP 3125806B2 JP 03312634 A JP03312634 A JP 03312634A JP 31263491 A JP31263491 A JP 31263491A JP 3125806 B2 JP3125806 B2 JP 3125806B2
- Authority
- JP
- Japan
- Prior art keywords
- loop
- memory
- address
- pattern
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、パターンデータが記憶
されているパターンメモリにアドレスジェネレータによ
ってアドレスを指定し、被検査対象物（以下、ＤＵＴと
いう）に任意の波形パターンを出力することができるパ
ターン発生装置に関し、更に詳しくは、大きな記憶容量
のパターンメモリを必要としないでＤＵＴに与える検査
パターンを任意に得ることができるパターン発生装置に
関する。
されているパターンメモリにアドレスジェネレータによ
ってアドレスを指定し、被検査対象物（以下、ＤＵＴと
いう）に任意の波形パターンを出力することができるパ
ターン発生装置に関し、更に詳しくは、大きな記憶容量
のパターンメモリを必要としないでＤＵＴに与える検査
パターンを任意に得ることができるパターン発生装置に
関する。
【０００２】
【従来の技術】図４は，従来のパターン発生装置の構成
ブロック図で、ＬＳＩテスタに設けられている場合を示
したものある。１０はデジタルモジュール１１を制御す
るコントローラ、１２はマイクロコードメモリで、例え
ば，ノーオペレション（以下、ＮＯＰという）、ジャン
プ（以下、ＪＵＭＰという）等のマイクロコード及びＪ
ＵＭＰ先を示すアドレスが記憶されている。マイクロコ
ードメモリ１２は、デジタルモジュール１１に入力され
ている基本クロック信号のクロックに基づいてマイクロ
コードをアドレス発生シーケンサ１３に出力する。アド
レス発生シーケンサ１３は、マイクロコードメモリ１２
のマイクロコードに基づいてパターンメモリ１４にアド
レスを指定し、パターンメモリ１４は、アドレス発生シ
ーケンサ１３によって指定されたアドレスに基づいて検
査パターンをＤＵＴ１５に出力する。
ブロック図で、ＬＳＩテスタに設けられている場合を示
したものある。１０はデジタルモジュール１１を制御す
るコントローラ、１２はマイクロコードメモリで、例え
ば，ノーオペレション（以下、ＮＯＰという）、ジャン
プ（以下、ＪＵＭＰという）等のマイクロコード及びＪ
ＵＭＰ先を示すアドレスが記憶されている。マイクロコ
ードメモリ１２は、デジタルモジュール１１に入力され
ている基本クロック信号のクロックに基づいてマイクロ
コードをアドレス発生シーケンサ１３に出力する。アド
レス発生シーケンサ１３は、マイクロコードメモリ１２
のマイクロコードに基づいてパターンメモリ１４にアド
レスを指定し、パターンメモリ１４は、アドレス発生シ
ーケンサ１３によって指定されたアドレスに基づいて検
査パターンをＤＵＴ１５に出力する。
【０００３】
【発明が解決しようとする課題】このような従来のパタ
ーン発生装置は、パターンメモリと一対一に対応したマ
イクロコードメモリのマイクロコードとアドレスが必要
なため、パターンメモリの容量が大きくなればそれに比
例してマイクロコードメモリも大きな記憶容量のものに
なってしまうという欠点を有していた。
ーン発生装置は、パターンメモリと一対一に対応したマ
イクロコードメモリのマイクロコードとアドレスが必要
なため、パターンメモリの容量が大きくなればそれに比
例してマイクロコードメモリも大きな記憶容量のものに
なってしまうという欠点を有していた。
【０００４】本発明は、このような点に鑑みてなされた
もので、パターンメモリのアドレスを一定の範囲で指定
するアドレス範囲が記憶された第一のメモリと、この第
一のメモリのアドレス範囲を任意に選択する共に、その
指定したアドレス範囲のループ回数を設定するデータの
記憶された第二のメモリとを設け、パターンメモリの記
憶容量に制限されないで各種の検査パターンを任意に設
定することができるパターン発生装置を提供することを
目的としている。
もので、パターンメモリのアドレスを一定の範囲で指定
するアドレス範囲が記憶された第一のメモリと、この第
一のメモリのアドレス範囲を任意に選択する共に、その
指定したアドレス範囲のループ回数を設定するデータの
記憶された第二のメモリとを設け、パターンメモリの記
憶容量に制限されないで各種の検査パターンを任意に設
定することができるパターン発生装置を提供することを
目的としている。
【０００５】
【課題を解決するための手段】このような目的を達成す
るために本発明は、パターンデータが記憶されているパ
ターンメモリにアドレスジェネレ−タによって一定範囲
のアドレスを与えてループ範囲を指定し、任意の検査パ
ターンを発生するパターン発生装置において、前記ルー
プ範囲を指定するスタートアドレスとストップアドレス
とからなるループ命令が記憶されている第一のメモリ
と、この第一のメモリに記憶されているループ命令を指
定するウィンドデータとループ回数を指定するループデ
ータとが記憶されている第二のメモリと、前記第一のメ
モリから入力されたストップアドレスが前記アドレスジ
ェネレータから入力されるアドレスと一致する毎にルー
プ終了信号を出力するコンパレータと、このコンパレー
タから入力されるループ終了信号に基づいてカウントし
た計数値が前記第二のメモリから入力されるループ回数
に一致したときにループ完了信号を出力するループカウ
ンタと、このループカウンタのループ完了信号が入力さ
れる毎に、前記第二のメモリに対し、ループ命令を選択
するウィンドデータを指定する共に、ループ回数を選択
するループデータを指定するシーケンスカウンタとを設
けたことを特徴としている。
るために本発明は、パターンデータが記憶されているパ
ターンメモリにアドレスジェネレ−タによって一定範囲
のアドレスを与えてループ範囲を指定し、任意の検査パ
ターンを発生するパターン発生装置において、前記ルー
プ範囲を指定するスタートアドレスとストップアドレス
とからなるループ命令が記憶されている第一のメモリ
と、この第一のメモリに記憶されているループ命令を指
定するウィンドデータとループ回数を指定するループデ
ータとが記憶されている第二のメモリと、前記第一のメ
モリから入力されたストップアドレスが前記アドレスジ
ェネレータから入力されるアドレスと一致する毎にルー
プ終了信号を出力するコンパレータと、このコンパレー
タから入力されるループ終了信号に基づいてカウントし
た計数値が前記第二のメモリから入力されるループ回数
に一致したときにループ完了信号を出力するループカウ
ンタと、このループカウンタのループ完了信号が入力さ
れる毎に、前記第二のメモリに対し、ループ命令を選択
するウィンドデータを指定する共に、ループ回数を選択
するループデータを指定するシーケンスカウンタとを設
けたことを特徴としている。
【０００６】
【作用】本発明の各構成要素は、次に示すような作用を
する。第一のメモリは、ループのスタートアドレスとス
トップアドレスとからなるループ命令が記憶されてい
て、スタートアドレスをアドレスジェネレータに出力す
ると共に、ストップアドレスをコンパレータに出力す
る。第二のメモリは、第一のメモリのループ命令を選択
するウィンドデ−タとループカウンタにループ回数を指
定するループデータが記憶されていて、ウィンドデータ
を第一のメモリに出力すると共に、ループカウンタにル
ープデータを出力する。コンパレータは、一方の入力端
子には第一のメモリからストップアドレスが入力されて
いて、他方の入力端子にはアドレスジェネレータがクロ
ック信号に基づいてカウントアップしたアドレスが入力
される。ループカウンタは、第二のメモリからループデ
ータが入力されていて、コンパレータから入力されるル
ープ修了信号によって設定されているループ数がデクリ
メントされる。シーケンスカウンタは、ループカウンタ
の出力するループ完了信号でシーケンスナンバーがイン
クリメントされ、インクリメントされたシーケンスナン
バーで第二のメモリに記憶されているウィンドデ−タ及
びループデータを指定する。
する。第一のメモリは、ループのスタートアドレスとス
トップアドレスとからなるループ命令が記憶されてい
て、スタートアドレスをアドレスジェネレータに出力す
ると共に、ストップアドレスをコンパレータに出力す
る。第二のメモリは、第一のメモリのループ命令を選択
するウィンドデ−タとループカウンタにループ回数を指
定するループデータが記憶されていて、ウィンドデータ
を第一のメモリに出力すると共に、ループカウンタにル
ープデータを出力する。コンパレータは、一方の入力端
子には第一のメモリからストップアドレスが入力されて
いて、他方の入力端子にはアドレスジェネレータがクロ
ック信号に基づいてカウントアップしたアドレスが入力
される。ループカウンタは、第二のメモリからループデ
ータが入力されていて、コンパレータから入力されるル
ープ修了信号によって設定されているループ数がデクリ
メントされる。シーケンスカウンタは、ループカウンタ
の出力するループ完了信号でシーケンスナンバーがイン
クリメントされ、インクリメントされたシーケンスナン
バーで第二のメモリに記憶されているウィンドデ−タ及
びループデータを指定する。
【０００７】
【実施例】以下、図面を用いて本発明の一実施例を詳細
に説明する。図１は、本発明のパターン発生装置の一実
施例を示した構成ブロック図である。図中、１はパター
ンメモリで、パターンデータＰＡＴi（ｉ＝１〜ｎ）が
記憶されていて、アドレスジェネレータ２より指定され
るアドレスに基づいて検査パターンをリタイミング回路
１1を介してＤＵＴに出力する。
に説明する。図１は、本発明のパターン発生装置の一実
施例を示した構成ブロック図である。図中、１はパター
ンメモリで、パターンデータＰＡＴi（ｉ＝１〜ｎ）が
記憶されていて、アドレスジェネレータ２より指定され
るアドレスに基づいて検査パターンをリタイミング回路
１1を介してＤＵＴに出力する。
【０００８】アドレスジェネレータ２は、同期式カウン
タによって構成されていて、クロック端子に入力されて
いるクロック信号ＣＬＫに基づいて第一のメモリ３から
入力されたスタートアドレスをワンカウントづづカウン
トアップし、カウントアップしたアドレスをパターンメ
モリ１とコンパレータ４のＡ端子に出力する。
タによって構成されていて、クロック端子に入力されて
いるクロック信号ＣＬＫに基づいて第一のメモリ３から
入力されたスタートアドレスをワンカウントづづカウン
トアップし、カウントアップしたアドレスをパターンメ
モリ１とコンパレータ４のＡ端子に出力する。
【０００９】第一のメモリ３は、ループ範囲を指定する
スタートアドレスとストップアドレスとからなるループ
命令が記憶されていて、第二のメモリ５が出力するデー
タによってアドレスが指定され、ループ命令が選択され
る。以下、第二のメモリ５が第一のメモリ３のアドレス
を指定するデータをウィンドデータＷＩｉという。第二
のメモリ５は、ウィンドデータＷＩｉ毎にループ回数を
指定するループデータＲＵｉが記憶されていて、ウィン
ドデータＷＩｉに同期してループデータＲＵｉをループ
カウンタ６に出力する。
スタートアドレスとストップアドレスとからなるループ
命令が記憶されていて、第二のメモリ５が出力するデー
タによってアドレスが指定され、ループ命令が選択され
る。以下、第二のメモリ５が第一のメモリ３のアドレス
を指定するデータをウィンドデータＷＩｉという。第二
のメモリ５は、ウィンドデータＷＩｉ毎にループ回数を
指定するループデータＲＵｉが記憶されていて、ウィン
ドデータＷＩｉに同期してループデータＲＵｉをループ
カウンタ６に出力する。
【００１０】第一のメモリ３は、第二のメモリ５から入
力されたウィンドデータＷＩiに基づいてスタートアド
レスをアドレスジェネレータ２に出力すると共に、スト
ップアドレスをコンパレータ４のＢ端子に出力する。
力されたウィンドデータＷＩiに基づいてスタートアド
レスをアドレスジェネレータ２に出力すると共に、スト
ップアドレスをコンパレータ４のＢ端子に出力する。
【００１１】コンパレータ４は、第一のメモリ３からＢ
端子に入力されているストップアドレスとＡ端子に入力
されるアドレスジェネレータ２からの出力とが一致した
時に、ループ修了信号Ｓ1をアドレスジェネレータ２と
ループカウンタ６に出力する。ループカウンタ６は、コ
ンパレータ４から入力されたループ修了信号Ｓ1に基づ
いて第二のメモリ５から入力されているループデータＲ
Ｕiをデクリメントし、ループ数が”０”になった時に
ループ完了信号Ｓ2をシーケンスカウンタ７に出力す
る。
端子に入力されているストップアドレスとＡ端子に入力
されるアドレスジェネレータ２からの出力とが一致した
時に、ループ修了信号Ｓ1をアドレスジェネレータ２と
ループカウンタ６に出力する。ループカウンタ６は、コ
ンパレータ４から入力されたループ修了信号Ｓ1に基づ
いて第二のメモリ５から入力されているループデータＲ
Ｕiをデクリメントし、ループ数が”０”になった時に
ループ完了信号Ｓ2をシーケンスカウンタ７に出力す
る。
【００１２】シーケンスカウンタ７は、第二のメモリ５
のアドレスを指定するシーケンスナンバーＳＥiをイン
クメントするためのカウンタで、ループカウンタ６から
入力されるループ完了信号Ｓ2によってカウントアップ
されたシーケンスナンバーＳＥiを第二のメモリ５に出
力する。第二のメモリ５は、シーケンスカウンタ７に指
定されたアドレスに基づいてウィンドデータＷＩiとル
ープデータＲＵiを第一のメモリ３とコンパレータ４に
出力する。
のアドレスを指定するシーケンスナンバーＳＥiをイン
クメントするためのカウンタで、ループカウンタ６から
入力されるループ完了信号Ｓ2によってカウントアップ
されたシーケンスナンバーＳＥiを第二のメモリ５に出
力する。第二のメモリ５は、シーケンスカウンタ７に指
定されたアドレスに基づいてウィンドデータＷＩiとル
ープデータＲＵiを第一のメモリ３とコンパレータ４に
出力する。
【００１３】図２は、本発明のパターン発生装置の動作
を説明するタイムチャートで、（Ａ）はシーケンスカウ
ンタが第二のメモリに指定するアドレス、即ち、シーケ
ンスナンバーＳＥｉ、（Ｂ）はアドレスジェネレータに
よって指定されるパターンメモリのパターンデータ、
（Ｃ）はループカウンタのカウント数である。(0)パタ
ーンメモリ１が任意の検査波形を発生できるように、予
め、パターンメモリ１に複数のパターンデータＰＡＴｉ
を記憶する。次に、パターンデータＰＡＴｉを指定する
ためのスタートアドレスとストップアドレスとからなる
ループ命令を第一のメモリ３に記憶する。更に，第二の
メモリ５に第一のメモリ２のスタートアドレス／ストッ
プアドレスを指定するウィンドデータＷＩｉを記憶する
と共に、その時のループ回数を指定するループデータＲ
Ｕｉを記憶する。この場合の第二のメモリ５の内容は、
図３に示すような内容である。
を説明するタイムチャートで、（Ａ）はシーケンスカウ
ンタが第二のメモリに指定するアドレス、即ち、シーケ
ンスナンバーＳＥｉ、（Ｂ）はアドレスジェネレータに
よって指定されるパターンメモリのパターンデータ、
（Ｃ）はループカウンタのカウント数である。(0)パタ
ーンメモリ１が任意の検査波形を発生できるように、予
め、パターンメモリ１に複数のパターンデータＰＡＴｉ
を記憶する。次に、パターンデータＰＡＴｉを指定する
ためのスタートアドレスとストップアドレスとからなる
ループ命令を第一のメモリ３に記憶する。更に，第二の
メモリ５に第一のメモリ２のスタートアドレス／ストッ
プアドレスを指定するウィンドデータＷＩｉを記憶する
と共に、その時のループ回数を指定するループデータＲ
Ｕｉを記憶する。この場合の第二のメモリ５の内容は、
図３に示すような内容である。
【００１４】(1)シーケンスカウンタ７は、最初は、リ
セットの状態になっていて、シーケンスナンバーＳＥ1、
この場合は"0"を出力している。第二のメモリ５は、シ
ーケンスカウンタ７から入力したシーケンスナンバーＳ
Ｅ1に基づいて、ウィンドデータＷＩ1を第一のメモリに
出力すると共に、ループカウンタにループデータＲＵ1
を出力する。
セットの状態になっていて、シーケンスナンバーＳＥ1、
この場合は"0"を出力している。第二のメモリ５は、シ
ーケンスカウンタ７から入力したシーケンスナンバーＳ
Ｅ1に基づいて、ウィンドデータＷＩ1を第一のメモリに
出力すると共に、ループカウンタにループデータＲＵ1
を出力する。
【００１５】(2)第一のメモリ３は、ウィンドデータＷ
Ｉ1に基づいてスタートアドレスをアドレスジェネレー
タ２に出力し、ストップアドレスをコンパレータ４に出
力する。アドレスジェネレータ２は、クロック信号に基
づいてスタートアドレスをカウントアップし、そのアド
レスをパターンメモリ１に出力すると共に、コンパレー
タ４に出力する。
Ｉ1に基づいてスタートアドレスをアドレスジェネレー
タ２に出力し、ストップアドレスをコンパレータ４に出
力する。アドレスジェネレータ２は、クロック信号に基
づいてスタートアドレスをカウントアップし、そのアド
レスをパターンメモリ１に出力すると共に、コンパレー
タ４に出力する。
【００１６】(3)パターンメモリ１は、アドレスジェネ
レータ２が指定するアドレスに基づいて、検査波形をリ
タイミング回路１1を介してＤＵＴに出力する。即ち、
パターンデータＰＡＴ1に基づいた検査パターンが出力
されたことになる。 (4)アドレスジェネレータ２が出力するアドレスがスト
ップアドレスになると、コンパレータ４は、一回目のル
ープ修了信号Ｓ1をアドレスジェネレータ2に出力すると
共に、ループカウンタ６に出力する。
レータ２が指定するアドレスに基づいて、検査波形をリ
タイミング回路１1を介してＤＵＴに出力する。即ち、
パターンデータＰＡＴ1に基づいた検査パターンが出力
されたことになる。 (4)アドレスジェネレータ２が出力するアドレスがスト
ップアドレスになると、コンパレータ４は、一回目のル
ープ修了信号Ｓ1をアドレスジェネレータ2に出力すると
共に、ループカウンタ６に出力する。
【００１７】(5)アドレスジェネレータ2は、コンパレー
タ4からのループ修了信号Ｓ1によって、スタートアドレ
スを再ロードされ、クロック信号ＣＬＫに基づいてスタ
ートアドレスをカウントアップする。即ち、２回目のル
ープが行われる。一方、ループカウンタ６は、コンパレ
ータの４ループ修了信号Ｓ1によって、設定されている
ループ回数が３から２にデクリメントされる。
タ4からのループ修了信号Ｓ1によって、スタートアドレ
スを再ロードされ、クロック信号ＣＬＫに基づいてスタ
ートアドレスをカウントアップする。即ち、２回目のル
ープが行われる。一方、ループカウンタ６は、コンパレ
ータの４ループ修了信号Ｓ1によって、設定されている
ループ回数が３から２にデクリメントされる。
【００１８】(6)ループカウンタ6に設定されたループ数
が”０”になるまで(3)以降のプロセスが繰り返される。
が”０”になるまで(3)以降のプロセスが繰り返される。
【００１９】(7)ループカウンタ６が”０”になると、
ループカウンタ６は、ループ完了信号Ｓ1をシーケンス
カウンタ7に出力する。シーケンスカウンタ7は、ループ
カウンタ6のループ完了信号Ｓ2によって、シーケンスナ
ンバーＳＥ1がインクリメントされシーケンスナンバー
ＳＥ2、即ち”１”のアドレスを指定する。 (8)以下、(1)のプロセスが繰り返される。
ループカウンタ６は、ループ完了信号Ｓ1をシーケンス
カウンタ7に出力する。シーケンスカウンタ7は、ループ
カウンタ6のループ完了信号Ｓ2によって、シーケンスナ
ンバーＳＥ1がインクリメントされシーケンスナンバー
ＳＥ2、即ち”１”のアドレスを指定する。 (8)以下、(1)のプロセスが繰り返される。
【００２０】
【発明の効果】以上、詳細に説明したように、本発明の
パターン発生装置は、パターンメモリのアドレスを一定
の範囲で指定するアドレス範囲の記憶されたメモリと、
このメモリのアドレス範囲を任意に選択する共に、その
選択したアドレス範囲のループ数を設定するデータの記
憶されたメモリとを設け、記憶容量の小さなパターンメ
モリであっても記憶容量に制限されないで各種の検査パ
ターンを任意に設定することができるようにした。ま
た，このよう構成のため、各メモリは、特に大きな記憶
容量を必要としないので、安価メモリの使用によって回
路構成が可能である。
パターン発生装置は、パターンメモリのアドレスを一定
の範囲で指定するアドレス範囲の記憶されたメモリと、
このメモリのアドレス範囲を任意に選択する共に、その
選択したアドレス範囲のループ数を設定するデータの記
憶されたメモリとを設け、記憶容量の小さなパターンメ
モリであっても記憶容量に制限されないで各種の検査パ
ターンを任意に設定することができるようにした。ま
た，このよう構成のため、各メモリは、特に大きな記憶
容量を必要としないので、安価メモリの使用によって回
路構成が可能である。
【図１】本発明のパターン発生装置の一実施例を示した
構成ブロック図である。
構成ブロック図である。
【図２】本発明のパターン発生装置の動作を説明するタ
イムチャートである。
イムチャートである。
【図３】第二のメモリの内容を示した図である。
【図４】従来のパターン発生装置の構成ブロック図であ
る。
る。
１ パターンメモリ ２ アドレスジェネレータ ３ 第一のメモリ ４ コンパレータ ５ 第二のメモリ ６ ループカウンタ ７ シーケンスカウンタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28
Claims (1)
- 【請求項１】 パターンデータが記憶されているパター
ンメモリにアドレスジェネレ−タによって一定範囲のア
ドレスを与えてループ範囲を指定し、任意の検査パター
ンを発生するパターン発生装置において、 前記ループ範囲を指定するスタートアドレスとストップ
アドレスとからなるループ命令が記憶されている第一の
メモリと、 この第一のメモリに記憶されているループ命令を指定す
るウィンドデータとループ回数を指定するループデータ
とが記憶されている第二のメモリと、 前記第一のメモリから入力されたストップアドレスが前
記アドレスジェネレータから入力されるアドレスと一致
する毎にループ終了信号を出力するコンパレータと、 このコンパレータから入力されるループ終了信号に基づ
いてカウントした計数値が前記第二のメモリから入力さ
れるループ回数に一致したときにループ完了信号を出力
するループカウンタと、 このループカウンタのループ完了信号が入力される毎
に、前記第二のメモリに対し、ループ命令を選択するウ
ィンドデータを指定する共に、ループ回数を選択するル
ープデータを指定するシーケンスカウンタと、 を設けたことを特徴としたパターン発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03312634A JP3125806B2 (ja) | 1991-11-27 | 1991-11-27 | パターン発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03312634A JP3125806B2 (ja) | 1991-11-27 | 1991-11-27 | パターン発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05150006A JPH05150006A (ja) | 1993-06-18 |
| JP3125806B2 true JP3125806B2 (ja) | 2001-01-22 |
Family
ID=18031570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03312634A Expired - Fee Related JP3125806B2 (ja) | 1991-11-27 | 1991-11-27 | パターン発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3125806B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4952546B2 (ja) * | 2007-11-30 | 2012-06-13 | 横河電機株式会社 | 波形発生装置及び半導体試験装置 |
-
1991
- 1991-11-27 JP JP03312634A patent/JP3125806B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05150006A (ja) | 1993-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3125806B2 (ja) | パターン発生装置 | |
| JPH0481675A (ja) | 半導体デバイステスト装置 | |
| JP3488315B2 (ja) | 波形発生装置 | |
| JP3134409B2 (ja) | Ｌｓｉテスタ | |
| JP3057538B2 (ja) | Ｌｓｉテスタ | |
| JPH03261881A (ja) | 波形形成装置 | |
| JP2002278749A (ja) | 乱数発生装置 | |
| CN116540614B (zh) | 信号控制方法、装置及电子设备 | |
| JPH0599985A (ja) | 半導体試験装置のテストパターン発生装置 | |
| US10921844B2 (en) | Arbitrary waveform sequencer device and method | |
| JP4462692B2 (ja) | 半導体デバイス | |
| JP2880019B2 (ja) | パターン発生装置 | |
| JPH0526971A (ja) | パタ−ン発生装置 | |
| JP2005127922A (ja) | パターン発生器及び試験装置 | |
| JP2705359B2 (ja) | トレース回路 | |
| US8280529B2 (en) | Sequence control apparatus and test apparatus | |
| JP2001013233A (ja) | ジッタ信号発生器 | |
| JP3166315B2 (ja) | Ｍｒ装置の波形発生装置 | |
| JP2950350B2 (ja) | 信号発生回路 | |
| JPH05209938A (ja) | 半導体試験装置のパターン発生器 | |
| JPH03177947A (ja) | メモリ装置の診断回路 | |
| JP2001282324A (ja) | シーケンス制御回路 | |
| JPH09113587A (ja) | 半導体試験装置 | |
| JP2001021623A (ja) | 試験装置 | |
| JPS59225368A (ja) | 論理回路試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |