JPS59225368A - 論理回路試験装置 - Google Patents
論理回路試験装置Info
- Publication number
- JPS59225368A JPS59225368A JP58100589A JP10058983A JPS59225368A JP S59225368 A JPS59225368 A JP S59225368A JP 58100589 A JP58100589 A JP 58100589A JP 10058983 A JP10058983 A JP 10058983A JP S59225368 A JPS59225368 A JP S59225368A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- test
- logic circuit
- data
- enable signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明は論理回路試験装置に係り、特に論理回路の機能
別にパターンデータを供給する手段を改善した論理回路
試験装置に関する。
別にパターンデータを供給する手段を改善した論理回路
試験装置に関する。
（［７）技術の背景
製造された集積回路内の論理回路は設計通りの動作をす
るとは限らないので、これをテストする必要性がある。
るとは限らないので、これをテストする必要性がある。
従来、この種テストをするための試験装置を開発されて
実用に供されているが、その技法を検討してみると、パ
ターン発生手法、その発生手段等になお、改善すべき余
地が残されているのが実情であり、これを改善し得る技
術手段の開発が要望されている。
実用に供されているが、その技法を検討してみると、パ
ターン発生手法、その発生手段等になお、改善すべき余
地が残されているのが実情であり、これを改善し得る技
術手段の開発が要望されている。
（ハ）従来技術と問題点
従来の上述した型式の試験装置の一例として、第１図に
示すようなものがある。この例は被試験論理回路ａが３
つの機能ブロックａｌ、ａ２．ａ３に分割可能な場合で
、試験パターンデータをパターンメモリｂに格納して回
路ａを試験しようとするものである。そのパターンメモ
リｂに格納される試験パターンデータｂ１は機能ブロッ
クａ１のためのものであり、データｂ２は機能プロ、り
ａ２のためのものであり、データｂ３は機能ブロックａ
３のだめのものである。斜線部ｃｌはデータｂ１のため
の条件設定部、斜線部Ｃ２ばデータｂ２のための条件設
定部、斜線部Ｃ３ばデータｂ３のための条件設定部であ
り、非斜線部ｄ１は条件設定部ＣＩのデータと同じデー
タを、非斜線部ｄ２は条件設定部Ｃ２のデータと同じデ
ータを、又非斜線部ｄ３は条件設定部Ｃ３のデータと同
じデータを格納している。
示すようなものがある。この例は被試験論理回路ａが３
つの機能ブロックａｌ、ａ２．ａ３に分割可能な場合で
、試験パターンデータをパターンメモリｂに格納して回
路ａを試験しようとするものである。そのパターンメモ
リｂに格納される試験パターンデータｂ１は機能ブロッ
クａ１のためのものであり、データｂ２は機能プロ、り
ａ２のためのものであり、データｂ３は機能ブロックａ
３のだめのものである。斜線部ｃｌはデータｂ１のため
の条件設定部、斜線部Ｃ２ばデータｂ２のための条件設
定部、斜線部Ｃ３ばデータｂ３のための条件設定部であ
り、非斜線部ｄ１は条件設定部ＣＩのデータと同じデー
タを、非斜線部ｄ２は条件設定部Ｃ２のデータと同じデ
ータを、又非斜線部ｄ３は条件設定部Ｃ３のデータと同
じデータを格納している。
このように格納された試験パターンデータがパターンメ
モリｂから読み出されて被試験論理回路ａへ供給される
ように構成されているから、試験対象となるピンがたと
え１ピンであったとしてもパターンメモリｂには全ピッ
分のデータを格納しＣおかなければならないし、条件設
定だけが異なった場合でも全ピッ分のデータを作成しな
ければならない。このような格納態様であるから、各試
験パターン毎にそのデータを格納しなりればならないし
、それが固定されている。従って、被試験論理回路の各
機能に適合した試験パターンを、メモリの使用効率を高
めつ〜、発生し得ない次第と相成ってしまっている。
モリｂから読み出されて被試験論理回路ａへ供給される
ように構成されているから、試験対象となるピンがたと
え１ピンであったとしてもパターンメモリｂには全ピッ
分のデータを格納しＣおかなければならないし、条件設
定だけが異なった場合でも全ピッ分のデータを作成しな
ければならない。このような格納態様であるから、各試
験パターン毎にそのデータを格納しなりればならないし
、それが固定されている。従って、被試験論理回路の各
機能に適合した試験パターンを、メモリの使用効率を高
めつ〜、発生し得ない次第と相成ってしまっている。
仁）発明の目的
本発明は上述したような従来装置の有する欠点に鑑みて
創案されたもので、その目的は被試験論理回路への試験
パターンデータをその機能に適合させて発生し得ると同
時に、その発生を発生手段の効率を高度に維持しつ覧、
なし得る論理回路試験装置を提供することにある。
創案されたもので、その目的は被試験論理回路への試験
パターンデータをその機能に適合させて発生し得ると同
時に、その発生を発生手段の効率を高度に維持しつ覧、
なし得る論理回路試験装置を提供することにある。
（ホ）発明の構成
そして、この目的は被試験論理回路のための試験パター
ンデータを発生ずる複数のパターン発生器と、これらの
パターン発生器を動作させるパターン発生制御回路と、
上記被試験論理回路のピン毎に設けられ、上記パターン
発生器からの試験パターンデータを選択的に当該ピンに
供せしめる選択回路とを備えて構成することによって、
達成される。
ンデータを発生ずる複数のパターン発生器と、これらの
パターン発生器を動作させるパターン発生制御回路と、
上記被試験論理回路のピン毎に設けられ、上記パターン
発生器からの試験パターンデータを選択的に当該ピンに
供せしめる選択回路とを備えて構成することによって、
達成される。
（−）発明の実施例
以下、添付図面を参照して本発明の詳細な説明する。
第２図は本発明の一実施例を示す。Ｐｌ、Ｐ２゜・・・
ＰＮはパターン発生器で、これらは例えばメモリから構
成されており、いづれも試験パターンデータ及びイネー
ブル信号を発生するものである。パターン発生器ＰＬ、
Ｐ２． ・・・ＰＮばパターン発生制御回路１によっ
て制御される。２は選択回路で、この回路２は被試験論
理回路のピン毎に設けられるものであって、パターン発
生器Ｐ］、 Ｐ２． ・・・ＰＮ全部又は一部から
の被試験パターンデータのうちの１つを選択するマルチ
プレクサＭＰＸ２、これに対応するパターン発生器から
のイネーブル信号を選択するマルチプレクサＭＰＸＩ、
及び従来と同様波形処理等をする入力波形制御出力比較
回路３から成る。回路３の出力が該回路に割り当てられ
た被試験論理回路のピンへ接続されるものである。
ＰＮはパターン発生器で、これらは例えばメモリから構
成されており、いづれも試験パターンデータ及びイネー
ブル信号を発生するものである。パターン発生器ＰＬ、
Ｐ２． ・・・ＰＮばパターン発生制御回路１によっ
て制御される。２は選択回路で、この回路２は被試験論
理回路のピン毎に設けられるものであって、パターン発
生器Ｐ］、 Ｐ２． ・・・ＰＮ全部又は一部から
の被試験パターンデータのうちの１つを選択するマルチ
プレクサＭＰＸ２、これに対応するパターン発生器から
のイネーブル信号を選択するマルチプレクサＭＰＸＩ、
及び従来と同様波形処理等をする入力波形制御出力比較
回路３から成る。回路３の出力が該回路に割り当てられ
た被試験論理回路のピンへ接続されるものである。
このように構成さ、れる本発明装置は次のように動作す
る。
る。
パターン発生制御回路１によって、パターン発生器Ｐ１
．Ｐ２． ・・・ＰＮは動作される。その動作中のパ
ターン発生器Ｐｉ（ｉは１，２．・・・Ｎのうちのどれ
か）からイネーブル信号及び試験パターンデータが発生
される。そのイネーブル信号がマルチプレクサＭＰ）ｌ
で選択され、又試験パターンデータがマルチプレクサＭ
ＰＸ２で選択されて比較回路３へ供給され、テスト実行
中オンにあるイネーブル信号についてのみそのピンにつ
いて論理信号が印加されて出力の比較が行なわれるが、
オフにあるイネーブル信号についてはその直前の状態に
保持される如くして試験が行なわれる。
．Ｐ２． ・・・ＰＮは動作される。その動作中のパ
ターン発生器Ｐｉ（ｉは１，２．・・・Ｎのうちのどれ
か）からイネーブル信号及び試験パターンデータが発生
される。そのイネーブル信号がマルチプレクサＭＰ）ｌ
で選択され、又試験パターンデータがマルチプレクサＭ
ＰＸ２で選択されて比較回路３へ供給され、テスト実行
中オンにあるイネーブル信号についてのみそのピンにつ
いて論理信号が印加されて出力の比較が行なわれるが、
オフにあるイネーブル信号についてはその直前の状態に
保持される如くして試験が行なわれる。
このような動作が各ピン毎に生ぜしめられ、そして一連
の試験パターンデータの各々についてパターン発生器Ｐ
Ｉ、Ｐ２． ・・・ＰＮ全部又は−ず（Ｂからの出力
信号が上述の如く用いられてその被試験論理回路につい
ての一連のテストが遂行される。
の試験パターンデータの各々についてパターン発生器Ｐ
Ｉ、Ｐ２． ・・・ＰＮ全部又は−ず（Ｂからの出力
信号が上述の如く用いられてその被試験論理回路につい
ての一連のテストが遂行される。
従って、被試験論理回路の機能に適合した試験パターン
を発生してそのテストをすることが出来る。又、パター
ン発生器をメモリで構成する場合には、そのパターン発
生器で発生するのに必要なデータだけを格納しておけば
よいので、その使用効率を高め得る。更には、シリアル
なテストパターンを必要とする場合には、本発明は特に
有効である。
を発生してそのテストをすることが出来る。又、パター
ン発生器をメモリで構成する場合には、そのパターン発
生器で発生するのに必要なデータだけを格納しておけば
よいので、その使用効率を高め得る。更には、シリアル
なテストパターンを必要とする場合には、本発明は特に
有効である。
なお、パターン発生回路はメモリを例にとって説明した
が、これに限られるものでないことば上述のところから
して明らかである。
が、これに限られるものでないことば上述のところから
して明らかである。
（））発明の効果
以上述べたように、本発明によれば、
■被試験論理回路の機能に適合したパターンを発生し得
、 ■パターン発生器をメモリで構成する場合には■の効果
を享受しつ＼、そのメモリの使用効率を高め得る等の効
果がｆ４Ｆられる。
、 ■パターン発生器をメモリで構成する場合には■の効果
を享受しつ＼、そのメモリの使用効率を高め得る等の効
果がｆ４Ｆられる。
第１図は従来装置の特徴部分を示す図、第２図は本発明
の一実施例を示す図である。 図中、１はパターン発生制御回路、Ｐｌ、Ｐ２゜・・・
ＰＮはパターン発生器、２は選択回路である。 き；２自ｐ−Ｊ） 第１図
の一実施例を示す図である。 図中、１はパターン発生制御回路、Ｐｌ、Ｐ２゜・・・
ＰＮはパターン発生器、２は選択回路である。 き；２自ｐ−Ｊ） 第１図
Claims (1)
- 被試験論理回路のための試験パターンデータを発生ずる
複数のパターン発生回路と、これらのパターン発生器を
動作させるパターン発生制御回路と、上記被試験論理回
路のピン毎に設けられ、上記パターン発生器からの試験
パターンデータを選択的に当該ピンに供せしめる選択回
路とを備えて構成したことを特徴とする論理回路試験装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58100589A JPS59225368A (ja) | 1983-06-06 | 1983-06-06 | 論理回路試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58100589A JPS59225368A (ja) | 1983-06-06 | 1983-06-06 | 論理回路試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59225368A true JPS59225368A (ja) | 1984-12-18 |
| JPH0562311B2 JPH0562311B2 (ja) | 1993-09-08 |
Family
ID=14278060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58100589A Granted JPS59225368A (ja) | 1983-06-06 | 1983-06-06 | 論理回路試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59225368A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63177772U (ja) * | 1987-05-08 | 1988-11-17 | ||
| WO1998023968A1 (fr) * | 1996-11-29 | 1998-06-04 | Advantest Corporation | Generateur de configuration |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720674A (en) * | 1980-07-11 | 1982-02-03 | Toshiba Corp | Lsi tester |
-
1983
- 1983-06-06 JP JP58100589A patent/JPS59225368A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720674A (en) * | 1980-07-11 | 1982-02-03 | Toshiba Corp | Lsi tester |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63177772U (ja) * | 1987-05-08 | 1988-11-17 | ||
| WO1998023968A1 (fr) * | 1996-11-29 | 1998-06-04 | Advantest Corporation | Generateur de configuration |
| US6249533B1 (en) | 1996-11-29 | 2001-06-19 | Advantest Corporation | Pattern generator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0562311B2 (ja) | 1993-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3313102B2 (ja) | 回路障害を分離する方法 | |
| JP2641816B2 (ja) | 半導体集積回路の測定方法 | |
| JP3871384B2 (ja) | 半導体メモリ試験装置用不良解析メモリ | |
| US6006350A (en) | Semiconductor device testing apparatus and method for testing memory and logic sections of a semiconductor device | |
| JP2007500356A (ja) | シグナルインテグリティ自己テストアーキテクチャ | |
| JPS59225368A (ja) | 論理回路試験装置 | |
| JP3022659B2 (ja) | Ｌｓｉテスト装置 | |
| JPH10253707A (ja) | 集積回路試験装置 | |
| JP2720761B2 (ja) | 半導体集積回路試験装置 | |
| JPH03267779A (ja) | 集積回路試験装置 | |
| JPH04220576A (ja) | 集積回路の試験方式 | |
| JPH0238879A (ja) | 論理回路 | |
| WO2005008263A1 (ja) | パターン発生器、及び試験装置 | |
| JP2004069642A (ja) | 半導体集積回路装置 | |
| JP3697171B2 (ja) | パターン発生方法及びパターン発生装置 | |
| JP2570885B2 (ja) | 半導体集積回路装置の試験装置 | |
| JP2962552B2 (ja) | Ｉｃ試験装置 | |
| JP2903890B2 (ja) | Ｉｃテスタ | |
| JPS6137582B2 (ja) | ||
| JPH09113575A (ja) | Ｉｄｄｑ診断方式 | |
| JPH04271437A (ja) | テストパタン生成方式 | |
| JPH0894723A (ja) | メモリ半導体試験装置 | |
| JPH02284077A (ja) | 論理集積回路の試験装置 | |
| JPH02201179A (ja) | 集積回路試験装置 | |
| JP2004053261A (ja) | 半導体集積回路のテスト回路 |