JPS6137582B2 - - Google Patents
Info
- Publication number
- JPS6137582B2 JPS6137582B2 JP52078569A JP7856977A JPS6137582B2 JP S6137582 B2 JPS6137582 B2 JP S6137582B2 JP 52078569 A JP52078569 A JP 52078569A JP 7856977 A JP7856977 A JP 7856977A JP S6137582 B2 JPS6137582 B2 JP S6137582B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- pattern
- supplied
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 32
- 239000000284 extract Substances 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims 1
- 240000007320 Pinus strobus Species 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
この発明は半導体集積回路、いわゆるICに試
験データを供給し、その出力と基準となる比較パ
ターンとを比較してそのICの良、不良を判定す
るIC試験装置に関する。
験データを供給し、その出力と基準となる比較パ
ターンとを比較してそのICの良、不良を判定す
るIC試験装置に関する。
従来のIC試験装置は第１図に示すようにタイ
ミング発生器１１から基本クロツクを発生し、そ
の基本クロツクは波形変換回路１２にて所定のレ
ベルにされて被試験IC１３に供給される。一方
タイミング発生器１１からの基本クロツクと同期
してパターン発生器１４が駆動され、このパター
ン発生器１４からの試験データが波形変換回路１
５にて所定のレベルにされて被試験IC１３に供
給される。被試験IC１３の出力端子１６より得
られた出力はパターン比較器１７に供給される。
タイミング発生器１１よりの基本クロツクにて比
較パターン発生器１８が駆動され、これよりその
時のIC１３の正常出力を示す期待値がパターン
比較器１７に供給される。その出力と期待値との
比較に先立つて比較器１７において端子１６より
のIC出力が高レベルか低レベルかを端子１９よ
りの基準レベルと比較判定される。これ等比較時
点はタイミング発生器１１の端子２１からのスト
ローブが比較器１７に与えられて決定される。比
較器１７の出力端子２２に被試験IC１３の良、
不良を示す信号が得られる。
ミング発生器１１から基本クロツクを発生し、そ
の基本クロツクは波形変換回路１２にて所定のレ
ベルにされて被試験IC１３に供給される。一方
タイミング発生器１１からの基本クロツクと同期
してパターン発生器１４が駆動され、このパター
ン発生器１４からの試験データが波形変換回路１
５にて所定のレベルにされて被試験IC１３に供
給される。被試験IC１３の出力端子１６より得
られた出力はパターン比較器１７に供給される。
タイミング発生器１１よりの基本クロツクにて比
較パターン発生器１８が駆動され、これよりその
時のIC１３の正常出力を示す期待値がパターン
比較器１７に供給される。その出力と期待値との
比較に先立つて比較器１７において端子１６より
のIC出力が高レベルか低レベルかを端子１９よ
りの基準レベルと比較判定される。これ等比較時
点はタイミング発生器１１の端子２１からのスト
ローブが比較器１７に与えられて決定される。比
較器１７の出力端子２２に被試験IC１３の良、
不良を示す信号が得られる。
パターン発生器１４及び１８としては例えばそ
のパターンに応じて順次各番地にデータが予め記
憶された記憶装置が使用され、各基本周期毎にそ
のデータが読出されて試験IC１３や比較器１７
へ供給される。この場合は１回の試験に必要とす
るサイクル数が多いとそのパターンを記憶する装
置として記憶容量の非常に大きなものを必要とす
る。またパターン発生器１４，１８としては演算
によつて次に発生するデータを決定していくもの
もある。しかしながら演算によつて行う場合は次
のデータが得られるまで比較的時間が掛り、従つ
て試験の速度を速くすると設計が難かしく、かつ
高価になり、しかもある程度以上速くする事は技
術的に不可能であつた。
のパターンに応じて順次各番地にデータが予め記
憶された記憶装置が使用され、各基本周期毎にそ
のデータが読出されて試験IC１３や比較器１７
へ供給される。この場合は１回の試験に必要とす
るサイクル数が多いとそのパターンを記憶する装
置として記憶容量の非常に大きなものを必要とす
る。またパターン発生器１４，１８としては演算
によつて次に発生するデータを決定していくもの
もある。しかしながら演算によつて行う場合は次
のデータが得られるまで比較的時間が掛り、従つ
て試験の速度を速くすると設計が難かしく、かつ
高価になり、しかもある程度以上速くする事は技
術的に不可能であつた。
この発明はこのような点よりパターン発生器を
複数個設け、これ等をそれぞれ比較的遅い速度で
動作させておき、これ等を選択的に順次取出して
被試験ICに供給する事によつて高速度の試験を
可能とするものである。
複数個設け、これ等をそれぞれ比較的遅い速度で
動作させておき、これ等を選択的に順次取出して
被試験ICに供給する事によつて高速度の試験を
可能とするものである。
例えば第２図に示すようにパターン発生器１４
１〜１４４の４個が設けられ、これ等はタイミン
グ発生器１１よりの基準クロツクで駆動されその
基準クロツクにより定まる基本周期ごとに１デー
タを発生する。又比較パターン発生器も１８１〜
１８４の４個が設けられる。基本周期をパターン
発生器の数で分割し、即ちこの例では４分割し、
その各1/4の部分において１つパターン発生器の
出力を順次１つずつ取出す。このためタイミング
発生器１１より基本周期の４分の１ずつ順次位相
がずれた信号を発生し、それぞれ選択信号発生回
路２３１〜２３４に供給される。例えば第３図Ａ
に示す基準クロツクに対しその基本周期ＴWを４
分割する各部分に対応したゲート選択信号を第３
図G1〜G4に示すように回路２３１〜２３４から
それぞれ発生する。これ等選択信号はそれぞれゲ
ート２４１〜２４４に対応して供給され、これ等
ゲート２４１〜２４４にはパターン発生器１４１
〜１４４の各出力データがそれぞれ供給される。
パターン発生器１４１〜１４４は第３図P1〜P4に
示すように基本周期でそのデータが変化するパタ
ーンを発生するものであり、これ等は各基本周期
内に１回ずつゲート２４１〜２４４から順次取出
され、オアゲート２５でその取出されたものが合
成される。従つてオアゲート２５の出力は第３図
Ｂに示すように基本周期内でパターン発生器１４
１〜１４４からのデータP1〜P4が順次１つずつ取
出されている。これは波形変換回路１５を通じて
被試験IC１３に供給される。
１〜１４４の４個が設けられ、これ等はタイミン
グ発生器１１よりの基準クロツクで駆動されその
基準クロツクにより定まる基本周期ごとに１デー
タを発生する。又比較パターン発生器も１８１〜
１８４の４個が設けられる。基本周期をパターン
発生器の数で分割し、即ちこの例では４分割し、
その各1/4の部分において１つパターン発生器の
出力を順次１つずつ取出す。このためタイミング
発生器１１より基本周期の４分の１ずつ順次位相
がずれた信号を発生し、それぞれ選択信号発生回
路２３１〜２３４に供給される。例えば第３図Ａ
に示す基準クロツクに対しその基本周期ＴWを４
分割する各部分に対応したゲート選択信号を第３
図G1〜G4に示すように回路２３１〜２３４から
それぞれ発生する。これ等選択信号はそれぞれゲ
ート２４１〜２４４に対応して供給され、これ等
ゲート２４１〜２４４にはパターン発生器１４１
〜１４４の各出力データがそれぞれ供給される。
パターン発生器１４１〜１４４は第３図P1〜P4に
示すように基本周期でそのデータが変化するパタ
ーンを発生するものであり、これ等は各基本周期
内に１回ずつゲート２４１〜２４４から順次取出
され、オアゲート２５でその取出されたものが合
成される。従つてオアゲート２５の出力は第３図
Ｂに示すように基本周期内でパターン発生器１４
１〜１４４からのデータP1〜P4が順次１つずつ取
出されている。これは波形変換回路１５を通じて
被試験IC１３に供給される。
一方クロツクもタイミング発生器１１より順次
位相がずれたクロツクがそれぞれ端子２６１〜２
６４に得られ、これがゲート２７１〜２７４に供
給されこれ等ゲート２７１〜２７４は選択信号発
生回路２３１〜２３４の選択信号G1〜G4にてそ
れぞれ制御され、その出力はオアゲート２８にて
合成されて波形変換回路１２を通じて被試験IC
１３にクロツクとして供給される。つまり端子２
６１〜２６４のクロツクは第３図CL1〜CL4に示
すように順次位相がずれたものであり、これ等が
オア回路２８にて合成されて第３図Ｃに示すクロ
ツクとしてIC１３に供給される。同様にタイミ
ング発生器１１から順次位相がずれたストローブ
が端子２９１〜２９４に第３図のST1〜ST4に示
すように与えられ、これ等はゲート３１１〜３１
４に供給される。これ等ゲート３１１〜３１４に
は信号発生器よりの選択信号G1〜G4がそれぞれ
与えられてそのゲート出力がオア回路３２にて合
成されて比較器１７にストローブとして供給され
る。
位相がずれたクロツクがそれぞれ端子２６１〜２
６４に得られ、これがゲート２７１〜２７４に供
給されこれ等ゲート２７１〜２７４は選択信号発
生回路２３１〜２３４の選択信号G1〜G4にてそ
れぞれ制御され、その出力はオアゲート２８にて
合成されて波形変換回路１２を通じて被試験IC
１３にクロツクとして供給される。つまり端子２
６１〜２６４のクロツクは第３図CL1〜CL4に示
すように順次位相がずれたものであり、これ等が
オア回路２８にて合成されて第３図Ｃに示すクロ
ツクとしてIC１３に供給される。同様にタイミ
ング発生器１１から順次位相がずれたストローブ
が端子２９１〜２９４に第３図のST1〜ST4に示
すように与えられ、これ等はゲート３１１〜３１
４に供給される。これ等ゲート３１１〜３１４に
は信号発生器よりの選択信号G1〜G4がそれぞれ
与えられてそのゲート出力がオア回路３２にて合
成されて比較器１７にストローブとして供給され
る。
一方比較パターン発生器１８１〜１８４に対応
してゲート３３１〜３３４がそれぞれ設けられ、
ゲート３３１〜３３４には選択信号G1〜G4がそ
れぞれ供給され、これ等ゲートの出力はオア回路
３４にて合成されて第３図Ｅに示すように各パタ
ーン発生器１８１〜１８４に対応した比較パター
ンS1〜S4が１基本周期内に順次１回ずつ取出さ
れ、これが比較器１７に供給される。
してゲート３３１〜３３４がそれぞれ設けられ、
ゲート３３１〜３３４には選択信号G1〜G4がそ
れぞれ供給され、これ等ゲートの出力はオア回路
３４にて合成されて第３図Ｅに示すように各パタ
ーン発生器１８１〜１８４に対応した比較パター
ンS1〜S4が１基本周期内に順次１回ずつ取出さ
れ、これが比較器１７に供給される。
このように各基本周期のクロツクで動作するパ
ターン発生器を複数個、この例では４個設ける事
によつて４倍の速度で被試験IC１３を試験する
事ができる。従つてパターン発生器として演算回
路によりパターンを発生するものを使用しても、
これ等各パターン発生器の１データを発生するた
めの時間が比較的長く掛つても高速度でICを試
験する事が可能となる。この例に示すようにクロ
ツクやストローブも選択信号で選択するようにす
る場合はその試験ICによつて動作速度が遅い場
合には例えば第３図の例においては選択信号G1
及びG3のみより取出した試験パターンやストロ
ーブ等を利用すれば速度を1/2に下げることがで
き、或は１つ選択信号のみを利用すれば1/4の速
度で動作させる事ができ、被試験IC１３の動作
速度に応じた試験を行う事ができる。その場合
IC１３へ供給する信号が連続するように選択信
号の幅をそれぞれ長い信号に変換する事もでき
る。
ターン発生器を複数個、この例では４個設ける事
によつて４倍の速度で被試験IC１３を試験する
事ができる。従つてパターン発生器として演算回
路によりパターンを発生するものを使用しても、
これ等各パターン発生器の１データを発生するた
めの時間が比較的長く掛つても高速度でICを試
験する事が可能となる。この例に示すようにクロ
ツクやストローブも選択信号で選択するようにす
る場合はその試験ICによつて動作速度が遅い場
合には例えば第３図の例においては選択信号G1
及びG3のみより取出した試験パターンやストロ
ーブ等を利用すれば速度を1/2に下げることがで
き、或は１つ選択信号のみを利用すれば1/4の速
度で動作させる事ができ、被試験IC１３の動作
速度に応じた試験を行う事ができる。その場合
IC１３へ供給する信号が連続するように選択信
号の幅をそれぞれ長い信号に変換する事もでき
る。
上述においては４つのパターン発生器を設けた
が、更に多くのパターン発生器を設ける事もでき
る。このようにしてこの発明によれば試験サイク
ル数が非常に多い場合においても、試験速度を上
げて試験時間を短縮する事ができ高能率にICを
試験する事ができる。上述したように動作速度を
上げる場合パターン発生器を高速動作させる事が
最も困難であり、従つてクロツクやストローブに
ついてはこのように選択信号で選択させる事なく
タイミング発生器１１で第３図Ｃに示したクロツ
ク或はＤに示したストローブをそれぞれ直接発生
させるようにしても良い。更に上述においてはク
ロツクの選択を選択信号G1〜G4で行つたが、ゲ
ート２７１〜２７４のすべてに高レベルを固定的
に与えて第３図Ｃのクロツクを得ることもでき、
或はゲート２７１〜２７４の１つ又は複数に高レ
ベルを与えてクロツクCL1〜CL4の１つ又は複数
を選択することもできる。同様のことはストロー
ブについても云える。
が、更に多くのパターン発生器を設ける事もでき
る。このようにしてこの発明によれば試験サイク
ル数が非常に多い場合においても、試験速度を上
げて試験時間を短縮する事ができ高能率にICを
試験する事ができる。上述したように動作速度を
上げる場合パターン発生器を高速動作させる事が
最も困難であり、従つてクロツクやストローブに
ついてはこのように選択信号で選択させる事なく
タイミング発生器１１で第３図Ｃに示したクロツ
ク或はＤに示したストローブをそれぞれ直接発生
させるようにしても良い。更に上述においてはク
ロツクの選択を選択信号G1〜G4で行つたが、ゲ
ート２７１〜２７４のすべてに高レベルを固定的
に与えて第３図Ｃのクロツクを得ることもでき、
或はゲート２７１〜２７４の１つ又は複数に高レ
ベルを与えてクロツクCL1〜CL4の１つ又は複数
を選択することもできる。同様のことはストロー
ブについても云える。
第１図は従来のIC試験装置を示すブロツク
図、第２図はこの発明によるIC試験装置の一例
を示すブロツク図、第３図はその動作の説明に供
するための波形図である。 １１：タイミング発生器、１３：被試験IC、
１４１〜１４４：パターン発生器、１６：IC出
力端子、１７：比較器、１８１〜１８４：比較パ
ターン発生器、２３１〜２３４：選択信号発生回
路、２６１〜２６４：クロツク出力端子、２９１
〜２９４：ストローブ出力端子。
図、第２図はこの発明によるIC試験装置の一例
を示すブロツク図、第３図はその動作の説明に供
するための波形図である。 １１：タイミング発生器、１３：被試験IC、
１４１〜１４４：パターン発生器、１６：IC出
力端子、１７：比較器、１８１〜１８４：比較パ
ターン発生器、２３１〜２３４：選択信号発生回
路、２６１〜２６４：クロツク出力端子、２９１
〜２９４：ストローブ出力端子。
Claims (1)
- １ 同一の基準クロツクが供給され、それぞれ同
一の基本周期ごとに１つのデータを発生するＮ個
（Ｎは２以上の整数）のパターン発生器と、これ
らＮ個のパターン発生器からのデータを、上記基
本周期の１／Ｎの時間ごとに順次取出して被試験
ICへ供給する第１選択回路と、上記基本周期と
同期してそのＮ倍の周波数のクロツクを発生し、
上記被試験ICへ供給するクロツク発生器と、上
記基準クロツクが供給され、それぞれ上記基本周
期ごとに１つのデータを発生するＮ個の比較パタ
ーン発生器と、これらＮ個のパターン発生器から
のデータを上記基本周期の１／Ｎ時間ごとに順次
取出す第２選択回路と、その選択された比較パタ
ーンと上記被試験ICの出力とを比較する比較器
と、基本周期のＮ倍の周波数をもち、上記クロツ
クに対して所定位相のストローブを発生し、その
ストローブのタイミングで比較器の比較動作を行
わせるストローブ発生器とを有するIC試験装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7856977A JPS5412657A (en) | 1977-06-30 | 1977-06-30 | Ic tester |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7856977A JPS5412657A (en) | 1977-06-30 | 1977-06-30 | Ic tester |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5412657A JPS5412657A (en) | 1979-01-30 |
| JPS6137582B2 true JPS6137582B2 (ja) | 1986-08-25 |
Family
ID=13665516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7856977A Granted JPS5412657A (en) | 1977-06-30 | 1977-06-30 | Ic tester |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5412657A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6030973B2 (ja) * | 1980-01-18 | 1985-07-19 | 日本電気株式会社 | 高速パタ−ン発生器 |
| EP0255118B1 (en) * | 1986-07-30 | 1999-06-09 | Hitachi, Ltd. | Pattern generator |
| JP4640077B2 (ja) * | 2005-09-28 | 2011-03-02 | 横河電機株式会社 | 検査信号生成装置及び半導体検査装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5412534A (en) * | 1977-06-29 | 1979-01-30 | Takeda Riken Ind Co Ltd | Strobe generator for ic tester |
-
1977
- 1977-06-30 JP JP7856977A patent/JPS5412657A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5412534A (en) * | 1977-06-29 | 1979-01-30 | Takeda Riken Ind Co Ltd | Strobe generator for ic tester |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5412657A (en) | 1979-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3636506B2 (ja) | 半導体試験装置 | |
| EP0356999A3 (en) | Memory tester | |
| KR100269704B1 (ko) | 지연 소자 시험 장치 및 시험 기능을 갖는 집적 회로 | |
| JP2846428B2 (ja) | 論理比較回路 | |
| JPS6137582B2 (ja) | ||
| JP2965049B2 (ja) | タイミング発生装置 | |
| JPH0754347B2 (ja) | Ｌｓｉ試験装置 | |
| JPH08201481A (ja) | 半導体集積回路 | |
| JP2833695B2 (ja) | Ｉｃ試験装置 | |
| JPH01287483A (ja) | アナログ−ディジタル混成ｉｃ用試験装置 | |
| JP3633881B2 (ja) | 半導体装置及びそのａｃスペック検査方法 | |
| JP2000149593A (ja) | Ｉｃ試験装置 | |
| JP4462692B2 (ja) | 半導体デバイス | |
| JPS6026982B2 (ja) | 波形発生装置 | |
| JPH06187797A (ja) | メモリ集積回路 | |
| JPH0675015A (ja) | パターン信号発生器に同期したａｃ測定電圧印加回路 | |
| JP2652875B2 (ja) | テスターのタイミング信号発生方式 | |
| JP2548501Y2 (ja) | Ｉｃ試験装置の波形整形装置 | |
| JP2548500Y2 (ja) | Ｉｃ試験装置の波形整形装置 | |
| JPH05288805A (ja) | ディジタルｉｃ評価用測定装置とディジタルｉｃ | |
| JPS59225368A (ja) | 論理回路試験装置 | |
| JPH07104386B2 (ja) | 論理回路試験装置 | |
| JPH0434703B2 (ja) | ||
| JP2539956Y2 (ja) | テスターのタイミング発生回路 | |
| JP2000221243A (ja) | Ｉｃテスタ |