JP2652875B2

JP2652875B2 - テスターのタイミング信号発生方式

Info

Publication number: JP2652875B2
Application number: JP63146347A
Authority: JP
Inventors: 清健有働
Original assignee: Hitachi Electronics Engineering Co Ltd
Current assignee: Hitachi High Tech Corp
Priority date: 1988-06-14
Filing date: 1988-06-14
Publication date: 1997-09-10
Anticipated expiration: 2012-09-10
Also published as: JPH022958A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、テスターのタイミング信号発生方式に関
し、詳しくは、IC検査のためのテスト波形パターンの発
生など、複数のICテストピンにそれぞれの波形パターン
を発生するテスターのパターン発生システムにおけるタ
イミング信号発生方式に関する。

［従来の技術］ IC検査システムでは、ICの性能，機能試験を行うため
にそれに必要な複数ビットのテスト波形パターンを、テ
ストパターンプログラム等に従って自動的に発生させる
必要がある。

従来、このような方式でテスト波形パターンを発生す
るパターン発生システムにおいては、パターン発生器か
ら得られるパターンデータとタイミング信号発生回路に
より作られた多数の位相をもった位相クロック信号との
それぞれのうちから、ICのピンごとに必要なものをそれ
ぞれ選択して合成し、所定の波形パターンを生成するこ
とが行われ、生成したテストパターンをドライブ回路に
送り、その出力をレベル変換し、所定のICピンに供給す
る方法が採られている。

このような場合、位相クロック信号は、通常、テスト
パターンの立上がり及び立下がりタイミングを決定する
ものとして使用されていて、タイミング信号発生回路
は、テスト周期に対応する周期で多数の異なる位相のク
ロック信号をそれぞれの位相クロック出力端子に発生す
る。

［解決しようとする課題］半導体集積回路は、高機能化されるにつれて内部に多
くの機能のチップが集積され、或いは多くの機能ブロッ
クが１チップの中に集積化されるようになって来てい
る。そこで、このような半導体集積回路をテストする場
合に、それぞれのチップ又はブロックを単独に又は独立
したものとして動作させてテストすることが必要にな
る。特に、ビデオRAMとか、ロジックIC等では、独立し
たタイミングで異なる周期のテストパターンを発生させ
ることが必要となり、異なるテスト周期のタイミング発
生回路を別途独立に設けて置かなければ十分な機能テス
トが行えない。しかし、複数台のタイミング信号発生回
路を設けた場合には、それぞれの動作とその相互のタイ
ミングの制御が複雑になる欠点がある。

この発明は、このような従来技術の問題点を解決する
ものであって、独立にタイミング信号発生回路を設けて
も簡単な制御で、同期或いは非同期的なタイミングのテ
ストパターンを容易に発生させることができるテスター
のタイミング信号発生方式を提供することを目的とす
る。

［課題を解決するための手段］このような目的を達成するためのこの発明のテスター
のタイミング信号発生方式の構成は、コントローラとイ
ンストラクションメモリとを有しコントローラによるイ
ンストラクションメモリのアクセス制御に応じて同期制
御信号を発生するパターン発生器と、この同期制御信号
に同期して起動され、所定の周期のレートパルス信号を
発生するレートパルス発生器と、前記レートパルス信号
を受けてこれを基準として所定の位相のクロック信号を
発生する位相クロック発生器とを有する複数のタイミン
グ信号発生系を備えていて、複数のタイミング信号発生
系のうちの１つのタイミング信号発生系のパターン発生
器が、自己のインストラクションメモリの一部の情報が
他のパターン発生器のコントローラに入力されていて、
かつ、自己のインストラクションメモリの一部の情報に
より他のパターン発生器のコントローラを制御すること
により他のパターン発生器において発生する同期制御信
号を制御して自己の同期制御信号により発生するレート
パルス信号を他のパターン発生器の同期制御信号を受け
るレートパルス発生器に発生させるものである。

［作用］このように、同期制御信号を発生するパターン発生器
と、この同期制御信号に同期して起動され、所定のレー
トパルス信号を発生するレートパルス発生器とを有する
タイミング信号発生系を複数系統設けておき、それぞれ
独立にテスト周期を設定できるようにしているので、そ
れぞれのタイミング信号発生系がその同期制御信号に応
じて独立にそれぞれの周期でレートパルス信号を発生す
ることができることはもちろんであるが、さらに、前記
の構成では、複数のタイミング信号発生系のうちの１つ
のタイミング信号発生系のパターン発生器（以下基準パ
ターン発生器）については、自己のインストラクション
メモリの一部の情報が他のパターン発生器のコントロー
ラに入力されていて、かつ、自己のインストラクション
メモリの一部の情報により他のパターン発生器のコント
ローラを制御することにより他のパターン発生器におい
て発生する同期制御信号を制御するものであり、これに
より自己の同期制御信号により発生するパターン発生器
のレートパルス信号の発生タイミングに同期させて他の
パターン発生器のレートパルス信号を発生させることが
できる。なお、以下の説明では、基準パターン発生器に
よるこのような制御動作を同期制御モードとして説明す
る。そこで、同期を採ってテストすることが必要なとき
には、同期制御モードにより、同期を採り、かつテスト
周期を相違させるようにすることができる。また、同期
制御ができるので、複数の系統のタイミング発生系が存
在していても、すべての位相クロック信号を同一のテス
ト周期で一体的なタイミング信号発生系として利用する
ことも可能である。

したがって、複数のテスト周期で動作させれば、それ
ぞれの位相クロック発生部の位相クロック信号を同期状
態或いは非同期状態で別個に取出すことができ、パター
ン発生器においてプログラム等によりモードを設定する
だけで、位相クロック信号の発生とテスト周期との組合
せによる多種多様なテストに対応する位相クロック信号
を発生させることができる。その結果、内部に多くの機
能のチップが集積され、或いは多くの機能ブロックが１
チップの中に集積されている各種の半導体集積回路に適
するテスターを簡単なタイミング発生回路で実現でき、
その制御も簡単なものとなる。

［実施例］以下、この発明の一実施例について図面を参照して説
明する。

第１図は、この発明のテスターのタイミング信号発生
方式を適用した一実施例のICテスターにおけるタイミン
グ発生部分を中心としたブロック図であり、第２図は、
その各レートパルス発生器におけるレートパルス信号の
同期関係を説明する説明図である。

第１図において、１は、パターン発生部であって、２
は、このパターン発生部１から同期制御信号を受けるタ
イミング信号発生回路である。タイミング信号発生回路
２は、レート発生部３と位相クロック発生部４とを備え
ていて、レート発生部３は、複数のレートパルス発生器
3a,3b,・・・,3nを有している。また、位相クロック発
生部４は、レートパルス発生器3aから周期的に発生する
レートパルス信号をそれぞれ共通に受ける位相クロック
発生部4₁a,4₁b,・・・,4₁m,レートパルス発生器3bから
のレートパルス信号をそれぞれ共通に受ける位相クロッ
ク発生器4₂a,4₂b,・・・,4₂m,レートパルス発生器3nか
らのレートパルス信号をそれぞれ共通に受ける位相クロ
ック発生部4na,4nb,・・・,4nmとを有している。

また、各レートパルス発生器3a,3b,・・・,3nは、レ
ートの周期を決める周期データレジスタをその内部にそ
れぞれ有していて、周期データレジスタにセットされた
周期でレートパルス信号を周期的に発生する。なお、周
期データレジスタにセットされる周期を決定するデータ
は、パターン発生部１から設定され、リアルタイムで発
生する後述するRTTC信号により周期データレジスタか
ら、例えば、その内部に設けられたプリセットカウンタ
等にセットされる。このプリセットカウンタのカウント
値をカウントすることで各レートパルス発生器は、プリ
セット値に応じた周期のレートパルス信号を発生させ
る。

各位相クロック発生部4₁a〜4nmもレートパルス発生器
と同様な発生すべき位相クロック信号の遅延時間を決め
るタイミングレジスタを有していて、このタイミングレ
ジスタにセットされたタイミングデータに対応して、前
記の周期的に発生するレートパルス信号を受けるごと
に、これを基準として前記のタイミングデータで決定さ
れるタイミングの位相クロック信号を発生する。なお、
このタイミングデータもパターン発生部１からあらかじ
め設定され、レートパルス発生器と同様にRTTC信号に応
じてタイミングレジスタからリアルタイムでプリセット
カウンタ、或いは遅延回路のレジスタ等に読出され、こ
れにより所定のタイミング位相のクロック信号を発生す
る。

パターン発生部１は、各レートパルス発生器3a,3b,・
・・,3nに対応して設けられたパターン発生器1a,1b,・
・・,1nを備えていて、それぞれが対応する各レートパ
ルス発生器に同期制御信号Sa,Sb,・・・,Snをそれぞれ
供給する。さらに、パターン発生器1a,1b,・・・,1n
は、リアルタイムで位相クロック信号の発生をコントロ
ールするコントロール信号（RTTC信号）Ra,Rb,・・・,R
nをそれぞ各レートパルス発生器及び位相クロック発生
器に送出する。また、各パターン発生器は、前記のよう
な各信号のほか、パターン発生に必要なパターンデータ
等を波形発生器（図示せず）に送出する。

各パターン発生器は、コントローラ５とインストラク
ションメモリ６とをそれぞれ備えていて、各パターン発
生器のインストラクションメモリの一部の情報が他のパ
ターン発生器のコントローラ５に入力されて、コントロ
ーラ５が相互に制御できる関係にある。なお、図ではそ
の接続関係を直接記述できないために省略してある。各
パターン発生器からそれに対応するレートパルス発生器
に送出される同期制御信号Sa,Sb,・・・,Snは、通常、
１つのテスト項目が終了したときに発生し、いわゆる１
つのテストサイクルを意味している。第２図は、このよ
うな同期制御信号とレートパルス発生器のレート関係を
示すものであって、１つのテストサイクルが開始される
都度、基準となるレートパルス発生器がレートパルス発
生器3a,3b,・・・,3nの中から選択され、第２図の
（ｃ）に示す同期対象となるレートパルス発生器の同期
制御信号Ｓを基準となるレートパルス信号（第２図
（ａ）参照）の立上がりまで延ばして、一致するタイミ
ングで同期対象となる次のレートパルス信号が発生する
ようにパターン発生部１においてコントロールされる。
すなわち、図（ｃ）に実線で示す同期制御信号の立上が
りでは、（ｂ）の点線で示す位置でレートパルス信号が
発生してしまうので、これを（ａ）の基準となるレート
パルス信号に同期する点線の同期点の位置まで延ばすこ
とで変更して同期制御信号Ｓを発生させる。これは、
（ｃ）に点線で示すように、実線で示した同期制御信号
の立上がりタイミングを同期点の位置において立上がる
ように延ばすことであって、結果として点線で示す発生
タイミングの同期制御信号Ｓになる。

さて、ここでは、各パターン発生器1a,1b,・・・,1n
におけるそれぞれインストラクションメモリの一部の情
報が他のパターン発生器のコントローラに入力されてい
る。そのため各パターン発生器1a,1b,・・・,1nのうち
の１つが基準パターン発生器として選択されたときに
は、このパターン発生器のインストラクションメモリの
一部の情報が他の各パターン発生器1a,1b,・・・,1n
（ただし、基準パターン発生器は除く）のコントローラ
に送出される。その結果、そのコントローラによりアク
セス制御されるインストラクションメモリから発生する
他の各パターン発生器における同期制御信号Sa,Sb,・・
・、Sn（ただし、基準パターン発生器の同期信号は除
く）は、基準パターン発生器の同期制御信号にその立上
がりタイミングを合わせるような図（ｃ）の同期点の点
線位置までそれぞれの同期制御信号の立上がりがずれた
同期制御信号となり、基準パターン発生器の同期制御信
号の立上がりと一致する同期制御信号が発生する。

このようなことから、あるテストサイクルの開始時点
では、基準となるレートパルス発生器に他のレートパル
ス発生器のレートパルス信号の発生タイミングが一致す
るように同期が採られる。

第２図の（ａ）に示すレートパルス信号７は、基準パ
ターン発生器の同期制御信号により起動される基準とな
るレートパルス信号を発生するレートパルス発生器の出
力信号であり、同期対象となる他のレートパルス発生器
のレートパルス信号８（同図の（ｂ）参照）を１つのテ
ストサイクル開始時点で同期制御信号Ｓにより同期させ
る。このような同期制御信号のタイミング管理は、各パ
ターン発生器に内蔵されたコントローラ５が基準となる
レートパルス発生器のインストラクションメモリからの
データと基準となるレートパルス信号を受けて行われ、
これらデータと信号により他のパターン発生器のコント
ローラ５を制御することによりなされる。なお、基準と
なるレートパルス発生器の選択は、例えば、インストラ
クションメモリ６に記憶されたプログラムにより同期モ
ードの設定が行われたとき、各テストサイクルごとにな
される。また、各位相パルス信号を同期を採ることな
く、それぞれ異なるテスト周期で発生させる場合には、
各パターン発生器のインストラクションメモリ６の動作
を同期を採ることなく動作させればよい。

以下、その動作について説明すると、パターン発生器
1a,b,・・・,1nから対応するレートパルス発生器3a,3b,
・・・,3nにスタート信号が送出され、各レートパルス
発生器が同時に起動され、設定された周期で各レートパ
ルス発生器からレートパルス信号が発生し、これらが対
応するそれぞれのクロック発生器複数に同時に供給され
る。その結果、各位相クロック発生器の位相クロック端
子からあらかじめ設定されたタイミングに対応するクロ
ック信号が発生する。

この場合、各位相クロック発生器の位相クロック信号
は、それぞれ、それに対応するレートパルス発生器によ
るテスト周期で同期することなく、独立に発生する。一
方、インストラクションメモリ６のプログラム処理によ
り同期モードに設定されているときには、プログラムで
指定されるレートパルス発生器が基準とされて、第２図
で示すように、各テストサイクルごとに、他のレートパ
ルス発生器のレートパルスがテストサイクルの開始時点
でその発生タイミングが一致するように同期が採られ
る。

したがって、レートパルス発生器ごとに異なるテスト
周期で位相クロック信号を発生させることも、これらを
同期させて発生させることもできる。この場合、各レー
トパルス発生器のテスト周期を一致させれば、全体を１
つのタイミング発生回路の系として制御でき、すべての
位相クロック信号を同期させて発生させることができ
る。しかも、これらの制御は、RTTC信号によりリアルタ
イムで行われ、そのテスト周期とタイミングとを制御で
きる。

このように複数のテスト周期の位相クロック信号をテ
スト内容に応じて、同期或いは非同期で発生させること
ができるので、ビデオRAMとか、メモリ内蔵のロジックI
Cをはじめとして各種のICについて独立した周期の位相
クロック信号により、或いは同期を採った位相クロック
信号によりテストすることができる。

以上説明してきたが、このようなタイミング信号は、
テストパターンの発生に利用することに限定されるもの
ではなく、例えば、テストにおいて期待値を発生させる
場合にも利用することができ、メモリテスターとかロジ
ックテスターをはじめ、各種のICテスターに適用でき
る。

実施例では、１つのパターン発生器に１つのレートパ
ルス発生器を対応させているが、１つのパターン発生器
に複数のレートパルス発生器を対応させてもよい。要す
るに、この発明にあってタイミング信号発生系統が複数
個設けられていて、それらが独立にパターン発生器とレ
ートパルス発生器とを有していて、同期制御モードが選
択されたときに、いずれか一方のタイミング発生系統が
基準とされて他方の系統のタイミングの同期が採れるよ
うな選択的な制御ができればよい。

また、実施例では、インストラクションメモリのデー
タを利用して各同期制御信号を相互に制御するようにし
ているが、制御の仕方は、このようなものに限定される
ものではなく、例えば、特別なハードウエアの回路を設
けてコントローラ相互間で制御するようにすることもで
きる。

［発明の効果］以上の説明から理解できるように、この発明ににあっ
ては、同期制御信号を発生するパターン発生器と、この
同期制御信号に同期して起動され、所定の周期のレート
パルス信号を発生するレートパルス発生器とを有するタ
イミング信号発生系を複数系統設けておき、それぞれ独
立にテスト周期を設定できるようにしているので、同期
を採ってテストすることが必要なときには、同期制御モ
ードにより、同期を採り、かつテスト周期を相違させる
ようにすることができる。また、同期制御ができるの
で、複数の系統のタイミング発生系が存在していても、
すべての位相クロック信号を同一のテスト周期で一体的
なタイミング信号発生系として利用することも可能であ
る。

その結果、複数のテスト周期で動作させれば、それぞ
れの位相クロック発生部の位相クロック信号を同期状態
或いは非同期状態で別個に取出すことができ、パターン
発生器においてプログラム等によりモードを設定するだ
けで、位相クロック信号の発生とテスト周期との組合せ
による多種多様なテストに対応する位相クロック信号を
発生させることができる。

【図面の簡単な説明】第１図は、この発明のテスターのタイミング信号発生方
式を適用した一実施例のICテスターにおけるタイミング
発生部分を中心としたブロック図、第２図は、その各レ
ートパルス発生器におけるレートパルス信号の同期関係
を説明する説明図である。１……パターン発生部、1a,1b,1c……パターン発生器、
２……タイミング発生回路、３……レート発生部、3a,3
b,3c……レート発生器、４……位相クロック発生部、4₁
a,4₁b,4₁n,4₂a,4₂b,4₂n,4₂m,4na,4nb,4nm……位相クロ
ック発生器、５……コントローラ、６……インストラク
ションメモリ。

Claims

(57)【特許請求の範囲】

【請求項１】コントローラとインストラクションメモリ
とを有し前記コントローラによるインストラクションメ
モリのアクセス制御に応じて同期制御信号を発生するパ
ターン発生器と、この同期制御信号に同期して起動さ
れ、所定の周期のレートパルス信号を発生するレートパ
ルス発生器と、前記レートパルス信号を受けてこれを基
準として所定の位相のクロック信号を発生する位相クロ
ック発生器とを有する複数のタイミング信号発生系を備
え、前記複数のタイミング信号発生系のうちの１つのタ
イミング信号発生系のパターン発生器は、自己の前記イ
ンストラクションメモリの一部の情報が他のパターン発
生器の前記コントローラに入力されていて、かつ、自己
の前記インストラクションメモリの前記一部の情報によ
り前記他のパターン発生器の前記コントローラを制御す
ることにより前記他のパターン発生器において発生する
前記同期制御信号を制御して自己の前記同期制御信号に
より発生するレートパルス信号の発生タイミングに同期
させるレートパルス信号を前記他のパターン発生器の前
記同期制御信号を受ける前記レートパルス発生器に発生
させるテスターのタイミング信号発生方式。