JP2719685B2 - パターン発生装置 - Google Patents
パターン発生装置Info
- Publication number
- JP2719685B2 JP2719685B2 JP63149838A JP14983888A JP2719685B2 JP 2719685 B2 JP2719685 B2 JP 2719685B2 JP 63149838 A JP63149838 A JP 63149838A JP 14983888 A JP14983888 A JP 14983888A JP 2719685 B2 JP2719685 B2 JP 2719685B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- main
- sub
- sequence control
- generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は半導体試験装置に用いられ、試験パター
ン、期待値パターンなどを発生するパターン発生装置に
関し、特に、２種類のアドレス、データ、制御信号等の
系を持ち、独立に一つのメモリ領域のアクセスが可能な
２ポートRAMや、通常の読み／書きを行なう系と、それ
とは独立してシリアルにメモリ領域を出力することが可
能なフィールドメモリなどの被試験メモリの試験におい
て２系統のパターンを同期又は非同期に発生するパター
ン発生装置に係わる。
ン、期待値パターンなどを発生するパターン発生装置に
関し、特に、２種類のアドレス、データ、制御信号等の
系を持ち、独立に一つのメモリ領域のアクセスが可能な
２ポートRAMや、通常の読み／書きを行なう系と、それ
とは独立してシリアルにメモリ領域を出力することが可
能なフィールドメモリなどの被試験メモリの試験におい
て２系統のパターンを同期又は非同期に発生するパター
ン発生装置に係わる。
「従来の技術」 第４図に従来のパターン発生装置を示す。パターンシ
ーケンス制御部11からタイミング発生器制御信号により
１つのタイミング発生器12が制御されて１種類の動作ク
ロックが発生され、そのクロックがパターンシーケンス
制御部11とパターン発生器13とに印加されると共にパタ
ーンシーケンス制御部11からのシーケンス制御信号がパ
ターン発生器13へ供給されることにより１種類のパター
ンが発生される。
ーケンス制御部11からタイミング発生器制御信号により
１つのタイミング発生器12が制御されて１種類の動作ク
ロックが発生され、そのクロックがパターンシーケンス
制御部11とパターン発生器13とに印加されると共にパタ
ーンシーケンス制御部11からのシーケンス制御信号がパ
ターン発生器13へ供給されることにより１種類のパター
ンが発生される。
「発明が解決しようとする課題」 この従来の装置では２ポートRAMやフィールドメモリ
の試験を行なう時以下のような欠点がある。
の試験を行なう時以下のような欠点がある。
２ポートRAMのように２種類のアドレス入力、データ
入出力及び制御信号を持つ被試験メモリにおいて２系統
の異なるアドレス入力におけるメモリデータの干渉や、
２系統のアドレスラインに同じデータが入った時の動作
をチェックするための２系統の異なったシーケンスのパ
ターン発生が不可能である。
入出力及び制御信号を持つ被試験メモリにおいて２系統
の異なるアドレス入力におけるメモリデータの干渉や、
２系統のアドレスラインに同じデータが入った時の動作
をチェックするための２系統の異なったシーケンスのパ
ターン発生が不可能である。
フィールドメモリのようにメモリ領域（RAM部）を読
み／書きする系と、シリアルにデータを読み／書き（SA
M部）する系との２つの系において、パターン発生サイ
クルの関係がm:nのような非同期のパターン発生は、従
来のパターン発生装置では周期の長い系の１サイクルを
周期の短い系のサイクルが定数倍になるようにサイクル
分割してパターン発生を行なわなければならない。つま
り例えば第５図に示すような関係のパターンを発生して
いた。
み／書きする系と、シリアルにデータを読み／書き（SA
M部）する系との２つの系において、パターン発生サイ
クルの関係がm:nのような非同期のパターン発生は、従
来のパターン発生装置では周期の長い系の１サイクルを
周期の短い系のサイクルが定数倍になるようにサイクル
分割してパターン発生を行なわなければならない。つま
り例えば第５図に示すような関係のパターンを発生して
いた。
このようなパターン発生では、発生したパターンを実
際の印加波形（タイミング波形）にする時に、１周期毎
に波形にするためのクロックがタイミング発生器より出
力されるため、ｌサイクルのパターンで１サイクルとす
るような（第５図のRAM部のパターン発生）タイミング
波形を作るには、タイミング発生器へのタイミング切替
信号によりｌサイクル中の不要なクロックを禁止する
が、タイミングが複雑になると切替の種類が多くなり、
限られた種類では対応できなくなる。またタイミング切
替が複雑なため容易にタイミング波形の変更ができなく
なる。パターンR1がパターン発生周期r1の整数倍でしか
試験することができない。
際の印加波形（タイミング波形）にする時に、１周期毎
に波形にするためのクロックがタイミング発生器より出
力されるため、ｌサイクルのパターンで１サイクルとす
るような（第５図のRAM部のパターン発生）タイミング
波形を作るには、タイミング発生器へのタイミング切替
信号によりｌサイクル中の不要なクロックを禁止する
が、タイミングが複雑になると切替の種類が多くなり、
限られた種類では対応できなくなる。またタイミング切
替が複雑なため容易にタイミング波形の変更ができなく
なる。パターンR1がパターン発生周期r1の整数倍でしか
試験することができない。
「課題を解決するための手段」 この発明によれば主パターンシーケンス制御部から主
タイミング発生器が起動され、主タイミング発生器から
主パターンシーケンス制御部を制御するクロックを発生
される。主パターンシーケンス制御部により主パターン
発生器が制御され、主タイミング発生器のクロックでパ
ターンを発生する。また主パターンシーケンス制御部か
らのLOCK信号により副パターンシーケンス制御部が起動
され、パターンシーケンス制御信号を発生する。更に主
パターンシーケンス制御部からのLOCK信号で主タイミン
グ発生器が起動され、その主タイミング発生器のクロッ
クを基準として副タイミング発生器から設定された遅延
量、周期、クロック数のクロックを発生し、副パターン
シーケンス制御部を制御する。主パターンシーケンス制
御部又は副パターンシーケンス制御部により副パターン
発生器が制御され、副タイミング発生器のクロックでパ
ターンを発生する。
タイミング発生器が起動され、主タイミング発生器から
主パターンシーケンス制御部を制御するクロックを発生
される。主パターンシーケンス制御部により主パターン
発生器が制御され、主タイミング発生器のクロックでパ
ターンを発生する。また主パターンシーケンス制御部か
らのLOCK信号により副パターンシーケンス制御部が起動
され、パターンシーケンス制御信号を発生する。更に主
パターンシーケンス制御部からのLOCK信号で主タイミン
グ発生器が起動され、その主タイミング発生器のクロッ
クを基準として副タイミング発生器から設定された遅延
量、周期、クロック数のクロックを発生し、副パターン
シーケンス制御部を制御する。主パターンシーケンス制
御部又は副パターンシーケンス制御部により副パターン
発生器が制御され、副タイミング発生器のクロックでパ
ターンを発生する。
「実施例」 第１図はこの発明の実施例を示す。主パターンシーケ
ンス制御部21は主パターン発生器22のパターン発生シー
ケンス制御信号、主タイミング発生器23の制御信号を発
生し、更に副パターンシーケンス制御部24の起動と、副
タイミング発生器25の起動を示すLOCK信号を出力する。
副パターンシーケンス制御部24は非同期パターン発生時
に、最初のLOCK信号に同期して起動し、その起動後、副
タイミング発生器25のクロックSCLOCKにより副パターン
発生器26のパターン発生シーケンス制御を行う。
ンス制御部21は主パターン発生器22のパターン発生シー
ケンス制御信号、主タイミング発生器23の制御信号を発
生し、更に副パターンシーケンス制御部24の起動と、副
タイミング発生器25の起動を示すLOCK信号を出力する。
副パターンシーケンス制御部24は非同期パターン発生時
に、最初のLOCK信号に同期して起動し、その起動後、副
タイミング発生器25のクロックSCLOCKにより副パターン
発生器26のパターン発生シーケンス制御を行う。
主タイミング発生器23は主パターンシーケンス制御部
21からのタイミング発生制御信号と、主パターン発生器
22からのタイミング切替信号TSnに対応した周期のクロ
ックMCLOCKを発生すると共に主パターンシーケンス制御
部21からのLOCK信号がイネーブルのサイクルについて、
主タイミング発生器23のクロック発生に同期して副タイ
ミング発生器25の起動を制御する。
21からのタイミング発生制御信号と、主パターン発生器
22からのタイミング切替信号TSnに対応した周期のクロ
ックMCLOCKを発生すると共に主パターンシーケンス制御
部21からのLOCK信号がイネーブルのサイクルについて、
主タイミング発生器23のクロック発生に同期して副タイ
ミング発生器25の起動を制御する。
副タイミング発生器25は主タイミング発生器23からの
起動制御によりタイミング切替信号TSnに対応したクロ
ックを発生する。この副タイミング発生器25から発生す
るクロックの特徴は、主タイミング発生器23からの１回
の起動制御により、主タイミング発生器23のクロックを
基準に、タイミング切替信号TSnに対応した遅延量、周
期、クロック数の設定に応じてクロックを発生し、クロ
ック発生終了後は副タイミング発生器25は停止する。
起動制御によりタイミング切替信号TSnに対応したクロ
ックを発生する。この副タイミング発生器25から発生す
るクロックの特徴は、主タイミング発生器23からの１回
の起動制御により、主タイミング発生器23のクロックを
基準に、タイミング切替信号TSnに対応した遅延量、周
期、クロック数の設定に応じてクロックを発生し、クロ
ック発生終了後は副タイミング発生器25は停止する。
シーケンス制御信号切替部27は副パターン発生器26の
パターン発生を制御するシーケンス制御信号を切替える
ものであり、同期パターン発生時には、主パターンシー
ケンス制御部21のシーケンス制御信号で副パターン発生
器26を制御し、非同期パターン発生時には、副パターン
シーケンス制御部24のシーケンス制御信号で副パターン
発生器26を制御する。
パターン発生を制御するシーケンス制御信号を切替える
ものであり、同期パターン発生時には、主パターンシー
ケンス制御部21のシーケンス制御信号で副パターン発生
器26を制御し、非同期パターン発生時には、副パターン
シーケンス制御部24のシーケンス制御信号で副パターン
発生器26を制御する。
主パターン発生器22はアルゴリズミックパターン発生
器で主パターンシーケンス制御部21のシーケンス制御信
号により制御され、主タイミング発生器23からの動作ク
ロックMCLOCKで動作する。副パターン発生器26はアルゴ
リズミックパターン発生器で、切替部27で選択されたシ
ーケンス制御信号により制御され、副タイミング発生器
25からの動作クロックSCLOCKで動作する。
器で主パターンシーケンス制御部21のシーケンス制御信
号により制御され、主タイミング発生器23からの動作ク
ロックMCLOCKで動作する。副パターン発生器26はアルゴ
リズミックパターン発生器で、切替部27で選択されたシ
ーケンス制御信号により制御され、副タイミング発生器
25からの動作クロックSCLOCKで動作する。
主パターン発生器22と、副パターン発生器26とを同期
させてパターンを発生させるには次のようにする。
させてパターンを発生させるには次のようにする。
切替部27においては副パターン発生器26を制御するシ
ーケンス制御信号を主パターンシーケンス制御部21側に
する。副タイミング発生器25を主タイミング発生器23の
すべてのサイクルで起動がかかるようにLOCK信号を常に
イネーブルとする。主パターン発生器22と副パターン発
生器26とを同期動作させるため、副タイミング発生器25
のクロック発生の設定を遅延量ゼロ、周期（主タイミン
グ発生器23の周期と同じ）。クロック数を１として、主
タイミング発生器23のクロックMCLOCKと、副タイミング
発生器25のクロックSCLOCKとを同期させて発生させる。
ーケンス制御信号を主パターンシーケンス制御部21側に
する。副タイミング発生器25を主タイミング発生器23の
すべてのサイクルで起動がかかるようにLOCK信号を常に
イネーブルとする。主パターン発生器22と副パターン発
生器26とを同期動作させるため、副タイミング発生器25
のクロック発生の設定を遅延量ゼロ、周期（主タイミン
グ発生器23の周期と同じ）。クロック数を１として、主
タイミング発生器23のクロックMCLOCKと、副タイミング
発生器25のクロックSCLOCKとを同期させて発生させる。
このようにすると例えば第２図に示すように、LOCK信
号は高レベルに保持され、主タイミング発生器23からの
クロックMCLOCKの周期r1,r2，…に対し、副タイミング
発生器25からのクロックSCLOCKも同期し、同一周期r1,r
2…で発生し、この同期したクロックMCLOCK,SCLOCKで主
パターン発生器22、副パターン発生器26が動作し、かつ
これら両パターン発生器22,26は、主パターンシーケン
ス制御部21のシーケンス制御信号により制御され、主パ
ターン発生器22、副パターン発生器26から同期してパタ
ーンが発生する。
号は高レベルに保持され、主タイミング発生器23からの
クロックMCLOCKの周期r1,r2，…に対し、副タイミング
発生器25からのクロックSCLOCKも同期し、同一周期r1,r
2…で発生し、この同期したクロックMCLOCK,SCLOCKで主
パターン発生器22、副パターン発生器26が動作し、かつ
これら両パターン発生器22,26は、主パターンシーケン
ス制御部21のシーケンス制御信号により制御され、主パ
ターン発生器22、副パターン発生器26から同期してパタ
ーンが発生する。
主パターン発生器22と副パターン発生器26とを非同期
でパターン発生を行う場合は次のようにする。
でパターン発生を行う場合は次のようにする。
切替部27において副パターン発生器26を制御するシー
ケンス制御信号を副パターンシーケンス制御部24からの
ものとする。副タイミング発生器25からのクロックSCLO
CK発生を、LOCK信号（副タイミング発生器25の起動を指
定する信号）を出力するサイクルのタイミング切替信号
TSnに対応して遅延量、周期、クロック数の組み合せで
行う。主パターンシーケンス制御部21より副タイミング
発生器25に起動をかけるサイクルでLOCK信号をイネーブ
ルにする。
ケンス制御信号を副パターンシーケンス制御部24からの
ものとする。副タイミング発生器25からのクロックSCLO
CK発生を、LOCK信号（副タイミング発生器25の起動を指
定する信号）を出力するサイクルのタイミング切替信号
TSnに対応して遅延量、周期、クロック数の組み合せで
行う。主パターンシーケンス制御部21より副タイミング
発生器25に起動をかけるサイクルでLOCK信号をイネーブ
ルにする。
例えば第３図に示すように主パターン発生器22は主パ
ターンシーケンス制御部21のシーケンス制御信号MP1,MP
2…により制御され、主タイミング発生器23から周期M
r1,Mr2…のクロックMCLOCKで動作して主パターン発生器
22からパターンMP1M,MP2M…を発生する。LOCK信号がイ
ネーブル（高レベル）の時、副タイミング発生器25から
クロックMCLOCKと同期し、タイミング切替信号TS1によ
りセットされ、遅延量がd1、周期がSr1、クロック数が
６のクロックSCLOCKが発生させられる。このクロックSC
LOCKにより副パターンシーケンス制御部24が制御され、
副パターンシーケンス制御部24からシーケンス制御信号
SP1,SP2…が発生し、これにより副パターン発生器26が
制御され、副タイミング発生器25のクロックSCLOCKで動
作し、パターンSP1s,SP2s，…を発生する。
ターンシーケンス制御部21のシーケンス制御信号MP1,MP
2…により制御され、主タイミング発生器23から周期M
r1,Mr2…のクロックMCLOCKで動作して主パターン発生器
22からパターンMP1M,MP2M…を発生する。LOCK信号がイ
ネーブル（高レベル）の時、副タイミング発生器25から
クロックMCLOCKと同期し、タイミング切替信号TS1によ
りセットされ、遅延量がd1、周期がSr1、クロック数が
６のクロックSCLOCKが発生させられる。このクロックSC
LOCKにより副パターンシーケンス制御部24が制御され、
副パターンシーケンス制御部24からシーケンス制御信号
SP1,SP2…が発生し、これにより副パターン発生器26が
制御され、副タイミング発生器25のクロックSCLOCKで動
作し、パターンSP1s,SP2s，…を発生する。
「発明の効果」 以上述べたようにこの発明によればパターンシーケン
ス制御部、タイミング発生器、パターン発生器を各２組
もっているので非同期のパターンを発生することができ
る。つまりm:nの関係を意識せずに非同期のパターン発
生が可能である。
ス制御部、タイミング発生器、パターン発生器を各２組
もっているので非同期のパターンを発生することができ
る。つまりm:nの関係を意識せずに非同期のパターン発
生が可能である。
第１図はこの発明の実施例を示すブロック図、第２図は
同期したパターンの発生例を示すタイムチャート、第３
図は非同期のパターン発生例を示すタイムチャート、第
４図は従来のパターン発生装置を示すブロック図、第５
図はフィールドメモリに対する従来のパターン発生例を
示すタイムチャートである。
同期したパターンの発生例を示すタイムチャート、第３
図は非同期のパターン発生例を示すタイムチャート、第
４図は従来のパターン発生装置を示すブロック図、第５
図はフィールドメモリに対する従来のパターン発生例を
示すタイムチャートである。
Claims (1)
- 【請求項１】主パターンシーケンス制御部と、 その主パターンシーケンス制御部から起動されて主パタ
ーンシーケンス制御部を制御するクロックを発生する主
タイミング発生器と、 上記主パターンシーケンス制御部により制御され、上記
主タイミング発生器のクロックでパターンを発生する主
パターン発生器と、 上記主パターンシーケンス制御部からのLOCK信号により
起動され、パターンシーケンス制御信号を発生する副パ
ターンシーケンス制御部と、 上記主パターンシーケンス制御部からのLOCK信号で上記
主タイミング発生器が起動され、その主タイミング発生
器のクロックを基準として設定された遅延量、周期、ク
ロック数のクロックを発生し、上記副パターンシーケン
ス制御部を制御する副タイミング発生器と、 上記主パターンシーケンス制御部又は上記副パターンシ
ーケンス制御部により制御され、上記副タイミング発生
器のクロックでパターンを発生する副パターン発生器と
を具備するパターン発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63149838A JP2719685B2 (ja) | 1988-06-16 | 1988-06-16 | パターン発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63149838A JP2719685B2 (ja) | 1988-06-16 | 1988-06-16 | パターン発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH022960A JPH022960A (ja) | 1990-01-08 |
| JP2719685B2 true JP2719685B2 (ja) | 1998-02-25 |
Family
ID=15483764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63149838A Expired - Fee Related JP2719685B2 (ja) | 1988-06-16 | 1988-06-16 | パターン発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2719685B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04138283U (ja) * | 1991-06-19 | 1992-12-24 | 株式会社アドバンテスト | タイミング発生器 |
-
1988
- 1988-06-16 JP JP63149838A patent/JP2719685B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH022960A (ja) | 1990-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3636506B2 (ja) | 半導体試験装置 | |
| JPH1125691A (ja) | 二重エッジクロックを使用した集積回路素子の検査方法 | |
| US5682393A (en) | Pattern generator for cycle delay | |
| JP2719685B2 (ja) | パターン発生装置 | |
| JP2921291B2 (ja) | パターン信号発生器に同期したａｃ測定電圧印加回路 | |
| JP2000090693A (ja) | メモリ試験装置 | |
| JPWO2003040739A1 (ja) | 半導体デバイス試験装置 | |
| KR100295250B1 (ko) | 반도체 메모리 시험장치 및 시험방법 | |
| JP2652875B2 (ja) | テスターのタイミング信号発生方式 | |
| JP2000082300A (ja) | 半導体メモリ試験装置及び試験方法 | |
| JPH0636598A (ja) | メモリ試験装置 | |
| JPH06187797A (ja) | メモリ集積回路 | |
| JP2598580Y2 (ja) | Ｉｃ試験装置 | |
| JPH0729506Y2 (ja) | シフト方式のパターン発生部をもつｉｃテスタ | |
| JPS6026982B2 (ja) | 波形発生装置 | |
| JP3119382B2 (ja) | 半導体試験装置の波形整形回路 | |
| JPH0599985A (ja) | 半導体試験装置のテストパターン発生装置 | |
| JPH04161870A (ja) | Ｉｃテスタのタイミング発生回路 | |
| JPH0587884A (ja) | 半導体試験装置 | |
| JPS61234377A (ja) | アナログｌｓｉ試験装置 | |
| KR900002327A (ko) | 1수평 기간마다 교대로 전송되는 서로 다른 2개의 변조색 신호를 포함하는 컬러 텔레비젼 신호를 처리하기 위한 필드 메모리 장치 | |
| JPH04257983A (ja) | 画像制御装置 | |
| JPH06347519A (ja) | タイミング発生方法及びタイミング発生装置 | |
| JP2539956Y2 (ja) | テスターのタイミング発生回路 | |
| KR20040111202A (ko) | 반도체 시험 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |