JPH04138283U - タイミング発生器 - Google Patents
タイミング発生器Info
- Publication number
- JPH04138283U JPH04138283U JP4625291U JP4625291U JPH04138283U JP H04138283 U JPH04138283 U JP H04138283U JP 4625291 U JP4625291 U JP 4625291U JP 4625291 U JP4625291 U JP 4625291U JP H04138283 U JPH04138283 U JP H04138283U
- Authority
- JP
- Japan
- Prior art keywords
- delay
- clock
- timing clock
- sub
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 4
- 230000003111 delayed effect Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 主タイミングクロックに対する副タイミング
クロックの発生開始遅延量を主タイミングクロックの周
期Tmより大とすることができる。 【構成】 主周期発生器11からの主タイミングクロッ
クは切替え回路14により、カウンタ方式の遅延発生器
12a,12bに交互に振り分け供給される。遅延発生
器12a,12bの各出力遅延クロックは合成回路15
で合成されて副周期発生器13へ供給される。副周期発
生器13では入力クロックごとに設定された周期で副タ
イミングクロックを発生する。
クロックの発生開始遅延量を主タイミングクロックの周
期Tmより大とすることができる。 【構成】 主周期発生器11からの主タイミングクロッ
クは切替え回路14により、カウンタ方式の遅延発生器
12a,12bに交互に振り分け供給される。遅延発生
器12a,12bの各出力遅延クロックは合成回路15
で合成されて副周期発生器13へ供給される。副周期発
生器13では入力クロックごとに設定された周期で副タ
イミングクロックを発生する。
Description
【0001】
この考案は例えばビデオRAM(VRAM)を試験するために必要とする主タ
イミングクロックと、その各主タイミングクロックごとにこれに対して遅延した
副タイミングクロックとを発生するタイミング発生器に関する。
【0002】
従来のこの種のタイミング発生器は図3に示すように、主周期発生器11から
図2Bに示すような設定された周期Tm中の主タイミングクロックが発生され、
この主タイミングクロックはカウンタを利用した遅延発生器12へ供給され、設
定された遅延量Dtだけ遅延されて副周期発生器13へ供給される。副周期発生
器13は遅延された主タイミングクロックが入力されるごとに設定された周期T
sの副タイミングクロックを発生する。
【0003】
例えば主タイミングクロックをテストレイトとしてVRAM中のRAM部を試
験するためのテストパターン、その他試験に必要なタイミングなどを発生し、副
タイミングクロックをテストレイトとしてVRAM中のシフトレジスタ部を試験
するためのテストパターン、その他試験に必要なタイミングなどを発生してVR
AMの試験を行うために主タイミングクロック、副タイミングクロックが用いら
れる。
【0004】
従来において遅延発生器12で発生させる遅延量Dtを主タイミングクロック
の周期Tm以上にすると、図2Cに示すように、主タイミングクロックの1つに
対する遅延発生器12から遅延クロックが出力される前に次の主タイミングクロ
ックが遅延発生器12に入力され、その遅延発生器12内のカウンタがリセット
され、つまり再起動されてしまうため、副周期発生器13に遅延クロックが入力
されず、副タイミングクロックを発生させることができない。つまり従来におい
ては副タイミングクロックの発生開始時点を主タイミングクロックに対してその
周期Tmより遅らせることはできなかった。
【0005】
この考案によれば主タイミングクロックの周期のN倍(Nは2以上の整数)以
内の遅延を行わせることができる遅延発生器がN個設けられ、主タイミングクロ
ックが1個ずつ切替え回路によりN個の遅延発生器へ順次繰返し供給される。こ
れらN個の遅延発生器の各遅延出力クロックは合成回路で合成され、その合成出
力クロックが副周期発生器へ供給される。
【0006】
図1にこの考案の実施例を示す。この考案ではN個(この実施例ではN=2)
の遅延発生器12a,12bが設けられ、主周期発生器11からの主タイミング
クロックは1つずつ切替え回路14により遅延発生器12a,12bに順次繰返
し供給される。遅延発生器12a,12bはそれぞれカウンタを用いた遅延回路
であって、主タイミングクロックの周期TmのN=2倍の範囲内で設定した遅延
量だけそれぞれ、入力クロックを遅延して出力するものである。
【0007】
これら遅延発生器12a,12bの各遅延出力クロックは合成回路15で合成
され、その合成出力クロックは副周期発生器13へ供給される。
この構成によれば図2Aに示すように主タイミングクロックの1つCK1 が一
方の遅延発生器12aに供給され、その設定遅延量Dtが周期Tm以上であり、
この遅延発生器12aが遅延動作を行っている間に、次の主タイミングクロック
CK2 が発生しても、これは他方の遅延発生器12bへ供給され、遅延発生器1
2aが再起動されるおそれがなく、設定した遅延量で遅延発生器12aから出力
クロックが生じ、これにより副周期発生器13が起動される。従って副周期発生
器13から図2Aに示すように主タイミングクロックの1つCK1 に対し、設定
した遅延量だけ遅延した時点から副タイミングクロックが発生する。
【0008】
上述において遅延発生器の数Nは2以上でもよい。また副タイミングクロック
の周期Tsは主タイミングクロックの周期Tmより大であってもよい。
【0009】
以上述べたようにこの考案によれば、主タイミングクロックを1つずつN個の
遅延発生器へ順次繰返し振り分け、これら遅延発生器の出力を合成して副周期発
生器へ供給するようにしたため、各遅延発生器で主タイミングクロックの周期T
mのN倍以内で、Tm以上の遅延を行わせることができ、従来よりも使用制限の
範囲が拡大される。
【図1】この考案の実施例を示すブロック図。
【図2】主タイミングクロックと副タイミングクロック
との関係例を示す図。
との関係例を示す図。
【図3】従来のタイミング発生器を示すブロック図。
Claims (1)
- 【請求項1】 主タイミングクロックを発生する主周期
発生器と、入力されたクロックを、上記主タイミングク
ロックの周期のN倍(Nは2以上の整数)以内の遅延を
与えることができるN個の遅延発生器と、上記主タイミ
ングクロックを1個ずつ上記N個の遅延発生器へ順次繰
返し供給する切替え回答と、上記N個の遅延発生器の各
遅延出力クロックを合成する合成回路と、その合成回路
の各出力クロックごとに起動され、副タイミングクロッ
クを発生する副周期発生器と、を具備するタイミング発
生器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4625291U JPH04138283U (ja) | 1991-06-19 | 1991-06-19 | タイミング発生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4625291U JPH04138283U (ja) | 1991-06-19 | 1991-06-19 | タイミング発生器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04138283U true JPH04138283U (ja) | 1992-12-24 |
Family
ID=31925824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4625291U Pending JPH04138283U (ja) | 1991-06-19 | 1991-06-19 | タイミング発生器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04138283U (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH022960A (ja) * | 1988-06-16 | 1990-01-08 | Advantest Corp | パターン発生装置 |
JPH02246514A (ja) * | 1989-03-20 | 1990-10-02 | Hitachi Ltd | タイミング信号発生器 |
-
1991
- 1991-06-19 JP JP4625291U patent/JPH04138283U/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH022960A (ja) * | 1988-06-16 | 1990-01-08 | Advantest Corp | パターン発生装置 |
JPH02246514A (ja) * | 1989-03-20 | 1990-10-02 | Hitachi Ltd | タイミング信号発生器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH097392A (ja) | 半導体試験装置 | |
US6998893B2 (en) | Circuit and method for inducing jitter to a signal | |
JPH04138283U (ja) | タイミング発生器 | |
JPH08313601A (ja) | 半導体試験装置における周期発生回路 | |
JPS5944648B2 (ja) | 論理波形発生装置 | |
JP3147129B2 (ja) | タイミング発生装置 | |
JP3329081B2 (ja) | Dutの良否判定回路 | |
RU2244999C1 (ru) | Устройство для временной синхронизации импульсов | |
JP2545010B2 (ja) | ゲ―ト装置 | |
JPS603568A (ja) | タイミング信号発生装置 | |
JPS5975165A (ja) | タイミング発生器 | |
KR960008333A (ko) | 칩테스트용 외부동기회로 | |
KR970076843A (ko) | 싱크로너스 미러 딜레이 회로 | |
JPS59131214A (ja) | 信号遅延回路 | |
JP3104469B2 (ja) | モジュレーション波形生成回路 | |
JP2745775B2 (ja) | 同期動作適合測定装置 | |
SU1367143A1 (ru) | Устройство задержки пр моугольных импульсов | |
JPH01151819A (ja) | パルス信号発生装置 | |
SU465726A1 (ru) | Устройство задержки импульсов | |
JP2762525B2 (ja) | 擬似信号発生装置 | |
SU684731A1 (ru) | Синхронизатор импульсов | |
JPS63127171A (ja) | Ic試験装置 | |
JPH03291577A (ja) | 波形生成回路 | |
JPS6261161A (ja) | 相関関数計測装置 | |
JPH0356429B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990518 |