JPH01151819A - パルス信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はパルス信号発生装置に関し、特に周期が異な
るクロック、周期が同じでもその位相が異なるクロック
などの複数のクロックで動作する回路部分からなる装置
で、必要な幅及びタイミングで信号パルスを発生させる
回路に関するものである。

〔従来の技術〕

第４図は従来の信号パルス発生装置を示しており、図に
おいてｌはクロックＡで動作するカウンタ、２はカウン
タ１の出力を人力とし、制御のために各部に送る信号パ
ルスのタイミングをプログラムしたＰＬＡ、３，４．５
はそれぞれクロックＡ、クロックＢ、クロックＣで動作
する回路、６゜７．８は信号線、９，１ｏは信号線６，
７にのってくるパルス信号の幅及びタイミングを変える
パルス変換回路である。

次に動作について説明する。

クロックＡで動作するカウンタ１の出力を入力とするＰ
ＬＡ２は回路３，４．５へのパルス信号をそれぞれ信号
線６．７．８に送出する。信号線７．８に送出されたパ
ルス信号は回路９．１０によりそれぞれクロックＢ、ク
ロックＣの周期に等しい幅で、クロックＢ、クロックＣ
に同期したパルス信号に変換される。

〔発明が解決しようとする問題点〕

従来のパルス信号発生装置は以上のように構成されてい
るので動作クロックの異なる回路に信号を送る場合に、
信号ごとにパルス変換回路が必要となり、信号の数が多
くなると、必要なハードウェア量が増大し、また高速ク
ロックで動作させる場合など、信号伝搬の遅れが重要な
ときにも信号パルス送出のタイミングの微調整が困難で
あるという問題点があった。

この発明はかかる問題点を解消するため７になされたも
ので、任意のタイミングで任意の幅をもったパルス信号
をプログラム制御により発生させることのできるパルス
信号発生装置を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係るパルス信号発生装置は、周期の異なる２
つのクロック、該各クロックで動作する２つのカウンタ
を設けるとともに、パルス信号の立上り、立下りのタイ
ミングをプログラム可能論理回路に記憶し、該プログラ
ム可能論理回路によって所望のタイミング、パルス幅の
パルスを出力するようにしたものである。

〔作用〕

この発明におけるパルス信号発生装置では、周期の異な
る２つのクロックで動作する２つのカウンタからの出力
をＰＬＡに入力し、該ＰＬＡにより所望のパルスの立上
り、立下りのタイミング信号を生成し、該タイミング信
号によりパルスを生成する。

〔実施例〕

第１図はこの発明の一実施例によるパルス信号発生装置
を示し、図において、１〜６は前記従来装置と全く同一
のものである。１０はクロックＡより小さい周期のクロ
ックＤで動作するカウンタ、１１．１２はそれぞれ上記
カウンタ１．１０の出力のパルスの立上りのタイミング
を知らせる信号線、１３．１４はそれぞれ上記カウンタ
１，１０の出力のパルスの立下りのタイミングを知らせ
る信号線、１５．１６はそれぞれ上記信号１１．１３．
１２．’１４を受はパルスを生成するパルス生成回路で
ある。

前記のように構成されたパルス信号発生装置は、その動
作タイミングを第２図に示すように、信号線１１〜１４
及びパルス生成回路１５．１６の出力は初期状態で“ロ
ー”であり、カウンタ１．カウンタ１０からの出力の示
すタイミングとＰＬＡ２に記憶されたパルスの立上りタ
イミングが一致したときに信号線１１　（あるいは１３
）を“ハイ”とし、これによりパルス生成回路１５　（
あるいは１６）の出力パルスが立上る。第２図ではこの
タイミングはクロックＡが■の期間でクロックＤが■で
立上るときとしている。次にパルスの立下りについても
同様で信号ｖＡ１３が“ハイ”となるタイミング、第２
図ではクロックＡが■の期間でクロックＤが［有］とな
るタイミングではパルス生成回路１５　（あるいは１６
）の出力パルスが立下る。

このようにして、任意のタイミング、時間幅のパルスを
生成することが可能となる。同様に、信号線１２．１４
を順次“ハイ°とすることにより、パルス生成回路１６
は回路５にパルス信号を与える。

なお、前記実施例ではプログラム記憶装置として、ＰＬ
Ａを用いたが、これはＲＯＭやＲＡＭ等の他のプログラ
ム記憶装置を用いてもよい。

また、前記実施例ではクロックＡ及びクロックＤで動作
するカウンタが必要であったが、装置中の他の部分に他
の用途で設けたカウンタがあれば、それを用いてもよい
。

また、前記実施例では、クロックＤの周期がクロックＡ
の周期より十分小さい場合を説明したが、装置中に他の
用途で設けた同程度の周期のクロックＥ、クロックＦが
あれば、クロックＥ、クロ。

りＦをクロックＡ、クロックＤの代わりに用いて多種類
の幅とタイミングの信号パルスを生成するようにするこ
ともできる。第３図はクロックＥがタイミング■になる
とパルスが立上り、クロックＦのタイミング０でパルス
が立下がる場合を示している。

また、前記実施例ではパルス発生回路として１５，１６
を用いたが、これは他のパルス発生回路に置き換えても
よい。

〔発明の効果〕

以上のように、この発明によれば、２つのカウンタとプ
ログラム可能論理回路を用いてパルス信号発生装置を構
成したので、従来用いていたパルス幅、パルスタイミン
グを変更するパルス変換回路を必要とすることなく任意
のタイミングで任意の幅のパルスを発生することができ
、しかも該タイミング、前記パルス幅は記憶装置に記憶
するものであるため、変更も容易であるという効果があ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す図、第２図は上記実
施例のタイミソ４グを示す図、第３図は本発明の他の実
施例のタイミングを示す図、第４図は従来のパルス発生
装置を示す図である。 図において、ｌ、１０はカウンタ、２はＰＬＡ３．４．
５はそれぞれクロックＡ、クロックＢ、クロックＣで動
作する回路、６，７．８．１１〜１４は信号線、１５．
１６はパルス生成回路。

Claims (2)

【特許請求の範囲】
1. （１）周期の異なるクロックで動作する２つのカウンタ
   と、 該２つのカウンタの出力を入力とし、自身にプログラム
   されたタイミングと前記カウンタの出力が示すタイミン
   グとが一致したとき信号を出力するプログラム可能論理
   回路と、 該プログラム可能論理回路の出力信号によりパルスを生
   成するパルス生成回路とを備えたことを特徴とするパル
   ス信号発生装置。
2. （２）前記２つのクロックの一方のクロックの周期は他
   方に比し非常に小さいことを特徴とする特許請求の範囲
   第１項記載のパルス信号発生装置。