RU2244999C1 - Устройство для временной синхронизации импульсов - Google Patents
Устройство для временной синхронизации импульсов Download PDFInfo
- Publication number
- RU2244999C1 RU2244999C1 RU2003115069/09A RU2003115069A RU2244999C1 RU 2244999 C1 RU2244999 C1 RU 2244999C1 RU 2003115069/09 A RU2003115069/09 A RU 2003115069/09A RU 2003115069 A RU2003115069 A RU 2003115069A RU 2244999 C1 RU2244999 C1 RU 2244999C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- bus
- flip
- pulses
- Prior art date
Links
Images
Abstract
Изобретение относится к импульсной технике и может быть использовано при построении различных цифровых устройств. Технический результат - упрощение устройства. Для этого устройство содержит два D-триггера, двухвходовый логический элемент ИЛИ, входную и выходную шину, шину синхронизации и вход обнуления. При работе устройства на выходной шине формируются импульсы, длительность которых равна периоду следования синхроимпульсов, а время формирования совпадает с временем прихода импульса на входной шине. 2 ил.
Description
Изобретение относится к импульсной технике и может быть использовано при построении различных цифровых устройств.
Известно устройство для синхронизации импульсов, содержащее три триггера, источник входного сигнала, источник импульсов синхронизации, инвертор [1].
Недостатком этого устройства является отсутствие необходимых временных соотношений между выходными информационными и синхронизирующими импульсами.
Известно также устройство для временной синхронизации импульсов [2], содержащее входную и выходную шины, шину синхроимпульсов, четыре триггера, два элемента ИЛИ-НЕ, элемент И, генератор импульсов и две дополнительные выходные шины.
Недостатком этого устройства является его сложность.
Задачей, на решение которой направлено данное изобретение, является упрощение устройства для временной синхронизации импульсов.
Поставленная задача достигается за счет того, что в устройстве для временной синхронизации импульсов, содержащем входную и выходную шины, шину синхроимпульсов, два D-триггера, инверсный выход одного из которых соединен с его D-входом, согласно заявленному решению прямой выход первого D-триггера соединен с D-входом второго D-триггера, прямой выход которого соединен с выходной шиной устройства и с первым входом логического элемента ИЛИ, выход которого соединен с R-входом первого D-триггера, второй вход логического элемента ИЛИ соединен с входом обнуления устройства и с R-входом второго D-триггера, С-входы первого и второго D-триггеров соединены соответственно с входной шиной и шиной синхроимпульсов устройства, a S-входы обоих D-триггеров соединены с общим проводом.
К существенным отличиям заявленного устройства по сравнению с известным (прототипом) относится особое схемное построение устройства, которое позволяет при резком сокращении числа элементов, входящих в устройство (исключены два триггера, генератор импульсов, элемент И и элемент ИЛИ-НЕ), сохранить его основные функции.
На фиг.1 представлена схема устройства, а на фиг.2 - временные диаграммы его работы.
Предлагаемое устройство содержит первый D-триггер 1, второй D-триггер 2, двухвходовый логический элемент ИЛИ 3, входную шину 4, шину 5 синхроимпульсов, выходную шину 6 и вход 7 обнуления.
Инверсный выход первого D-триггера 1 соединен с его D-входом, прямой выход первого D-триггера 1 соединен с D-входом второго D-триггера 2, прямой выход которого соединен с выходной шиной 4 и с первым входом двухвходового логического элемента ИЛИ 3, выход которого соединен с R-входом первого D-триггера 1. Второй вход логического элемента ИЛИ 3 соединен с входом 7 обнуления устройства и с R-входом второго D-триггера 2. С-входы первого и второго D-триггера 1 и 2 соответственно соединены с входной шиной 4 и шиной 5 синхроимпульсов устройства, а S-входы обоих D-триггеров 1 и 2 соединены с общим проводом.
Устройство работает следующим образом. После подачи питающего напряжения для установки первого и второго D-триггеров 1 и 2 в начальное состояние на вход 7 обнуления подается импульс обнуления, при этом на прямых выходах обоих триггеров 1 и 2 установится логическое состояние “0”.
На шину 5 синхроимпульсов поступает последовательность импульсов (фиг.2а). При поступлении на входную шину 4 импульса (фиг.2б) происходит запись логического состояния “1” на прямом выходе первого D-триггера 1, это же состояние установится и на D-входе второго D-триггера 2.
Ближайшим передним фронтом синхроимпульса шины 5 произойдет запись логического состояния “1” на прямом выходе второго D-триггера 2, а следовательно, и на выходной шине 6 (фиг. 2в), это же состояние установится на входе и выходе логического элемента ИЛИ 3 и произойдет установка первого D-триггера 1 в исходное состояние по R-входу. На его прямом выходе установится логическое состояние “0”. Это же состояние установится на D-входе второго D-триггера 2. Ближайшим передним фронтом синхроимпульса шины 5 произойдет запись логического состояния “0” на прямом выходе второго D-триггера 2, а, следовательно, и на выходной шине 6 (фиг.2в). Это же состояние установится на входе и выходе логического элемента ИЛИ 3, после этого формирование выходного импульса заканчивается. По приходе следующего импульса на входную шину 4 процесс повторяется.
Таким образом на выходной шине 6 формируются импульсы, длительность которых равна периоду следования синхроимпульсов, а время их формирования совпадает с временем прихода импульса на входной шине 4, тем самым осуществляется временная синхронизация импульсов.
Использование предложенного изобретения позволило создать устройство формирования импульсов с высокой скважностью.
Источники информации:
1. А.с. СССР 999150, кл. Н 03 К 5/153, 1980 г.
2. А.с. СССР 1054899, кл. Н 03 К 5/135, 1982 г. (прототип).
Claims (1)
- Устройство для временной синхронизации импульсов, содержащее входную и выходную шины, шину синхроимпульсов, два D-триггера, инверсный выход одного из которых соединен с его D-входом, отличающееся тем, что прямой выход первого D-триггера соединен с D-входом второго D-триггера, прямой выход которого соединен с выходной шиной устройства и с первым входом логического элемента ИЛИ, выход которого соединен с R-входом первого D-триггера, второй вход логического элемента ИЛИ соединен с входом обнуления устройства и с R-входом второго D-триггера, С-входы первого и второго D-триггеров соединены соответственно с входной шиной и шиной синхроимпульсов устройства, a S-входы обоих D-триггеров соединены с общим проводом.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2003115069/09A RU2244999C1 (ru) | 2003-05-20 | 2003-05-20 | Устройство для временной синхронизации импульсов |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2003115069/09A RU2244999C1 (ru) | 2003-05-20 | 2003-05-20 | Устройство для временной синхронизации импульсов |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2003115069A RU2003115069A (ru) | 2004-12-10 |
| RU2244999C1 true RU2244999C1 (ru) | 2005-01-20 |
Family
ID=34978208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2003115069/09A RU2244999C1 (ru) | 2003-05-20 | 2003-05-20 | Устройство для временной синхронизации импульсов |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2244999C1 (ru) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2689184C1 (ru) * | 2018-06-19 | 2019-05-24 | Публичное акционерное общество Арзамасское научно-производственное предприятие "ТЕМП-АВИА" | Устройство для временной синхронизации импульсов |
-
2003
- 2003-05-20 RU RU2003115069/09A patent/RU2244999C1/ru not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2689184C1 (ru) * | 2018-06-19 | 2019-05-24 | Публичное акционерное общество Арзамасское научно-производственное предприятие "ТЕМП-АВИА" | Устройство для временной синхронизации импульсов |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200926600A (en) | Clockless serialization using delay circuits | |
| JP3851113B2 (ja) | デスキュー回路を有するクロック生成器 | |
| RU2244999C1 (ru) | Устройство для временной синхронизации импульсов | |
| US7098706B1 (en) | High speed synchronizer for simultaneously initializing rising edge triggered and falling edge triggered flip-flops | |
| US5005193A (en) | Clock pulse generating circuits | |
| RU2110144C1 (ru) | Устройство синхронизации | |
| RU2013801C1 (ru) | Устройство для синхронизации работы быстродействующих микропроцессоров с внешними устройствами | |
| RU2798489C1 (ru) | Устройство для генерации двух пар комплементарных ШИМ-сигналов (варианты) | |
| JP2543108B2 (ja) | 同期パルス発生装置 | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| SU781801A1 (ru) | Формирователь импульсов,сдвинутых во времени | |
| US7183819B2 (en) | Method and circuit configuration for synchronous resetting of a multiple clock domain circuit | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| RU1791806C (ru) | Генератор синхросигналов | |
| KR980006918A (ko) | 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator) | |
| SU1269245A1 (ru) | Устройство формировани синхроимпульсов | |
| SU790120A1 (ru) | Устройство дл синхронизации импульсов | |
| SU705661A1 (ru) | Умножитель частоты следовани импульсов | |
| SU1160550A1 (ru) | Формирователь одиночного импульса | |
| SU783958A1 (ru) | Устройство дл формировани серии импульсов | |
| JP3104469B2 (ja) | モジュレーション波形生成回路 | |
| SU744947A1 (ru) | Устройство дл синхронизации импульсов | |
| SU815887A1 (ru) | Устройство дл контрол последова-ТЕльНОСТи иМпульСОВ | |
| RU2199177C1 (ru) | Таймер | |
| SU1676075A1 (ru) | Устройство дл формировани импульсных сигналов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20080521 |