RU2689184C1 - Устройство для временной синхронизации импульсов - Google Patents
Устройство для временной синхронизации импульсов Download PDFInfo
- Publication number
- RU2689184C1 RU2689184C1 RU2018122579A RU2018122579A RU2689184C1 RU 2689184 C1 RU2689184 C1 RU 2689184C1 RU 2018122579 A RU2018122579 A RU 2018122579A RU 2018122579 A RU2018122579 A RU 2018122579A RU 2689184 C1 RU2689184 C1 RU 2689184C1
- Authority
- RU
- Russia
- Prior art keywords
- flip
- flop
- input
- synchronization
- microcontroller
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относится к импульсной технике. Технический результат заявленного изобретения заключается в повышении точности устройства для синхронизации импульсов. Технический результат достигается за счет создания устройства, содержащего микроконтроллер, АЦП, шину синхронизации, два D-триггера и шину данных. Существенным отличием изобретения является введение в устройство для временной синхронизации импульсов АЦП и микроконтроллера, а также схема соединения D-триггеров. 2 ил.
Description
Изобретение относится к импульсной технике и может быть использовано при построении различных цифровых устройств.
Современная цифровая техника предъявляет высокие требования к точности, поэтому при построении любой цифровой системы постоянно возникает необходимость синхронизировать входные асинхронные сигналы системы с работой ее устройств, функционирующих по тактовым импульсам одного или нескольких тактовых генераторов, чтобы исключить некорректную работу и пропуски данных, в связи с чем, в цифровых устройствах используются устройства синхронизации.
Известно устройство [1] синхронизации, содержащее RS-триггер, D-триггер, линию задержки, элемент ЗАПРЕТ, элемент ИЛИ.
Недостатком устройства является низкая точность, поскольку оно не обеспечивает полную синхронизацию цифрового сигнала для ввода команд и данных в синхронное устройство или для обмена информацией между двумя синхронными устройствами, при разных тактовых частотах синхронизации.
Наиболее близким к заявленному изобретению является устройство [2] для временной синхронизации импульсов, содержащее входную и выходную шины, шину синхроимпульсов, два D-триггера, логический элемент ИЛИ.
Недостатком устройства является низкая точность, поскольку оно не обеспечивает полную синхронизацию цифрового сигнала для ввода команд и данных в синхронное устройство или для обмена информацией между двумя синхронными устройствами, при разных тактовых частотах синхронизации.
Технический результат заявленного изобретения заключается в повышении точности устройства для временной синхронизации импульсов.
Задача, на решение которой направлено изобретение, заключается в устранении погрешностей входных сигналов, обусловленных пропуском данных из-за различия тактовых импульсов одного или нескольких тактовых генераторов, формирующих входные асинхронные сигналы.
Поставленная задача решается за счет того, что в устройство для временной синхронизации импульсов, содержащее два D-триггера, шину синхронизации, согласно изобретению, дополнительно введены АЦП, микроконтроллер, соединенные посредством шины данных, выход шины синхронизации соединен с входом тактовой частоты микроконтроллера и с С-входом второго D-триггера, цифровой выход микроконтроллера соединен с D-входом первого D-триггера, прямой выход первого D-триггера соединен с цифровым входом управления АЦП, С-вход первого D-триггера и D-вход второго D-триггера соединены с инверсным выходом второго D-триггера, прямой выход второго D-триггера соединен с цифровым входом тактовой частоты АЦП, S-входы и R-входы первого и второго D-триггеров соединены с источником питания.
Существенным отличием заявленного изобретения является введение АЦП и микроконтроллера, а также изменение схемы соединения D-триггеров в устройстве для временной синхронизации импульсов, что позволило повысить точность преобразования сигналов, и следовательно, точность устройства для временной синхронизации импульсов.
На фиг. 1 представлена схема устройства для временной синхронизации импульсов.
На фиг. 2 представлены временные диаграммы работы устройства для временной синхронизации импульсов.
Устройство для временной синхронизации импульсов работает следующим образом.
Как показано на рис. 1, устройство для временной синхронизации импульсов содержит микроконтроллер 1, шину 2 синхронизации, два D-триггера 3 и 4, АЦП 5 и шину 6 данных. Выход шины 2 синхронизации соединен с входом тактовой частоты микроконтроллера 1 и с С-входом второго D-триггера 4, цифровой выход микроконтроллера 1 соединен с D-входом первого D-триггера 3, прямой выход первого D-триггера 3 соединен с цифровым входом управления АЦП 5, С-вход первого D-триггера 3 и D-вход второго D-триггера 4 соединены с инверсным выходом второго D-триггера 4, прямой выход второго D-триггера 4 соединен с цифровым входом тактовой частоты АЦП 5, S-входы и R-входы первого и второго D-триггеров 3 и 4 соединены с источником питания.
После подачи питающего напряжения шина 2 синхронизации формирует тактовую частоту 7, которая подается на С-вход второго D-триггера 4 и цифровой вход тактовой частоты микроконтроллера 1, который выдает сигнал 9 управления на D-вход первого D-триггера 3. На инверсном выходе второго D-триггера 4 формируется инвертированная частота, которая подается на С-вход первого D-триггера 3 и D-вход второго D-триггера 4, при этом на прямом выходе первого D-триггера 3 формируется сигнал 10 управления для АЦП 5, а на прямом выходе второго D-триггера 4 формируется частота 8 для АЦП 5, причем эти два сигнала синхронизированы друг относительно друга по заднему фронту.
Таким образом, на прямых выходах первого и второго D-триггеров 3 и 4 формируются два синхронизированных сигнала 8 и 10, необходимых для работы АЦП. Тем самым осуществляется временная синхронизация работы микроконтроллера и АЦП.
Считывание выходного кода производится по переднему фронту тактового сигнала 8 при низком уровне сигнала управления. При этом счетчик АЦП обнуляется и начинается новый цикл подсчета частотных импульсов. По умолчанию, управляющий сигнал 10 имеет высокий b уровень, соответствующий режиму счета. Если сигналы не синхронизированы, то возникает погрешность, обусловленная пропуском данных или иногда даже некорректными данными.
Использование предложенного изобретения позволило создать устройство для временной синхронизации импульсов, с помощью которого повышается точность преобразования входных сигналов за счет устранения пропуска данных.
Источники информации:
1. Патент РФ №2110144, МПК Н03К 5/135, приоритет 05.11.1996 г.
2. Патент РФ №2244999, МПК Н03К 5/135, приоритет от 20.05.2003 г.(прототип).
Claims (1)
- Устройство для временной синхронизации импульсов, содержащее два D-триггера, шину синхронизации, отличающееся тем, что дополнительно содержит АЦП, микроконтроллер, соединенные посредством шины данных, выход шины синхронизации соединен с входом тактовой частоты микроконтроллера и с С-входом второго D-триггера, цифровой выход микроконтроллера соединен с D-входом первого D-триггера, прямой выход первого D-триггера соединен с цифровым входом управления АЦП, С-вход первого D-триггера и D-вход второго D-триггера соединены с инверсным выходом второго D-триггера, прямой выход второго D-триггера соединен с цифровым входом тактовой частоты АЦП, S-входы и R-входы первого и второго D-триггеров соединены с источником питания.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2018122579A RU2689184C1 (ru) | 2018-06-19 | 2018-06-19 | Устройство для временной синхронизации импульсов |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2018122579A RU2689184C1 (ru) | 2018-06-19 | 2018-06-19 | Устройство для временной синхронизации импульсов |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2689184C1 true RU2689184C1 (ru) | 2019-05-24 |
Family
ID=66636515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2018122579A RU2689184C1 (ru) | 2018-06-19 | 2018-06-19 | Устройство для временной синхронизации импульсов |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2689184C1 (ru) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3559069A (en) * | 1967-12-07 | 1971-01-26 | Nat Res Dev | Electronic pulse duration modulation devices using travelling field domain phenomena |
| SU1054899A1 (ru) * | 1982-03-15 | 1983-11-15 | Предприятие П/Я В-2827 | Устройство дл временной синхронизации импульсов |
| RU2110144C1 (ru) * | 1996-11-05 | 1998-04-27 | Военная академия связи | Устройство синхронизации |
| RU2238610C2 (ru) * | 2002-02-20 | 2004-10-20 | Серпуховский военный институт ракетных войск | Устройство синхронизации импульсов |
| RU2244999C1 (ru) * | 2003-05-20 | 2005-01-20 | Открытое акционерное общество Арзамасское научно-производственное предприятие "ТЕМП-АВИА" (ОАО АНПП "ТЕМП-АВИА") | Устройство для временной синхронизации импульсов |
-
2018
- 2018-06-19 RU RU2018122579A patent/RU2689184C1/ru not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3559069A (en) * | 1967-12-07 | 1971-01-26 | Nat Res Dev | Electronic pulse duration modulation devices using travelling field domain phenomena |
| SU1054899A1 (ru) * | 1982-03-15 | 1983-11-15 | Предприятие П/Я В-2827 | Устройство дл временной синхронизации импульсов |
| RU2110144C1 (ru) * | 1996-11-05 | 1998-04-27 | Военная академия связи | Устройство синхронизации |
| RU2238610C2 (ru) * | 2002-02-20 | 2004-10-20 | Серпуховский военный институт ракетных войск | Устройство синхронизации импульсов |
| RU2244999C1 (ru) * | 2003-05-20 | 2005-01-20 | Открытое акционерное общество Арзамасское научно-производственное предприятие "ТЕМП-АВИА" (ОАО АНПП "ТЕМП-АВИА") | Устройство для временной синхронизации импульсов |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102204827B1 (ko) | 5ps 해상도를 갖는 펄스이동 시간 차 반복회로를 이용한 8비트 2단 시간-디지털 변환기 | |
| RU2689184C1 (ru) | Устройство для временной синхронизации импульсов | |
| US8841954B2 (en) | Input signal processing device | |
| US6178103B1 (en) | Method and circuit for synchronizing parallel voltage source inverters | |
| JP2007537675A (ja) | クロック発生器及びその方法 | |
| SE508585C2 (sv) | Fas och frekvensdetekorer för ett på förhand bestämt antal insignaler, jämte förfarande för mätning av fas och frekvens | |
| RU2738963C1 (ru) | Асинхронное входное устройство | |
| KR100460763B1 (ko) | 클럭스위칭회로 | |
| JP2015015540A5 (ru) | ||
| SU785873A1 (ru) | Устройство дл формировани напр жений, пропорциональных синусу и косинусу входного сигнала | |
| JP2798918B2 (ja) | パルス幅変調回路 | |
| US10158351B1 (en) | Skew control apparatus and algorithm using a low pass filter | |
| KR102472946B1 (ko) | 신호 복원 회로 | |
| JP2009089293A (ja) | 信号検出回路、半導体装置および信号検出方法 | |
| JP2008193436A (ja) | デジタル方式パルス幅変調装置 | |
| RU2238610C2 (ru) | Устройство синхронизации импульсов | |
| CN115473523A (zh) | 多位宽计数器信号跨时钟同步电路及方法 | |
| KR980006918A (ko) | 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator) | |
| SU553737A1 (ru) | Устройство синхронизации | |
| SU1290282A1 (ru) | Устройство дл синхронизации вычислительной системы | |
| SU651418A1 (ru) | Регистр сдвига | |
| JP2007228020A (ja) | 周波数逓倍回路および送信装置 | |
| SU680160A2 (ru) | Устройство дл синхронизации импульсов | |
| JP2000138588A (ja) | パルス幅信号変換回路 | |
| KR100213584B1 (ko) | 펄스 신호열의 체배 회로 및 체배화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20200620 |