SU651418A1 - Регистр сдвига - Google Patents

Регистр сдвига

Info

Publication number
SU651418A1
SU651418A1 SU772519049A SU2519049A SU651418A1 SU 651418 A1 SU651418 A1 SU 651418A1 SU 772519049 A SU772519049 A SU 772519049A SU 2519049 A SU2519049 A SU 2519049A SU 651418 A1 SU651418 A1 SU 651418A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
bit
trigger
elements
shift register
Prior art date
Application number
SU772519049A
Other languages
English (en)
Inventor
Юрий Захарович Воробьев
Original Assignee
Предприятие П/Я В-2097
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2097 filed Critical Предприятие П/Я В-2097
Priority to SU772519049A priority Critical patent/SU651418A1/ru
Application granted granted Critical
Publication of SU651418A1 publication Critical patent/SU651418A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

(54) РЕГИСТР СДВИГА

Claims (2)

  1. Изобретение относитс  к области вычислительной техники и может быть использовано в различных узлах дискретных устройств . Известен регистр сдвига 1, содержащий в каждом разр де триггер. Однако такой регистр невозможно использовать в качестве распределител . Наиболее близким по технической сущности к изобретению  вл етс  регистр сдвига 2, содержащий в каждом разр де Дтриггер , причем единичный выход триггера i-ro разр да соединен с Д-входом триггера (+ 1)-го разр да (где 1- 1,2,3,... целое число ) . Недостатком такого регистра  вл ютс  ограниченные функциональные возможности , так как при использовании регистра сдвига в качестве устройства дл  приема (передачи) информации или ее преобразовани  из параллельной (последовательной) в последовательную (параллельную) форму, его нельз  использоватьв качестве распределител . При использовании этого устройства в качестве распределител  его нельз  использовать как регистр сдвига. Така  задача возникает, в частности, при разработке устройств приема (передачи) данных, когда регистр сдвига используетс  в качестве составной части декодера (кодера ), а дл  управлени  используетс  отдельный распределитель. Однако в этом случае при работе на высоких частотах необходимо принимать специальные меры дл  синхронизации работы регистра сдвига и распределител . Целью изобретени   вл етс  расщирение функциональных возможностей регистра - обеспечение одновременной работы - за счет логических преобразований. Поставленна  цель достигаетс  тем, что в регистре сдвига, содержащем в каждом разр де триггер, причем первые входы триггеров всех разр дов соединены с щиной синхроимпульсов, а вторые входы - с щиной установки «О, первый выход триггера каждого разр да соединен с третьим входом триггера последующего разр да, в каждый разр д введены элементы И, первые входы которых соответственно соединены с, выходами триггера данного разр да, выход первого элемента И каждого разр да соединен со вторым входом второго элемента И последующего разр да. На чертеже представлена функциональна  схема регистрасдвига. Регистр сдвига содержит К триггеров 111г.1к(К 1, 2,... - целое число), элементы И 2i -2, 3,-3,,;, шину синхроимпульсов 4, игину установки «О 5 и шину установки «Ь 6. Регистр работает следующим образом. При режиме последовательного приема кода в регистр по входам R триггеры регистра (кроме триггера младшего разр да) устанавливаютс  в исходное состо ние «О, а младший разр д регистра (триггер Ij ) -в состо ние «I по входу S. На вторые входы (3.,)-го и Зк-го элементов И 2 подаетс  сигнал, соответствующий логической «1. Таким образом, в исходном состо нии регистра на пр мых выходах триггеров Ь - IK сигналы соответствуют «О, а на инверсных выходах - «1, на выходах (к-f 1)-го, (к + 4)-го, (к + 6)-го,...., 3 -го элементов И 3 сигналы соответствуют на выходах (K-f2)-ro, (к + 3)-го, (к + 5)-го,..., (3«-1)го элементов И 2 сигналы соответствуют «О. По синхроимпульс-ам, подаваемым на С-входы, «1 из триггера первого разр да последовательно сдвигаетс  Зк-й,..., (к + 6)-й ( к-ь4)-й, (к + 2)-й элементы И 3 фактически осуществл ют свертку по «О, т. е. на выходах этих элементов сигнал соответствует «1 до триггера, который находитс  в единичном состо нии. Начина  с этого триггера , логический сигнал на выходах остальных указанных элементов И соответствует «О. На выходах (к+1)-го, (K-f3)-ro, (к + 5)-го,..., ( )-го элементов И 2 сигнал соответствует «1 лишь тогда, когда на обоих входах любого из этих элементов - сигналы «I. Но в каждом разр де это может случитьс  лишь однажды за цикл работы: сигнал, соответствующий «1, по вл етс  на выходе одного из элементов И 2 того разр да регистра, который находитс  в единичном состо нии, а все более старшие разр ды наход тс  в нулевом состо нии . Следовательно, сигнал, соответствующий «1, последовательно, по мере сдвига информации в регистре, по вл етс  на выходе одного из элементов (к+1), (к + 3), (к-ь5),...,(3к-1), что  вл етс  режимом работы распределител . Таким образом, предложенное техническое решение может работать в качестве регистра сдвига и распределител  управл ющих сигналов одновременно. По сравнению с известным техническими решени ми в предложенном достигаетс  значительно более высока  степень синхронизации работы регистра и распределител , так как изменение значений логических сигналов на выходах элементов И происходит только после изменени  состо ни  регистра. Использование предложенного регистра по сравнению с отдельно выполненными регистром сдвига и распределителем ведет к снижению аппаратурных затрат примерно на 20%. Формула изобретени  Регистр сдвига, содержащий в каждом разр де триггер, первые входы которых соединены с шиной синхроимпульсов, а вторые входы - с шиной установки «О, первый выход триггера каждого разр да соединен с третьим входом триггера последующего разр да, отличающийс  тем, что, с целью расширени  функциональных возможностей регистра за счет обеспечени  логических преобразований, в регистре сдвига в каждый разр д введены элементы И, первые входы которых соответственно соединены с выходами триггера данного разр да; выход первого элемента И каждого разр да соединен со вторым входом второго элемента И последующего разр да. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 407396, кл. G 11 С 19/00, 28.08.72.
  2. 2. Справочник по цифровой вычислительной технике. Под редакцией Б. Н. Малиновского , Киев, «Техника, 1974, с. 162.
SU772519049A 1977-09-05 1977-09-05 Регистр сдвига SU651418A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772519049A SU651418A1 (ru) 1977-09-05 1977-09-05 Регистр сдвига

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772519049A SU651418A1 (ru) 1977-09-05 1977-09-05 Регистр сдвига

Publications (1)

Publication Number Publication Date
SU651418A1 true SU651418A1 (ru) 1979-03-05

Family

ID=20722766

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772519049A SU651418A1 (ru) 1977-09-05 1977-09-05 Регистр сдвига

Country Status (1)

Country Link
SU (1) SU651418A1 (ru)

Similar Documents

Publication Publication Date Title
US4160154A (en) High speed multiple event timer
US4774686A (en) Serial digital signal processing circuitry
SU651418A1 (ru) Регистр сдвига
RU2022332C1 (ru) Генератор дискретных ортогональных сигналов
SU1075413A1 (ru) Делитель частоты с переменным коэффициентом делени
SU690476A1 (ru) Устройство дл последовательного выделени единиц из п-разр дного двоичного кода
SU857988A1 (ru) Частотно-импульсное множительное устройство
SU894847A1 (ru) Умножитель частоты следовани импульсов
SU911508A1 (ru) Устройство дл сравнени двух чисел
SU723570A1 (ru) Устройство дл сдвига
SU860041A1 (ru) Генератор случайных чисел
SU928345A2 (ru) Дискретный умножитель частоты следовани импульсов
SU762195A1 (ru) Устройство для деления частоты следования импульсов
SU668095A1 (ru) Распределитель импульсов
SU970660A1 (ru) Генератор последовательности импульсов
SU1277387A2 (ru) Делитель частоты следовани импульсов
SU1045398A1 (ru) Устройство выбора К из П
SU911740A1 (ru) Делитель частоты импульсов на N-1/2
SU736093A1 (ru) Устройство дл сравнени дес тичных чисел
SU1038880A1 (ru) Масштабирующий преобразователь
SU790220A1 (ru) Устройство задержки импульсов
SU871166A1 (ru) Устройство дл контрол параллельного двоичного кода на четность
SU839061A1 (ru) Счетчик импульсов со схемой обнару-жЕНи ОшибОК
SU694982A1 (ru) Устройство синхронизации
SU1732465A1 (ru) Управл емый делитель частоты следовани импульсов