JPH022960A - パターン発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は半導体試験装置に用いられ、試験パターン、
期待値パターンなどを発生するパターン発生装置に関し
、特に、２種類のアドレス、データ、制御信号等の系を
持ち、独立に一つのメモリ領域のアクセスが可能な２ポ
一トＲＡＭや、通常の読み／書きを行なう系と、それと
は独立してシリアルにメモリ領域を出力することが可能
なフィールドメモリなどの被試験メモリの試験において
２系統のパターンを同期又は非同期に発生ずるパターン
発生装置に係わる。

「従来の技術」 第４図に従来のパターン発生装置を示す、パターンシー
ケンス制御部１１からのタイミング発生制御ｆｆｌ信号
により１つのタイミング発生器１２が制御されて１種類
の動作クロックが発生され、そのクロックがパターンシ
ーケンス制御部１１とパターン発生器１３とに印加され
ると共にパターンシーケンス制御部１１からのシーケン
ス制御信号がパターン発生器１３へ供給されることによ
り１種類のパターンが発生される。

「発明が解決しようとする課題」 この従来の装置では２ポ一トＲＡＭやフィールドメモリ
の試験を行なう時以下のような欠点がある。

２ポ一トＲＡＭのように２種類のアドレス入力、データ
入出力及び制？ＴＯ信号を持つ被試験メモリにおいて２
系統の異なるアドレス人力におけるメモリデータの干渉
や、２系統のアドレスラインに同じデータが入った時の
動作をチエｙりするための２系統の異なったシーケンス
のパターン発生が不可能である。

フィールドメモリのようにメモリ領域（ＲＡＭ部）を読
み／書きする系と、シリアルにデータを読み／書き（Ｓ
ＡＭ部）する系との２つの系において、パターン発生サ
イクルの関係がｍ：ｎのような非同期のパターン発生は
、従来のパターン発生装置では周期の長い系の１サイク
ルを周期の短イ系のサイクルが定数倍になるようにサイ
クル分割してパターン発生を行なわなければならない。

つまり例えば第５図に示すような関係のパターンを発生
していた。

このようなパターン発生では、発生したパターンを実際
の印加波形（タイミング波形）にする時に、１周期毎に
波形にするためのクロックがタイミング発生器より出力
されるため、！サイクルのパターンで１サイクルとする
ような（第５ｒ２ＪのＲＡＭ部のパターン発生）タイミ
ング波形を作るには、タイミング発生器へのタイミング
切替信号により！サイクル中の不要なりロックを禁止す
るが、タイミングが複雑になると切替の種類が多くなり
、限られた種類では対応できなくなる。またタイミング
切替がＩＭ雑なため容易にタイミング波形の変更ができ
なくなる。パターンＲ３がパターン発生周期「１の整数
倍でしか試験することができない。

「課題を解決するための手段」 この発明によれば主パターンシーケンス制御部から主タ
イミング発生器が起動され、主タイミング発生器から主
パターンシーケンス制御部を制御するクロックが発生さ
れる。主パターンシーケンス制御部により主パターン発
生器が制御され、主タイミング発生器のクロックでパタ
ーンを発生する。また主パターンシーケンス制？１１部
からのＬＯＣＫ信号により副パターンシーケンス制御部
が起動され、パターンシーケンス制御信号を発生ずる。

更に主パターンシーケンス制御部からのＬＯＣＫ信号で
主タイミング発生器が起動され、その主タイミング発生
器のクロックをＶＥ準として副タイミング発生器から設
定された遅延量、周期、クロック数のクロックを発生し
、副パターンシーケンス制御部を制御する。主パターン
シーケンス制御部又は副パターンシーケンス制御部によ
り副パターン発生器が制御され、副タイミング発生器の
クロックでパターンを発生ずる。

「実施例」 第１図はこの発明の実施例を示す。主パターンシーケン
ス制御部２１は主パターン発生器２２のパターン発生シ
ーケンス制御信号、主タイミング発生器２３の制御信号
を発生し、更に副パターンシーケンス制御部２４の起動
と、副タイミング発生器２５の起動を示すＬＯＣＫ信号
を出力する。副パターンシーケンス制御部２４は非同期
パターン発生時に、最初のＬＯＣＫ信号に同期して起動
し、その起動後、副タイミング発生器２５のクロックｓ
ｃｔ、ｏｃｘにより副パターン発生器２６のパターン発
生シーケンス制御を行う。

主タイミング発生器２３は主パターンシーケンス制御部
２１からのタイミング発生制御信号と、主パターン発生
器２２からのタイミング切替信号ＴＳｌｌに対応した周
期のクロックＭＣＬＯＣＫを発生すると共に主パターン
シーケンス制御部２１からのＬＯＣ１１信号がイネーブ
ルのサイクルについて、主タイミング発生器２３のクロ
ック発生に同期して副タイミング発生器２５の起動を制
御する。

副タイミング発生器２５は主タイミング発生器２３から
の起動制御によりタイミング切替信号ＴＳ、に対応した
クロックを発生する。この副タイミング発生器２５から
発生するクロックの特徴は、主タイミング発生器２３か
らの１回の起動制御により、主タイミング発生器２３の
クロックを基準に、タイミング切替信号ＴＳ、に対応し
た遅延量、周期、クロック数の設定に応じてクロックを
発生し、クロック発生終了後は副タイミング発生器２５
は停止する。

シーケンス制御信号切替部２７は副パターン発生器２６
のパターン発生を制御するシーケンス制御信号を切替え
るものであり、同期パターン発生時には、主パターンシ
ーケンス制御部２１のシーケンス制御信号で副パターン
発生器２６を制御し、非同期パターン発生時には、副パ
ターンシーケンス制御部２４のシーケンス制御信号で副
パターン発生器２６を制御する。

主パターン発生器２２はアルゴリズミックパターン発生
器で主パターンシーケンス制御部２１のシーケンス制御
信号により制御され、主タイミング発生器２３からの動
作クロックＭＣＬＯＣＫで動作する。副パターン発生器
２６はアルゴリズミックパターン発生器で、切替部２７
で選択されたシーケンス制御信号により制御され、副タ
イミング発生器２５からの動作クロック５ＣＬＯＣＫで
動作する。

主パターン発生器２２と、副パターン発生器２６とを同
期させてパターンを発生さセるには次のようにする。

切替部２７においては副パターン発生器２６を制御する
シーケンス制御信号を主パターンシーケンス制御部２１
側にする。副タイミング発生器２５を主タイミング発生
器２３のすべてのサイクルで起動がかかるようにＬＯＣ
に信号を常にイネーブルとする。主パターン発生器２２
と副パターン発生器２６とを同期動作させるため、副タ
イミング発生器２５のクロック発生の設定を遅延量ゼロ
、周期（主タイミング発生器２３の周期と同じ）。クロ
ック数を１として、主タイミング発生器２３のクロック
ＭＣＬＯＣＫと、副タイミング発生器２５のクロック５
ＣＬＯＣＫとを同期させて発生させる。

このようにすると例えば第２図に示すように、ＬＯＣＫ
信号は高レベルに保持され、主タイミング発生器２３か
らのクロックＭＣＬＯＣＫの周期’Ｉ＋ｒ２゜・・・に
対し、副タイミング発生器２５からのクロック５ＣＬＯ
ＣＫも同期し、同一周期ｒｌ＋ｒ！・・・で発生し、こ
の同期したクロックＭＣＬＯＣＫ、　５ＣＬＯＣＫで主
パターン発生器２２、副パターン発生器２６が動作し、
かつこれら両パターン発生器２２．２６は、主パターン
シーケンス制御部２１のシーケンス制御信号により制御
され、主パターン発生器２２、副パターン発生器２６か
ら同期してパターンが発生する。

王パターン発生器２２と副パターン発生器２６とを非同
期でパターン発生を行う場合は次のようにする。

切替部２７において副パターン発生器２６を制御Ｈする
シーケンス制御信号を副パターンシーケンス制御部２４
からのものとする。副タイミング発生器２５からのクロ
ック５ＣＬＯ（Ｊ発生を、ＬＯＣＫ信号（副タイミング
発生器２５の起動を指定する信号）を出力するサイクル
のタイミング切替信号ＴＳ。

に対応して遅延量、周期、クロック数の組み合せで行う
、主パターンシーケンス制御部２１より副タイミング発
生器２５に起動をかけるサイクルでＬＯＣＫ信号をイネ
ーブルにする。

例えば第３図に示すように主パターン発生器２２は主パ
ターンシーケンス制御部２１のシーケンス制御信号ＭＰ
、、ＭＰ２・・・により制御され、主タイミング発生器
２３から周期Ｍｒ＋　、Ｍｒｔ・・・のクロックＭＣＬ
ＯＣＫで動作して主パターン発生器２２からパターンＭ
　Ｐ　Ｉｌｌ＋　Ｍ　Ｐ　ｘｎ・・・を発生する。ＬＯ
ＣＫ信号がイネーブル（高レベル）の時、副タイミング
発生器２５からクロックＭＣＬＯＣＫと同期し、タイミ
ング切替信号ＴＳ、によりセットされ、遅延量がｄｌ、
周期がＳｒ’、クロック数が６のクロック５ＣＬＯＣＫ
が発生させられる。このクロック５ＣＬＯＣＫにより副
パターンシーケンス制御部２４が制御され、副パターン
シーケンス制御部２４からシーケンス制御信号ｓｐ、、
ｓｐ、・・・が発生し、これにより副パターン発生器２
６が制御され、副タイミング発生器２５のクロック５Ｃ
ＬＯＣＫで動作し、パターンＳＰ　ＩＳ＋　　Ｓ　Ｐ　
２５．・・・を発生する。

「発明の効果」 以上述べたようにこの発明によればパターンシーケンス
制御部、タイミング発生器、パターン発生器を各２組も
っているので非同期のパターンを発生ずることができる
。つまりｍａｎの関係を意識せずに非同期のパターン発
生が可能である。

【図面の簡単な説明】

第１［Ｚはこの発明の実施例を示すブロック図、第２図
は同期したパターンの発生例を示すタイムチャート、第
３図は非同期のパターン発生例を示すタイムチャート、
第４図は従来のパターン発生装置を示すブロック図、第
５図はフィールドメモリに対する従来のパターン発生例
を示すタイムチャートである。

Claims (1)

【特許請求の範囲】
1. （１）主パターンシーケンス制御部と、 その主パターンシーケンス制御部から起動されて主パタ
   ーンシーケンス制御部を制御するクロックを発生する主
   タイミング発生器と、 上記主パターンシーケンス制御部により制御され、上記
   主タイミング発生器のクロックでパターンを発生する主
   パターン発生器と、 上記主パターンシーケンス制御部からのＬＯＣＫ信号に
   より起動され、パターンシーケンス制御信号を発生する
   副パターンシーケンス制御部と、上記主パターンシーケ
   ンス制御部からのＬＯＣＫ信号で上記主タイミング発生
   器が起動され、その主タイミング発生器のクロックを基
   準として設定された遅延量、周期、クロック数のクロッ
   クを発生し、上記副パターンシーケンス制御部を制御す
   る副タイミング発生器と、 上記主パターンシーケンス制御部又は上記副パターンシ
   ーケンス制御部により制御され、上記副タイミング発生
   器のクロックでパターンを発生する副パターン発生器と
   を具備するパターン発生装置。