JP4350474B2 - 試験装置及び書込制御回路 - Google Patents
試験装置及び書込制御回路 Download PDFInfo
- Publication number
- JP4350474B2 JP4350474B2 JP2003322093A JP2003322093A JP4350474B2 JP 4350474 B2 JP4350474 B2 JP 4350474B2 JP 2003322093 A JP2003322093 A JP 2003322093A JP 2003322093 A JP2003322093 A JP 2003322093A JP 4350474 B2 JP4350474 B2 JP 4350474B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- host
- request signal
- signal
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
を備え、書込制御回路は、複数のホストコンピュータに対応して設けられ、対応するホストコンピュータからの書込要求信号を格納する複数の要求信号格納部と、複数の要求信号格納部を順次選択し、選択した要求信号格納部が格納している格納データを受け取り、出力するホスト選択部と、ホスト選択部が出力した格納データ、レジスタ部に書き込むべきコマンドデータ、及びコマンドデータを書き込むべきレジスタ部を特定するレジスタ部特定データを受け取り、受け取った格納データが書込要求信号である場合に、レジスタ部特定データで特定されるレジスタ部に、コマンドデータを書き込む書込部とを有する試験装置を提供する。
(1)複数の信号供給部30が、タイミング信号を出力するタイミングの調整
(2)テストモジュール14の特性に応じた、タイミング信号の位相の調整
(3)複数の信号供給部30を組み合わせた場合における、それぞれの信号供給部30に与えられる基準クロックの位相の調整
まず、複数の信号供給部30が、タイミング信号を出力するタイミングの調整について、図3から図6を用いて説明する。
入力される基準クロック、タイミング信号、フェイルタイミング信号等を受け取り、縦続接続されたフリップフロップは、基準クロックに応じて、受け取った信号を順次次段のフリップフロップに受け渡す。
Claims (12)
- 複数のホストコンピュータから与えられる複数のコマンドデータを、電子デバイスを試験する試験装置が備える複数のレジスタ部に書き込む書込制御回路であって、
前記複数のホストコンピュータに対応して設けられ、対応する前記ホストコンピュータからの書込要求信号を格納する複数の要求信号格納部と、
前記複数の要求信号格納部を順次選択し、選択した前記要求信号格納部が格納している格納データを受け取り、出力するホスト選択部と、
前記ホスト選択部が出力した前記格納データ、前記レジスタ部に書き込むべき前記コマンドデータ、及び前記コマンドデータを書き込むべき前記レジスタ部を特定するレジスタ部特定データを受け取り、受け取った前記格納データが前記書込要求信号である場合に、前記レジスタ部特定データで特定される前記レジスタ部に、前記コマンドデータを書き込む書込部とを備え、
前記試験装置は、
基準クロックを生成する基準クロック生成部と、
前記電子デバイスの試験に用いる試験パターンを、与えられるクロックに応じて前記電子デバイスに供給する複数のテストモジュールと、
前記基準クロックに基づいてそれぞれ位相の異なるタイミング信号を生成し、生成した前記タイミング信号を1又は複数の前記テストモジュールに分配する複数の分配回路と、
前記複数の分配回路に対応して設けられ、対応する前記分配回路が前記タイミング信号を分配するべき1又は複数の前記テストモジュールを示すコマンドデータを格納する前記複数のレジスタ部と、
を備える、書込制御回路。 - 前記ホスト選択部は、それぞれの前記ホストコンピュータから、前記書込要求信号に対応して書き込むべき前記コマンドデータ、及び前記コマンドデータを書き込むべきレジスタ部を特定するレジスタ部特定データを受け取り、選択した前記要求信号格納部に対応する前記ホストコンピュータから受け取った前記コマンドデータ及びレジスタ部特定データを、前記書込部に供給する
請求項1に記載の書込制御回路。 - 前記ホスト選択部が受け取った前記格納データが、前記書込要求信号である場合に、前記ホスト選択部が選択した前記要求信号格納部が格納している前記書込要求信号をリセットするリセット部
を更に備える請求項2に記載の書込制御回路。 - 前記複数の要求信号格納部を示す複数のホスト特定信号を順次生成し、前記ホスト選択部に供給するカウンタ部を更に備え、
前記ホスト選択部は、順次受け取る前記ホスト特定信号で特定される前記要求信号格納部を順次選択する
請求項3に記載の書込制御回路。 - 前記リセット部は、前記複数の要求信号格納部が格納している複数の前記格納データ、及び前記カウンタ部が生成する前記ホスト特定信号を受け取り、前記ホスト特定信号に応じた前記要求信号格納部が格納している前記格納データが、前記書込要求信号である場合に、前記ホスト特定信号で特定される前記要求信号格納部が格納している前記書込要求信号をリセットする
請求項4に記載の書込制御回路。 - 前記カウンタ部は、零から、前記複数の要求信号格納部の数の2倍の数までの2進数を順次生成し、生成した前記2進数から最下位ビットを除去したデータを、前記ホスト特定信号として前記ホスト選択部及び前記リセット部に供給し、
前記書込制御回路は、前記カウンタ部が生成した前記2進数の最下位ビットがH論理を示す場合に、前記ホスト選択部が出力した前記格納データを、前記書込部に供給する論理積回路を更に備え、
前記リセット部は、前記ホスト選択部が受け取った前記格納データが前記書込要求信号であり、且つ前記ホスト特定信号の最下位ビットがH論理を示す場合に、前記ホスト特定信号で特定される前記要求信号格納部が格納している前記書込要求信号をリセットする
請求項5に記載の書込制御回路。 - 電子デバイスを試験する試験装置であって、
基準クロックを生成する基準クロック生成部と、
前記電子デバイスの試験に用いる試験パターンを、与えられるクロックに応じて前記電子デバイスに供給する複数のテストモジュールと、
前記基準クロックに基づいてそれぞれ位相の異なるタイミング信号を生成し、生成した前記タイミング信号を1又は複数の前記テストモジュールに分配する複数の分配回路と、
前記複数の分配回路に対応して設けられ、対応する前記分配回路が前記タイミング信号を分配するべき1又は複数の前記テストモジュールを示すコマンドデータを格納するレジスタ部と、
複数のホストコンピュータから与えられるそれぞれのコマンドデータを、いずれかの前記レジスタ部に書き込む書込制御回路と
を備え、
前記書込制御回路は、
前記複数のホストコンピュータに対応して設けられ、対応する前記ホストコンピュータからの書込要求信号を格納する複数の要求信号格納部と、
前記複数の要求信号格納部を順次選択し、選択した前記要求信号格納部が格納している格納データを受け取り、出力するホスト選択部と、
前記ホスト選択部が出力した前記格納データ、前記レジスタ部に書き込むべき前記コマンドデータ、及び前記コマンドデータを書き込むべき前記レジスタ部を特定するレジスタ部特定データを受け取り、受け取った前記格納データが前記書込要求信号である場合に、前記レジスタ部特定データで特定される前記レジスタ部に、前記コマンドデータを書き込む書込部と
を有する試験装置。 - 前記ホスト選択部は、それぞれの前記ホストコンピュータから、前記書込要求信号に対応して書き込むべき前記コマンドデータを受け取り、選択した前記要求信号格納部に対応する前記ホストコンピュータから受け取った前記コマンドデータを、前記書込部に供給する
請求項7に記載の試験装置。 - 前記書込制御回路は、前記ホスト選択部が受け取った前記格納データが、前記書込要求信号である場合に、前記ホスト選択部が選択した前記要求信号格納部が格納している前記書込要求信号をリセットするリセット部
を更に有する請求項8に記載の試験装置。 - 前記書込制御回路は、前記複数の要求信号格納部を示す複数のホスト特定信号を順次生成し、前記ホスト選択部に供給するカウンタ部を更に備え、
前記ホスト選択部は、順次受け取る前記ホスト特定信号で特定される前記要求信号格納部を順次選択する
請求項9に記載の試験装置。 - 前記リセット部は、前記複数の要求信号格納部が格納している複数の前記格納データ、及び前記カウンタ部が生成する前記ホスト特定信号を受け取り、前記ホスト特定信号に応じた前記要求信号格納部が格納している前記格納データが、前記書込要求信号である場合に、前記ホスト特定信号で特定される前記要求信号格納部が格納している前記書込要求信号をリセットする
請求項10に記載の試験装置。 - 前記カウンタ部は、零から、前記複数の要求信号格納部の数の2倍の数までの2進数を順次生成し、生成した前記2進数から最下位ビットを除去したデータを、前記ホスト特定信号として前記ホスト選択部及び前記リセット部に供給し、
前記書込制御回路は、前記カウンタ部が生成した前記2進数の最下位ビットがH論理を示す場合に、前記ホスト選択部が出力した前記格納データを、前記書込部に供給する論理積回路を更に備え、
前記リセット部は、前記ホスト選択部が受け取った前記格納データが前記書込要求信号であり、且つ前記ホスト特定信号の最下位ビットがH論理を示す場合に、前記ホスト特定信号で特定される前記要求信号格納部が格納している前記書込要求信号をリセットする
請求項11に記載の試験装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003322093A JP4350474B2 (ja) | 2003-09-12 | 2003-09-12 | 試験装置及び書込制御回路 |
US10/938,407 US7222275B2 (en) | 2003-09-12 | 2004-09-10 | Test apparatus and writing control circuit |
KR1020067005092A KR20060133527A (ko) | 2003-09-12 | 2004-09-10 | 시험 장치 및 기록 제어 회로 |
PCT/JP2004/013242 WO2005026757A1 (ja) | 2003-09-12 | 2004-09-10 | 試験装置及び書込制御回路 |
CNB2004800261434A CN100434927C (zh) | 2003-09-12 | 2004-09-10 | 测试装置以及写入控制电路 |
EP04787882A EP1666902A4 (en) | 2003-09-12 | 2004-09-10 | TEST APPARATUS AND WRITE CONTROL CIRCUIT |
TW093127623A TWI335513B (en) | 2003-09-12 | 2004-09-13 | Testing apparatus and write control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003322093A JP4350474B2 (ja) | 2003-09-12 | 2003-09-12 | 試験装置及び書込制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005091039A JP2005091039A (ja) | 2005-04-07 |
JP4350474B2 true JP4350474B2 (ja) | 2009-10-21 |
Family
ID=34308661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003322093A Expired - Fee Related JP4350474B2 (ja) | 2003-09-12 | 2003-09-12 | 試験装置及び書込制御回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7222275B2 (ja) |
EP (1) | EP1666902A4 (ja) |
JP (1) | JP4350474B2 (ja) |
KR (1) | KR20060133527A (ja) |
CN (1) | CN100434927C (ja) |
TW (1) | TWI335513B (ja) |
WO (1) | WO2005026757A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8698531B1 (en) * | 2013-02-05 | 2014-04-15 | Aspeed Technology, Inc. | Integrated circuit with automatic configuration and method thereof |
CN116738906B (zh) * | 2023-07-05 | 2024-04-19 | 芯华章智能科技(上海)有限公司 | 实现循环电路的方法、电路、装置和存储介质 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4517661A (en) * | 1981-07-16 | 1985-05-14 | International Business Machines Corporation | Programmable chip tester having plural pin unit buffers which each store sufficient test data for independent operations by each pin unit |
JP2525479B2 (ja) * | 1989-06-15 | 1996-08-21 | 富士通株式会社 | コマンド排他制御方法 |
JPH05127850A (ja) * | 1991-11-01 | 1993-05-25 | Iwatsu Electric Co Ltd | ラスタプロツタ装置 |
US5978942A (en) * | 1996-12-19 | 1999-11-02 | Simd Solutions, Inc. | STAR-I: scalable tester architecture with I-cached SIMD technology |
US5895493A (en) * | 1997-06-30 | 1999-04-20 | Lsi Logic Corporation | Method and apparatus for storage of multiple host storage management information on a storage subsystem |
JPH11304888A (ja) * | 1998-04-17 | 1999-11-05 | Advantest Corp | 半導体試験装置 |
JP2002074988A (ja) * | 2000-08-28 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置および半導体装置のテスト方法 |
US6754868B2 (en) * | 2001-06-29 | 2004-06-22 | Nextest Systems Corporation | Semiconductor test system having double data rate pin scrambling |
DE602004010287T2 (de) * | 2003-09-03 | 2008-11-06 | Advantest Corp. | Testvorrichtung |
-
2003
- 2003-09-12 JP JP2003322093A patent/JP4350474B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-10 US US10/938,407 patent/US7222275B2/en not_active Expired - Fee Related
- 2004-09-10 WO PCT/JP2004/013242 patent/WO2005026757A1/ja active Application Filing
- 2004-09-10 KR KR1020067005092A patent/KR20060133527A/ko not_active Application Discontinuation
- 2004-09-10 CN CNB2004800261434A patent/CN100434927C/zh active Active
- 2004-09-10 EP EP04787882A patent/EP1666902A4/en not_active Withdrawn
- 2004-09-13 TW TW093127623A patent/TWI335513B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TWI335513B (en) | 2011-01-01 |
JP2005091039A (ja) | 2005-04-07 |
TW200517841A (en) | 2005-06-01 |
CN100434927C (zh) | 2008-11-19 |
EP1666902A1 (en) | 2006-06-07 |
US7222275B2 (en) | 2007-05-22 |
CN1849519A (zh) | 2006-10-18 |
US20050102570A1 (en) | 2005-05-12 |
WO2005026757A1 (ja) | 2005-03-24 |
KR20060133527A (ko) | 2006-12-26 |
EP1666902A4 (en) | 2009-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4332392B2 (ja) | 試験装置 | |
EP1032844A1 (en) | Modular integrated circuit tester with distributed synchronization and control | |
JP4354235B2 (ja) | 試験装置及び調整方法 | |
JP4351677B2 (ja) | 試験装置 | |
JP4354236B2 (ja) | 試験装置 | |
JP4721762B2 (ja) | 試験装置 | |
JP4350474B2 (ja) | 試験装置及び書込制御回路 | |
JP2006170761A (ja) | 半導体集積回路テストシステム | |
JP2008020238A (ja) | 信号処理装置及び半導体集積回路試験装置 | |
JP3459036B2 (ja) | Ic試験装置のデータ転送装置 | |
JP2769588B2 (ja) | Ic試験装置内のデータ出力タイミング同期方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090722 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |