JPH022958A - テスターのタイミング信号発生方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用骨！ｌ！チコ この発明は、テスターのタイミング信号発生方式に関し
、詳しくは、ＩＣ４Ｑ杏のためのテスト波形パターンの
発生など、複数のＩＣテストビンにそれぞれの波形パタ
ーンを発生するテスターのパターン発生システムにおけ
るタイミング信号発生方式に関する。

［従来の技術］ ＩＣ検査システムでは、ＩＣの性能１機能試験を行うた
めにそれに必要な複数ビットのテスト波形パターンを、
テストパターンプログラム等に従って自動的に発生させ
る必要がある。

従来、このような方式でテスト波形パターンを発生する
パターン発生システムにおいては、パターン発生器から
得られるパターンデータとタイミング信号発生回路によ
り作られた多数の位相をもった位相クロック信号とのそ
れぞれのうちから、ｔＣのビンごとに必要なものをそれ
ぞれ選択して合成し、所定の波形パターンを生成するこ
とが行われ、生成したテストパターンをドライブ回路に
送り、その出力をレベル変換し、所定のＩＣビンに供給
する方法が採られている。

このような場合、位相クロック信号は、通常、テストパ
ターンの立」二かり及び立下がりタイミングを決定する
ものとして使用されていて、タイミング信号発生回路は
、テスト周期に対応する周期で多数の異なる位相のクロ
ック信号をそれぞれの位相クロック出力端子に発生する
。

［解決しようとする課題］ 半導体集積回路は、高機能化されるにつれて内部に多く
の機能のチップが集積され、或いは多くの機能ブロック
が１チツプの中に集積化されるようになって来ている。

そこで、このような半導体集積回路をテストする場合に
、それぞれのチップ又はブロックを単独に又は独立した
ものとして動作させてテストすることが必要になる。特
に、ビデオＲＡＭとか、ロジックＩＣ等では、独立した
タイミングで異なる周期のテストパターンを発生させる
ことが必要となり、異なるテスト周期のタイミング発生
回路を別途独立に設けて置かなければ十分な機能テスト
が行えない。しかし、複数台のタイミング信号発生回路
を設けた場合には、それぞれの動作とその相互のタイミ
ングの制御が複雑になる欠点がある。

この発明は、このような従来技術の問題点を解決するも
のであって、独−γにタイミング信号発生回路を設けて
もｉ７ｉ　１な制御で、同期成いは非同期的なタイミン
グのテストパターンを容易に発生させることができるテ
スターのタイミング信号発生力式を提供することを目的
とする。

［課題を解決するためのＬ段］ このような［Ｊ的を達成するためのこの発明のテング信
号発生方式における手段は、同期制御信号を発生するパ
ターン発生器と、この同期制御信号に同期して起動され
、所定の周期のレートパルス信号を発生するレートパル
ス発生器と、レートパルス信ひを愛けてこれを基飴とし
て所定の位相のクロック信弓を発生する位相クロック発
生器とを行する複数のタイミング信号発生系を備えてい
て、複数のタイミング信号発生系のうちの１つのタイミ
ング信号発生系のパターン発生器が他のタイミング信号
発生回路 御信号の発生タイミングを制御する同期制御モードを有
するものである。

［作用コ このように、同期制御信号を発生するパターン−発生器
と、この同期制御信号に同期して起動され、所定の周期
のレートパルス信号を発生するレートパルス発生器とを
をするタイミング信号発生系を複数系統設けておき、そ
れぞれ独立にテスト周期を設定できるようにしているの
で、同期を採ってテストすることが必要なときには、同
期制御モードにより、同期を採り、かつテスト周期を相
違させるようにすることができる。また、同期制御がで
きるので、複数の系統のタイミング発生系が存在してい
ても、すべての位相クロック信号を同一のテスト周期で
一体的なタイミング信号発生系として利用することも可
能である。

したがって、複数のテスト周期で動作させれば、ぞれぞ
れの位相クロック発生器くの位相クロック信号を同期状
態或いは非同期状態で別個に取出すことができ、パター
ン発生器においてプログラム等によりモードを設定する
だけで、位相クロック信号の発生とテスト周期との組合
せによる多種多様なテストに対応する位相クロック信号
を発生させることができる。その結果、内部に多くの機
能のチップが集積され、或いは多くの機能ブロックが１
チツプの中に集積されている各種の半導体集積回路に適
するテスターを簡単なタイミング発生回路で実現でき、
その制御も簡単なものとなる。

［実施例コ 以Ｆ１この発明の一実施例について図面を参照して説明
する。

第１図は、この発明のテスターのタイミング信％ｊ発生
方式を適用した一実施例のＩＣテスターにおけるタイミ
ング発生部分を中心としたブロック図であり、第２図は
、その各レートパルス発生器におけるレートパルス信号
の同期関係を説明する説明図である。

第１図において、■は、パターン発生部であって、２は
、このパターン発生部１から同期制御信号を受けるタイ
ミング信号発生回路である。タイミング信号発生回路２
は、レート発生部３と位相クロツタ発生部４とを備えて
いて、レート発生部３は、複数のレートパルス発生器３
ａ＋　　３ｂ。

・・、３ｎを有している。また、位相クロック発生部４
は、レートパルス発生器３ａから周期的に発生するレー
トパルス信号をそれぞれ共通に受ける位相クロック発生
に＋４１　ａｌ　　４１ｂ、　　・・・。

４１　！１　、　Ｌ／　−トハルス発生１３ｂからのレ
ートパルス信号をそれぞれ共通に受ける位相クロック発
生器４２ａｅ　４２ｂ、ｓｅｅ、４２ｍ、　シー１パル
ス発生ＺＮ　３　ｎからのレートパルス信号をそれぞれ
ノ（通に受ける位相クロック発生器４　ｎ　ａ　＋　　
４　ｎ　ｂ　＋・拳・、４ｎｍとを自゛している。

また、各レートパルス発生器３　ａ　ｅ　３　ｂ　＋　
　・・・、３【ｌは、レートの周期を決める周期データ
レノスタをその内部にそれぞれ有していて、周期データ
レジスタにセットされた周期でレートパルス信けを一周
期的に発生する。なお、周期データレジスタにセットさ
れる周期を決定するデータは、パターン発生部１から設
定され、リアルタイムで発生する後述するＲＴＴＣ信号
により周期データレジスタから、例えば、その内部に設
けられたプリセットカウンタ等にセットされる。このプ
リセットカウンタのカウント値をカウントすることで各
レートパルス発生器は、プリセット値に応じた周期のレ
ートパルス信号を発生させる。

各位相クロック発生器４１　ａ〜４ｎｍもレートパルス
発生器と同様な発生すべき位相クロック信号の遅延時間
を決めるタイミングレジスタを有していて、このタイミ
ングレジスタにセットされたタイミングデータに対応し
て、前記の周期的に発生するレートパルス信号を受ける
ごとに、これを基準として前記のタイミングデータで決
定されるタイミングの位相クロック信号を発生する。な
お、このタイミングデータもパターン発生部ｌがらあら
かじめ設定され、レートパルス発生器と同様にＲＴＴＣ
信号に応じてタイミングレジスタがらりアルタイムでプ
リセットカウンタ、或いは遅延回路のレジスタ等に読出
され、これにより所定のタイミング位相のクロック信号
を発生する。

パターン発生部ｌは、各レートパルス発生器３ａ、３ｂ
、　　・・・＋３ｎに対応して設けられたパターン発生
器１ａ＋ｌｂ＋　　・拳・、ｉｎを備えていて、それぞ
れが対応する各レートパルス発生器に同期制御信−ｊ　
Ｓ　ａ　ＨＳ　ｂ　＋　　・・・＋Ｓｎをそれぞれ供給
する。さらに、パターン発生器１ａ、１ｂ、・・・＋　
　ｌｎは、リアルタイムで位相クロック信号の発生をコ
ントロールするコントロール信号（ＲＴＴＣ信号）Ｒａ
、Ｒｂ、　　・・ａｌ　Ｒｎをそれぞ各レートパルス発
生器及び位相クロック発生器に送出する。また、各パタ
ーン発生器は、前記のような各信号のほか、パターン発
生にフグなパターンデータ等を波形発生器（図示せず）
に送出する。

各パターン発生器は、コントローラ５とインストラクシ
ョンメモリ６とをそれぞれ備えていて、各パターン発生
器のインストラクションメモリの一部の情報が他のパタ
ーン発生器のコントローラ５に人力されて、コントロー
ラ５が相互に制御できる関係にある。各パターン発生器
からそれに対応するレートパルス発生器に送出される同
期制御信号Ｓａ、Ｓｂ、＋１　＠　ｇｈ、　　Ｓ７１は
、通常、１つのテスト項ｌ」が終了したときに発生し、
いわゆる１つのテストサイクルを意味している。第２図
は、このような同期制御信号とレートパルス発生器のレ
ート関係を示すものであって、１つのテストサイクルが
開始される都度、基準となるレートパルス発生器がレー
トパルス発生７Ｑ　３　ａ　、３　ｂ　＋　　・・・＋
３ｎの中から選択され、同図の（Ｃ）に示す同期対象と
なるレートパルス発生器の同期制御信７７　Ｓを基準と
なるレートパルス信号の立上がりまで延ばして、一致す
るタイミングで同期対象となる次のレートパルス信号が
発生するようにパターン発生部１においてコントロール
される。その結果、あるテストサイクルの開始時点では
、基準となるレートパルス発生器に他のレートパルス発
生器のレートパルス信号の発生タイミングが一致するよ
うに同期が採られる。

第２図の（ａ）に示すレートパルス信号７は、基準とな
るレートパルスを発生するレートパルス発生器の出力信
号であり、同期対象となる他のし−トパルス発生器のレ
ートパルス信号８（同図の（ｂ）　参照）を１つのテス
トサイクル開始時点で同期制御信号Ｓにより同期させる
。このような同・期制御信号のタイミング管理は、各パ
ターン発生器に内蔵されたコントローラ５が基準となる
レートパルス発生器のインストラクションメモリからの
データと基準となるレートパルス信号を受けて行われ、
これらデータと信号により他のパターン発生器のコント
ローラ５を制御することによりなされる。なお、基準と
なるレートパルス発生器の選択は、例えば、インストラ
クションメモリ６に記憶されたプログラムにより同期モ
ードの設定が行われたとき、各テストサイクルごとにな
される。

また、各位相パルス信シナを同期を採ることなく、それ
ぞれ異なるテスト周期で発生させる場合には、各パター
ン発生器のインストラクションメモリ６の動作を同期を
採ることなく動作させればよい。

以下、その動作について説明すると、パターン発生Ｚｌ
ａ、ｔｂ、　　拳・・、１ｎから対応するレートパルス
発生７Ｓ１３ａ、３ｂ、１１・φ、３ｎにスタート信号
が送出され、各レートパルス発生器が同時に起動され、
設定された周期で各レートパルス発生器からレートパル
ス信号が発生し、これらが対応するそれぞれのクロンク
発生器ＦＭ数に同時に供給される。その結果、各位相ク
ロック発生器の位相クロック端子からあらかじめ設定さ
れたタイミングに対応するクロック信号が発生する。

この場合、各位相クロック発生器の位相クロック信号は
、それぞれ、それに対応するレートパルス発生器による
テスト周期で同期することな（、独立に発生する。一方
、インストラクションメモリ６のプログラム処理により
同期モードに設定されているときには、プログラムで指
定されるレートパルス発生器が基準とされて、第２図で
示すように、各テストサイクルごとに、他のレートパル
ス９　生”ｌｊのレートパルスがテストサイクルの開始
時点でその発生タイミングが一致するように同期が採ら
れる。

したがって、レートパルス発生４ごとに異なるテスト周
期で位相クロック信号を発生させることも、これらを同
期させて発生させることもできる。

この場合、各レートパルス発生器のテスト周期を一致さ
せれば、全体を１つのタイミング発生回路の系として制
御でき、すべての位相クロック信％ｊを同期させて発生
させることができる。しかも、これらの制御は、ＲＴＴ
Ｃ信号によりリアルタイムで行われ、そのテスト周期と
タイミングとを制御できる。

このように複数のテスト周期の位相クロック信号をテス
ト内容に応じて、同期成いは非同期で発生させることが
できるので、ビデオＲＡＭとか、メモリ内蔵のロジック
ＩＣをはじめとして各種のＩＣについて独ｑした周期の
位相クロック信号により、或いは同期を採った位相クロ
ック信号によりテストすることができる。

以」二説明してきたが、このようなタイミング信号は、
テストパターンの発生に利用することに限定されるもの
ではな（、例えば、テストにおいて期待値を発生させる
場合にも利用することができ、メモリテスターとかロジ
ックテスターをはじめ、各種のＩＣテスターに適用でき
る。

実施例では、１つのパターン発生器に１つのレートパル
ス発生器を対応させているが、１つのパターン発生器に
複数のレートパルス発生器を対応させてもよい。式する
に、この発明にあってタイミング信号発生系統が複数個
設けられていて、それらが独立にパターン発生器とレー
トパルス発生器とを有していて、同期制御モードが選択
されたときに、いずれか一方のタイミング発生系統が基
準とされて他方の系統のタイミングの同期が採れるよう
な選択的な制御ができればよい。

また、実施例では、インストラクションメモリのデータ
を利用して各同期制御信号を相互に制御するようにして
いるが、制御の仕方は、このようなものに限定されるも
のではなく、例えば、特別なハードウェアの回路を設け
てコントローラ相互間で制御するようにすることもでき
る。

［発明の効果コ 以上の説明から理解できるように、この発明ににあって
は、同期制御信Ｓｊを発生するパターン発土器と、この
同期制御信号に同期して起動され、所定の周期のレート
パルス信号を発生するレートパルス発生器とを有するタ
イミング信号発生系を？Ｍ数系統設けておき、それぞれ
独立にテスト周期を設定できるようにしているので、同
期を採ってテストすることが必要なときには、同期制御
モードにより、同期を採り、かつテスト周期を相違させ
るようにすることができる。また、同期制御ができるの
で、複数の系統のタイミング発生系が存在していても、
すべての位相クロック信号を同一のテスト周期で一体的
なタイミング信号発生系として利用することもＩｌｌ能
である。

その結果、複数のテスト周期で動作させれば、ぞれぞれ
の位相クロック発生部の位相クロック信号を同期状態或
いは非同期状態で別個に取出すことができ、パターン発
生器においてプログラム等によりモードを設定するだけ
で、位相クロック信号の発生とテスト周期との組合せに
よる多種多様なテストに対応する位相クロック信号を発
生させることができる。

【図面の簡単な説明】

第１図は、この発明のテスターのタイミング信号発生方
式を適用した一実施例のＩＣテスターにおけるタイミン
グ発生部分を中心としたブロツク図、第２図は、その各
レートパルス発生器におけるレートパルス信号の同期関
係を説明する説明図である。 １・・・パターン発生部、ｆａｔ　　ｌｂ、ｌｃ・・・
パターン発生器、２・・・タイミング発生回路、３・・
・レート発生部、３ａ、３ｂ＋　　３ｃ・・・レート発
生器、４・・・位相クロック発生部、４ｒ　ａ、４ｔ　
ｂｅ　４ｔ　ｎ、４２ａ＋　４２ｂ＋４２　ｎ　、　　
４２　ｃｍ　＋　　　４ｎａ、　　４ｎｂ、　４ｎｔａ
−・−位相クロック９　生”１４．５　・・・コントロ
ーラ、６・・・インストラクションメモリ。

Claims (1)

【特許請求の範囲】
1. （１）同期制御信号を発生するパターン発生器と、この
   同期制御信号に同期して起動され、所定の周期のレート
   パルス信号を発生するレートパルス発生器と、前記レー
   トパルス信号を受けてこれを基準として所定の位相のク
   ロック信号を発生する位相クロック発生器とを有する複
   数のタイミング信号発生系を備え、前記複数のタイミン
   グ信号発生系のうちの１つのタイミング信号発生系のパ
   ターン発生器が他のタイミング信号発生系のパターン発
   生器における前記同期制御信号の発生タイミングを制御
   する同期制御モードを有することを特徴とするテスター
   のタイミング信号発生方式。