KR100434309B1 - 에뮬레이터 회로 - Google Patents

에뮬레이터 회로 Download PDF

Info

Publication number
KR100434309B1
KR100434309B1 KR1019980007751A KR19980007751A KR100434309B1 KR 100434309 B1 KR100434309 B1 KR 100434309B1 KR 1019980007751 A KR1019980007751 A KR 1019980007751A KR 19980007751 A KR19980007751 A KR 19980007751A KR 100434309 B1 KR100434309 B1 KR 100434309B1
Authority
KR
South Korea
Prior art keywords
target computer
emulator
scan
clock
circuit
Prior art date
Application number
KR1019980007751A
Other languages
English (en)
Other versions
KR19990074275A (ko
Inventor
유진수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980007751A priority Critical patent/KR100434309B1/ko
Publication of KR19990074275A publication Critical patent/KR19990074275A/ko
Application granted granted Critical
Publication of KR100434309B1 publication Critical patent/KR100434309B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/105—Program control for peripheral devices where the programme performs an input/output emulation function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G06F11/3652—Software debugging using additional hardware in-circuit-emulation [ICE] arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

기본주사를 위한 에뮬레이션을 수행하는 데 있어서 에뮬레이션 대상 칩의 에뮬레이션 억세스 포트를 간단히 하면서 고속의 직렬 데이터 전송을 하기 위한 에뮬레이터 회로를 제공하기 위한 것이다. 이와 같은 목적을 달성하기 위한 에뮬레이터 회로는 기본-스캔 회로를 에뮬레이션하여 전달하기 위한 에뮬레이터에 있어서, 호스트시스템과의 인터페이스 및 타깃컴퓨터로의 에뮬레이션 동작을 제어하기 위한 제어부와, 상기 호스트시스템의 병렬 스캔데이터를 상기 타깃컴퓨터로 직렬입력 하기 위한 제 1 데이타전환부, 상기 타깃컴퓨터의 직렬 스캔데이타를 상기 제어부로 병렬입력하기 위한 제 2 데이터전환부, 상기 타깃컴퓨터로부터 나온 클록을 N분주하거나, 상기 타깃컴퓨터의 마스터 클록에 동기시키기 위한 신호를 발생하는 클록분주부 및 위상변환부를 포함하여 구성되는 것을 특징으로 한다.

Description

에뮬레이터 회로
본 발명은 반도체장치에 대한 것으로, 특히 기본주사를 위한 에뮬레이션을 수행하는 데 있어서 에뮬레이션 대상 칩의 에뮬레이션 억세스 포트를 간단히 하면서 고속의 직렬 데이터 전송을 하기 위한 에뮬레이터 회로에 관한 것이다.
첨부 도면을 참조하여 종래 에뮬레이터 회로에 대하여 설명하면 다음과 같다.
도 1은 종래 에뮬레이터 회로를 나타낸 블록구성도이다.
종래 에뮬레이터 회로는 도 1에 도시한 바와 같이 파일이나 프로그램을 검색하고 항목을 찾아내기 위한 타깃컴퓨터(7)와, 마이크로 프로세서를 스캔처리한 후에 내부 상태를 사용자에게 표시하는 호스트시스템(HOST)(1)와, 상기 타깃컴퓨터(7)의 검색 항목을 호스트시스템(1)에 표시할 수 있도록 테스트 하기 위한 에뮬레이터 회로부(3)로 구성되었다.
여기서 상기 호스트시스템(1)와 에뮬레이터 회로부(3)와 타깃컴퓨터(7)에는 각각 제어기능을 갖는 제 1 제어회로부(2)와 제 2 제어회로부(4)와 스캔제어부(8)가 있다.
그리고 상기 에뮬레이터 회로부(3)는 상기 제 2 제어회로부(4)의 병렬데이터를 직렬데이터로 바꾸어서 스캔제어부(8)에 전달하기 위한 PISO(Parallel In Serial Out)부(6)가 있고, 상기 스캔제어부(8)로 부터 입력받은 직렬데이타를 병렬로 바꾸어서 제 2 제어회로부(4)에 전달하기 위한 SIPO(Serial In Parallel Out)부(5)가 있다.
그리고 상기 에뮬레이터 회로부(3)의 제 2 제어회로부(4)를 독립적으로 클로킹하기 위한 오실레이터(9)를 포함하여 구성된다.
상기와 같은 구성을 갖는 종래 에뮬레이터 회로의 에뮬레이션을 수행하기 위한 신호라인에 대하여 설명하면 다음과 같다.
기본-스캔을 에뮬레이션 하기 위하여 타깃컴퓨터(7)와 에뮬레이터 회로부(3)는 5개의 신호라인으로 연결된다. 먼저 타깃컴퓨터(7)에서 에뮬레이터 회로부(3)로 현재 직렬로 데이터를 입력 받을 수 있는지 없는지의 여부를 전달하기 위한 SRDY()신호라인이 있고, 상기 에뮬레이터 회로부(3)가 현재 직렬데이터를 보내는지 아니면 공전(Idle)하고 있는지 여부를 타깃컴퓨터(7)에 알려주는 SRST신호라인이 있으며, 상기 제 2 제어회로부(4)의 클럭을 스캔제어부(8)에 동기시키기 위한 SCLK(Scan Clock)신호라인이 있다. 그리고 상기 제 2 제어회로부(4)에서 PISO부(6)를 통하여 스캔제어부(8)로 직렬데이타를 입력하기 위한 SDI(Serial Data Input)신호라인이 있다. 그리고 상기 스캔제어부(8)에서 SIPO부(5)를 통하여 제 2 제어회로부(4)에 병렬데이타를 출력하기 위한 SDO(Serial Data Output)신호라인이 있다. 그리고 상기와 같이 에뮬레이터 회로부(3)는 타깃컴퓨터(7)의 데이터를 상기와 같은 5개의 신호라인을 통하여 전달하고, 다시 데이터버스를 통하여 호스트시스템(1)에 타깃컴퓨터(7)로 부터 전달받은 데이터를 전달한다.
그리고 상기 에뮬레이터 회로부(3)는 스캔클록(SCLK)에 동기되어 스캔 데이터를 타깃컴퓨터(7)에 연속으로 입력/출력한다.
상기와 같은 종래 에뮬레이터 회로는 다음과 같은 문제가 있다.
기본-스캔을 에뮬레이션하기 위한 에뮬레이터 회로부는 타깃컴퓨터를 테스트하는 역할을 한다. 그리고 이러한 테스트동작을 타깃컴퓨터의 클럭과는 독립적으로 오실레이터를 통하여 클럭킹한다. 따라서 속도면에서 느린 직렬클럭을 생성하여 타깃컴퓨터와 에뮬레이터 회로부 사이의 동기신호를 맞춘다. 또한 이와 같이 동기신호를 맞추기 위해서 스캔제어부에 부가회로를 더 두어야 하므로 타깃컴퓨터를 에뮬레이션해서 수정하는 용도로 사용하기에는 속도가 떨어지고, 가격경쟁력도 떨어진다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 기본주사를 위한 에뮬레이션을 수행하는 데 있어서 에뮬레이션 대상 칩의 에뮬레이션 억세스 포트를 간단히 하면서 고속의 직렬 데이터 전송을 하기 위한 에뮬레이터 회로를 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명 에뮬레이터 회로는 기본-스캔 회로를 에뮬레이션하여 전달하기 위한 에뮬레이터에 있어서, 호스트시스템과의 인터페이스 및 타깃컴퓨터로의 에뮬레이션 동작을 제어하기 위한 제어부와, 상기 호스트시스템의 병렬 스캔데이터를 상기 타깃컴퓨터로 직렬입력 하기 위한 제 1 데이타전환부, 상기 타깃컴퓨터의 직렬 스캔데이타를 상기 제어부로 병렬입력하기 위한 제 2 데이터전환부, 상기 타깃컴퓨터로부터 나온 클록을 N분주하거나, 상기 타깃컴퓨터의 마스터 클록에 동기시키기 위한 신호를 발생하는 클록분주부 및 위상변환부를 포함하여 구성되는 것을 특징으로 한다.
첨부 도면을 참조하여 본 발명 에뮬레이터 회로에 대하여 설명하면 다음과 같다.
도 2는 본 발명 에뮬레이터 회로를 나타낸 블록구성도이고, 도 3은 본 발명 에뮬레이터 회로의 1분주 동작 클럭을 나타낸 타이밍도이며, 도 4는 본 발명 에뮬레이터 회로의 4분주 동작 클럭을 나타낸 타이밍도이다.
본 발명 에뮬레이터 회로는 기본-스캔을 에뮬레이션하는 경우에 타깃컴퓨터(29)를 테스트 할 뿐만 아니라 이 타깃컴퓨터(29)를 이용한 응용시스템의 잘못을 찾아서 수정하는 작업에 초점을 둔것이다.
본 발명 에뮬레이터 회로는 도 2에 도시한 바와 같이 파일이나 프로그램을 검색하고 항목을 찾아내기 위한 타깃컴퓨터(29)와, 마이크로 프로세서를 스캔처리하여 내부상태를 사용자에게 표시하는 호스트시스템(HOST)(21)와, 상기 타깃컴퓨터(29)의 검색 항목을 호스트시스템(21)에 표시할 수 있도록 호환하기 위한 에뮬레이터 회로부(23)가 있다.
여기서 상기 호스트시스템(21)와 에뮬레이터 회로부(23)와 타깃컴퓨터(29)에는 각각 제어기능을 갖는 제 1 제어회로부(22)와 제 2 제어회로부(24)와 스캔제어부(30)가 있다.
그리고 상기 에뮬레이터 회로부(23)는 상기 제 2 제어회로부(24)의 병렬데이터를 직렬데이터로 바꾸어서 스캔제어부(30)에 전달하기 위한 PISO(Parallel In Serial Out)부(26)가 있고, 상기 스캔제어부(30)로 부터 입력받은 직렬데이타를 병렬로 바꾸어서 제 2 제어회로부(24)에 전달하기 위한 SIPO(Serial In Parallel Out)부(27)가 있다. 그리고 상기 스캔제어부(30)로 부터 클록신호를 받아서 타깃컴퓨터(29)의 동작속도에 따라서 N분주 할 수 있고 또한 위상(Phase)를 이동하기 위한 클록분주부 및 위상변환부(25)를 포함하여 구성된다.
상기와 같은 구성을 갖는 본 발명 에뮬레이터 회로의 쓰기와 읽기 동작을 타깃컴퓨터(29)와의 상호 신호전달 관계를 통하여 살펴보면 다음과 같다.
기본-스캔을 에뮬레이션하기 위하여 타깃컴퓨터(29)와 에뮬레이터 회로부(23)는 6개의 신호라인으로 연결된다. 먼저 타깃컴퓨터(29)에서 에뮬레이터 회로부(23)로 현재 직렬로 데이터를 입력 받을 수 있는지 없는지의 여부를 전달하기 위한 SRDY신호라인이 있고, 상기 에뮬레이터 회로부(23)가 현재 직렬데이터를 보내는지 아니면 공전(Idle)하고 있는지 여부를 타깃컴퓨터(29)에 알려주는 SRST신호라인이 있으며, 상기 스캔제어부(30)의 마스터 클록신호를 클록분주부 및 위상변환부(25)로 보내는 CLOCKOUT신호라인이 있고, 상기 제 2 제어회로부(24)로 입력되는 상기 클럭분주부 및 위상변환부(25)의 신호를 받아서 제 2 제어회로부(24)의 클럭을 스캔제어부(30)에 동기시키기 위한 SCLK신호라인이 있다. 그리고 상기 제 2 제어회로부(24)에서 PISO부(26)를 통하여 스캔제어부(30)로 직렬데이터를 입력하는 SDI(Serial Data Input)신호라인이 있고, 상기 스캔제어부(30)에서 SIPO부(27)를 통하여 제 2 제어회로부(24)에 병렬데이터를 출력하기 위한 SDO(Serial Data Output)신호라인이 있다.
이어서, 에뮬레이터 회로부(23)를 구성하는 클록분주부 및 위상변환부(25)에서 각각 1분주와 4분주 하는 동작에 대하여 도 3과 도 4를 참조하여 설명하면 다음과 같다.
여기서 스캔제어부(30)에 직렬데이타를 입력시킬 때(쓰기동작 할때)는 1분주시키고, 스캔제어부(30)의 직렬데이터를 출력할 때(쓰기동작할 때)는 4분주시킨다.
먼저 스캔제어부(30) 직렬데이터를 입력시키는 동작은 타깃컴퓨터(29)로부터 마스터 클록(master clock)인 CLOCKOUT신호가 에뮬레이터 회로부(23)의 클록분주부 및 위상변환부(25)에 인가된다. 이후에 CLOCKOUT신호가 상기 클록분주부 및 위상변환부(25)를 통하여 에뮬레이터 회로부(23)의 제 2 제어회로부(24)로 전달되고, 상기 클록분주부 및 위상변환부(25)에서 제 2 제어회로부(24)로 상기 CLOCKOUT신호를 위상변환(Phase Shift)한 스캔클록(Scan Clock) 신호를 보낸다. 이후에 제 2 제어회로부(24)로부터 PISO부(26)를 통하여 직렬데이타 입력(Serial Data Input:SDI) 신호를 스캔제어부(30)에 전달한다.
이와 같이 쉬프트된 클록신호를 이용하여 타깃컴퓨터(29)를 에뮬레이션하여 데이터를 호스트시스템(21)에 전달한다.
다음에 스캔제어부(30)의 마스터 클럭 즉, CLOCKOUT신호가 매우 빠르거나, 타깃컴퓨터(29)의 내부 메모리를 벌스트 모드(Burst mode)로 빨리 읽고자 할때 CLOCKOUT신호를 N분주하여 리드할 수 있는데, 이하에서는 4분주하여 리드하는 것에 대하여 도 4를 참조하여 설명한다.
먼저 스캔제어부(30)에서 클록분주부 및 위상변환부(25)로 CLOCKOUT신호가 전달된다. 다음에 상기 CLOCKOUT신호를 클록분주부 및 위상변환부(25)를 통하여 위상변환시키고 4분주하여 제 2 제어회로부(24)에 전달한다. 이때 제 2 제어회로부(24)로 4분주되고 쉬프트된 스캔클럭 신호가 스캔제어부(30)에 전달된 후에 스캔제어부(30)를 통하여 직렬데이터 출력(Serial Data Output:SDO) 신호를 SIPO부(27)에 전달한다.
상기와 같은 본 발명 에뮬레이터 회로는 다음과 같은 효과가 있다.
첫째, 스캔클록 및 데이터가 타깃컴퓨터로부터 나오는 마스터 클록에 N분의 1의 속도로 동기되어 들어오므로 보다 간단한 스캔제어부를 구성할 수 있으므로 가격경쟁력을 향상시킬 수 있다.
둘째, 에뮬레이터 회로부내에 클록분주부 및 위상변환부를 두어서 스캔제어부와 신호를 동기시키므로 여분의 시간없이 고속으로 스캔을 할 수 있으므로 특히 내부 메모리를 읽거나 쓸 때 프로그램의 잘못을 찾아내어 수정하기에 용이하다.
셋째, 에뮬레이터 회로부에 입력되는 클록신호는 타깃컴퓨터에서 다른 소자와 동기시키기 위한 신호이므로 하드웨어의 부가없이 별도의 오실레이터를 안써도 된다.
도 1은 종래 에뮬레이터 회로를 나타낸 블록구성도
도 2는 본 발명 에뮬레이터 회로를 나타낸 블록구성도
도 3은 본 발명 에뮬레이터 회로의 1분주 클럭동작을 나타낸 타이밍도
도 4는 본 발명 에뮬레이터 회로의 4분주 클럭동작을 나타낸 타이밍도
도면의 주요 부분에 대한 부호의 설명
21: 호스트시스템 22: 제 1 제어회로부
23:에뮬레이터회로부 24: 제 2 제어회로부
25: 클록분주부 및 위상변환부 26: PISO부
27: SIPO부 28: 메모리부
29: 타깃컴퓨터 30: 스캔제어부

Claims (1)

  1. 기본-스캔 회로를 에뮬레이션하여 전달하기 위한 에뮬레이터에 있어서,
    호스트시스템과의 인터페이스 및 타깃컴퓨터로의 에뮬레이션 동작을 제어하기 위한 제어부와,
    상기 호스트시스템의 병렬 스캔데이터를 상기 타깃컴퓨터로 직렬입력 하기 위한 제 1 데이타전환부,
    상기 타깃컴퓨터의 직렬 스캔데이타를 상기 제어부로 병렬입력하기 위한 제 2 데이터전환부,
    상기 타깃컴퓨터로부터 나온 클록을 N분주하거나 상기 타깃컴퓨터의 마스터 클록에 동기시키기 위한 신호를 발생하는 클록분주부 및 위상변환부를 포함하여 구성되는 것을 특징으로 하는 에뮬레이터 회로.
KR1019980007751A 1998-03-09 1998-03-09 에뮬레이터 회로 KR100434309B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980007751A KR100434309B1 (ko) 1998-03-09 1998-03-09 에뮬레이터 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980007751A KR100434309B1 (ko) 1998-03-09 1998-03-09 에뮬레이터 회로

Publications (2)

Publication Number Publication Date
KR19990074275A KR19990074275A (ko) 1999-10-05
KR100434309B1 true KR100434309B1 (ko) 2005-05-24

Family

ID=37302629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980007751A KR100434309B1 (ko) 1998-03-09 1998-03-09 에뮬레이터 회로

Country Status (1)

Country Link
KR (1) KR100434309B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09146789A (ja) * 1995-11-21 1997-06-06 Mitsubishi Electric Corp エミュレータ
KR970029037A (ko) * 1995-11-02 1997-06-26 김광호 트레이스기능을 구비한 에뮬레이터시스템과 그 트레이스방법
US5655111A (en) * 1995-02-09 1997-08-05 Mitsubishi Denki Kabushiki Kaisha In-circuit emulator
JPH09319608A (ja) * 1996-05-31 1997-12-12 Matsushita Electric Ind Co Ltd ソフトウェア開発支援装置
KR0184454B1 (ko) * 1995-11-22 1999-05-15 김광호 에뮬레이터와 호스트간의 실시간 인터페이싱 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5655111A (en) * 1995-02-09 1997-08-05 Mitsubishi Denki Kabushiki Kaisha In-circuit emulator
KR970029037A (ko) * 1995-11-02 1997-06-26 김광호 트레이스기능을 구비한 에뮬레이터시스템과 그 트레이스방법
JPH09146789A (ja) * 1995-11-21 1997-06-06 Mitsubishi Electric Corp エミュレータ
KR0184454B1 (ko) * 1995-11-22 1999-05-15 김광호 에뮬레이터와 호스트간의 실시간 인터페이싱 방법
JPH09319608A (ja) * 1996-05-31 1997-12-12 Matsushita Electric Ind Co Ltd ソフトウェア開発支援装置

Also Published As

Publication number Publication date
KR19990074275A (ko) 1999-10-05

Similar Documents

Publication Publication Date Title
US8301932B2 (en) Synchronising between clock domains
US4615017A (en) Memory controller with synchronous or asynchronous interface
US5600824A (en) Clock generating means for generating bus clock and chip clock synchronously having frequency ratio of N-1/N responsive to synchronization signal for inhibiting data transfer
JP3856696B2 (ja) ２倍データ速度同期式動的ランダムアクセスメモリのための構成可能同期装置
US4845437A (en) Synchronous clock frequency conversion circuit
US20110026355A1 (en) Interface circuit and semiconductor device incorporating same
JP2002323995A (ja) トレース回路
US6538483B2 (en) Method and apparatus for data sampling
EP0273642B1 (en) Apparatus for reading data from memory
JP2003208400A (ja) クロック切替回路
KR930008042B1 (ko) 마이크로 콘트롤러 유닛
KR100434309B1 (ko) 에뮬레이터 회로
JP2012054702A (ja) Ｄｌｌを共用してサンプリング位相設定を行うホストコントローラ
JPH0771055B2 (ja) 高速度信号多重化装置
JP3604372B2 (ja) シンクロナスｄｒａｍ制御回路
US7676643B2 (en) Data interface device for accessing memory
JP2936807B2 (ja) 集積回路
KR100236979B1 (ko) 데이터 지연을 이용한 셀 동기 장치
KR100201400B1 (ko) 클럭 동기회로
JPH10303874A (ja) 異クロック間同期エッジ検出方式
Bertolucci Modules and supporting hardware for FASTBUS test and diagnostic purposes
KR100400933B1 (ko) 키폰시스템의 중앙처리장치와 주변장치간의 동기화장치
KR940006173B1 (ko) 클럭 변환 회로
KR100292993B1 (ko) 기준 클럭 시작점 정렬 장치
KR0154802B1 (ko) 입력 및 출력 인터페이스를 위한 클럭동기 제어회로

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080418

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee