KR940006173B1 - 클럭 변환 회로 - Google Patents
클럭 변환 회로 Download PDFInfo
- Publication number
- KR940006173B1 KR940006173B1 KR1019910002397A KR910002397A KR940006173B1 KR 940006173 B1 KR940006173 B1 KR 940006173B1 KR 1019910002397 A KR1019910002397 A KR 1019910002397A KR 910002397 A KR910002397 A KR 910002397A KR 940006173 B1 KR940006173 B1 KR 940006173B1
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- output
- generating
- selection
- outputting
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Television Signal Processing For Recording (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
내용 없음.
Description
제 1 도는 본 발명에 따른 회로도.
제 2 도는 본 발명에 따른 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
10 : 클럭발생기 20 : 분주기
30 : 제 1 선택기 40 : 마이콤
50 : 동기신호발생기 60 : 제 1 게이트
70 : 제 2 게이트 80 : 제 2 선택기
본 발명은 디지탈 비디오 카메라에 관한 것으로서, 특히 버퍼 메모리에 기록된 화상 데이타를 IC카드등에 써넣을 때 상호 스피드를 일치시키기 위해 그에 공급되는 클럭을 알맞게 변환하는 클럭변환 회로에 관한 것이다.
일반적으로 비디오 스틸카메라에서는 입력되는 데이타를 버퍼 메모리에 기록하고 그를 다시 IC카드등의 메모리에 기록한다. 이 경우 상기 버퍼 메모리와 상기 IC카드의 스피드는 일치 하여야 하는데, 일반적으로 불일치하고 있다.
이 때문에 상기 IC카드를 사용할때는 항시 그 종류에 있어 제한을 받아야 한다. 그리고 이는 제품설계에 있어서나 사용에 있어 많은 제약을 가져왔다.
따라서 본 발명의 목적은 비디오 스틸 카메라에 있어서 버퍼 메모리와 IC카드의 스피드가 상호 다르다고 할지라도 그들이 상호 데이타교환이 가능하도록 할 수 있는 클럭변환 회로를 제공함에 있다.
이하 첨부한 도면을 참조로 본 발명을 상세히 설명한다.
제 1 도는 본 발명에 따른 회로도로써, 기본클럭을 생성하는 클럭발생기(10)와, 상기 클럭발생기(10)의 기본클럭을 받아 각기 순차적인 분주비로 분주하고 그들을 병렬로 출력하는 분주기(20)와, 상기 분주기(20)의 병렬 분주출력을 받아 소정 제 1 선택신호에 의해 선택적으로 출력하는 제 1 선택기(30)와, 소정 클럭을 받아 수직 및 수평 동기신호를 발생 출력하는 동기신호 발생기(50)와, 상기 동기신호 발생기(50) 및 상기 제 1 선택기(30)의 출력을 논리곱하는 제 1 게이트(60)와, 상기 제 1 게이트(60)의 출력과 상기 동기신호 발생기(50)의 출력을 논리곱하는 제 2 게이트(70)와, 상기 제 2 게이트(70)의 출력과 상기 클럭발생기(10)의 출력을 소정 제 2 선택신호에 의해 선택적으로 출력하는 제 2 선택기(80)와, 상기 제1, 2선택기(30.80)에 제1, 2선택신호를 타이밍에 맞춰 출력 하므로서 상기 제1, 2선택기 (30.80)를 제어하는 마이콤(40)으로 구성한다.
제 2 도는 본 발명에 따른 타이밍도로서, 제2a도는 제 1 선택기(30)의 출력이고, 제2b도는 동기신호 발생기(50)의 수평동기 신호이며, 제2c도는 상기 동기신호 발생기(50)의 수직 동기신호 이다. 또한 제2d도는 상기 제 2 게이트(70)의 출력이고, 제2e도는 상기 마이콤(40)의 제 2 선택신호이며, 제2f도는 제 2 선택기(80)의 출력신호이다.
이하 상기한 구성에 의거 본 발명의 일실시예를 상세히 설명한다.
본 발명은 디지탈 비디오 카메라에 있어서 버퍼 메모리에 기록된 화상 데이타를 IC카드등의 메모리수단에 그의 허용속도에 관계없이 기록 시키기 위한 것이다.
즉, 상기 버퍼 메모리의 독출블럭을 상기 IC카드의 허용속도까지 낮추어 독출하고, 그에 맞추어 상기 IC카드에 타이트클럭을 주어 메모리 시킴으로서, 상기 버퍼 메모리에 기록된 데이타를 유실없이 상기 IC카드에 기록시킬 수 있게 하는 것이다.
제 1 도에서 클럭발생기(10)의 출력클럭은 분주기(20)에 공급되어 분주 되고 병렬로 변환되어 출력된다. 상기에서 분주되는 형태는 신호가 입력되면 순차적으로 4회 2분주하고 그들을 병렬로 출력하는 형태이다.
이 분주된 신호들은 모두 제 1 선택기(30)에 입력되는데, 그때 마이콤(40)은 상기 제 1 선택기(30)에 제 1 선택신호를 공급한다. 그러면 상기 제 1 선택기(30)는 그에따라, 병렬로 입력되는 상기 분주기(20)의 병렬출력 신호들 중의 하나를 선택하여 출력한다.
상기 제 1 선택기(30)의 출력과 상기 동기신호 발생기(50)의 수평동기 출력신호는 제 1 게이트(60)에 입력되어 서로 논리곱 된다. 또한 이 논리곱된 신호는 상기 동기신호 발생기(50)의 수직동기 신호와 제 2 게이트(70)에서 다시 논리곱 된다.
제 2선택기(80)에서는 상기 제 2 게이트(70)의 출력과 상기 클럭발생기(10)의 출력을 선택하여 출력하는데, 선택하는 상태는 상기 마이콤(40)의 제 2 선택신호(제 2 도의 제2e도)에 의해 결정된다.
만일 마이콤(40)에서 출력되는 제 2 선택신호(제 2e 도)가, 논리 "하이"상태이면 제 2 선택기()의 B단이 선택되어 클럭발생기(10)의 클럭신호가 바로 출력되고, 논리 "로우"상태이면 제 2 선택기(80)의
단이 선택되어 제 2d 도와 같이 분주된 클럭신호 즉 게이트(70)에서 출력되는 파형이 출력된다.
따라서 상기 제 2 선택기(80)가 선택한 신호는 상기 제 2f 도와 같이 된다. 즉, 상기 f신호는 상기 마이콤(40)의 선택신호 상태에 따라 상기 클럭발생기(10)의 클럭신호와 상기 제 2 게이트(70)의 분주된 클럭신호를 교번하여 갖는 형태를 취하게 된다.
따라서 상기 제 2 선택기(80)의 출력클럭은 2상태로 상호 변환이 가능하고 이를 리드 또는 라이트 클럭으로 사용하면 스피드가 다른 메모리를 사용한다고 할지라도 상호 데이타를 교환할시 데이타를 유실하지 않고 수행할 수가 있다.
상술한 바와같이, 본 발명은 비디오 스틸카메라에서와 같이 버퍼 메모리에 데이타를 일시 기억시켜 놓은 뒤 다시 IC카드등의 메모리에 옮겨넣을시 상호 메모리의 고유 스피드가 다르다고 할지라도 리드 라이트 클럭을 변환하여 상호 데이타 교환이 가능한 이점이 있다.
Claims (3)
- 클럭변환회로에 있어서, 기본클럭을 생성하는 클럭발생수단과, 상기 클럭발생수단의 기본클럭을 각기 순차적인 소정 분주비로 분주하여 각각 출력하는 하나 이상으로 구성된 분주수단과, 소정 클럭변환을 선택하도록 제어하는 제1, 2선택 신호를 출력하는 클럭선탁 제어수단과, 상기 분주순단의 각 분주 출력을 상기 제 1 선택신호 소정 상태에 의해 선탁하여 출력하는 제 1 선택수단과, 소정 클럭을 받아 수직 및 수평 동기신호를 발생하는 동기신호 발생수단과, 상기 동기신호 발생수단과 상기 제 1 선택수단에서 선택된 분주클럭을 논리연산하여 출력하는 논리연산수단과, 상기 논리연산수단의 출력과 상기 클럭발생수단의 출력을 상기 제 2 선택신호에 의해 선택적으로 출력하는 제 2 선택수단으로 구성함을 특징으로 하는 클럭변환회로.
- 제 1 항에 있어서, 상기 분주수단운, 상기 클럭발생수단을 2분주하고, 2분주된 기본클럭을 다시 2분주하여 각각 분주된 클럭을 병렬 출력하는 적어도 2개 이상의 분주기들로 구성함을 특징으로 하는 클럭변환회로.
- 제 1 항에 있어서, 상기 논리연산수단은, 상기 제 1 선택수단에서 선택된 출력과 상기 동기신호 발생수단에서 출력되는 수평동기신호를 논리곱하는 제 1 논리게이트와, 상기 제 1 논리게이트와 상기 동기신호 발생수단에서 출력되는 수직동기신호를 논리곱하는 제 2 논리게이트로 구성함을 특징으로하는 클럭변환회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910002397A KR940006173B1 (ko) | 1991-02-13 | 1991-02-13 | 클럭 변환 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910002397A KR940006173B1 (ko) | 1991-02-13 | 1991-02-13 | 클럭 변환 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920017455A KR920017455A (ko) | 1992-09-26 |
| KR940006173B1 true KR940006173B1 (ko) | 1994-07-08 |
Family
ID=19311080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910002397A KR940006173B1 (ko) | 1991-02-13 | 1991-02-13 | 클럭 변환 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940006173B1 (ko) |
-
1991
- 1991-02-13 KR KR1019910002397A patent/KR940006173B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920017455A (ko) | 1992-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920015356A (ko) | 전자카메라시스템에 있어서 재생시 화면편집장치 | |
| KR960035628A (ko) | 메모리 인터페이스 회로 및 액세스 방법 | |
| US5406132A (en) | Waveform shaper for semiconductor testing devices | |
| US5434624A (en) | Apparatus for producing a multi-scene video signal | |
| US4755971A (en) | Buffer memory for an input line of a digital interface | |
| US4970588A (en) | Video monitoring apparatus with plural inputs | |
| US5055940A (en) | Video memory control apparatus | |
| KR940006173B1 (ko) | 클럭 변환 회로 | |
| US3666880A (en) | Circuit arrangement for the correction of time errors in electrical signals received from an information carrier | |
| EP0420281B1 (en) | Luminance interpolation type waveform display apparatus | |
| KR100232028B1 (ko) | 모자이크 효과 발생 장치 | |
| KR100201400B1 (ko) | 클럭 동기회로 | |
| KR100345686B1 (ko) | 가상입체영상변환장치및방법 | |
| KR100237421B1 (ko) | 액정표시장치 출력신호의 주사선수 변환장치 | |
| KR100434309B1 (ko) | 에뮬레이터 회로 | |
| JP3107555B2 (ja) | データ処理装置 | |
| GB2030740A (en) | Apparatus and Method for Processing Television Picture Signals and Other information | |
| JPH06332794A (ja) | データ送出装置 | |
| JP2945804B2 (ja) | 半導体記憶装置 | |
| KR940001833B1 (ko) | 디지탈 비디오 화상 편집장치 | |
| JPH0312733A (ja) | 記憶装置 | |
| GB2181025A (en) | Clock signal multiplexers | |
| JPH0636028A (ja) | ヒストグラム作成装置 | |
| JPS62198287A (ja) | 映像信号の変換回路 | |
| KR19980068925A (ko) | 격행주사 모드-순차주사 모드 변환회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030627 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |