JP2005091040A - 試験装置 - Google Patents
試験装置 Download PDFInfo
- Publication number
- JP2005091040A JP2005091040A JP2003322094A JP2003322094A JP2005091040A JP 2005091040 A JP2005091040 A JP 2005091040A JP 2003322094 A JP2003322094 A JP 2003322094A JP 2003322094 A JP2003322094 A JP 2003322094A JP 2005091040 A JP2005091040 A JP 2005091040A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- signal
- supply unit
- unit
- signal supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31937—Timing aspects, e.g. measuring propagation delay
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Abstract
【解決手段】電子デバイスに供給するテストモジュールと、第1タイミング信号を、与えられるタイミング信号の位相に応じて生成し、テストモジュールに供給する主信号供給部と、主信号供給部からタイミング信号を受け取り、テストモジュールが試験パターンを電子デバイスに供給するタイミングを制御するための第2タイミング信号を生成し、テストモジュールに供給する従信号供給部とを備え、従信号供給部は、主信号供給部から受け取ったタイミング信号を遅延させることにより、主信号供給部が第1タイミング信号を出力するタイミングと、従信号供給部が第2タイミング信号を出力するタイミングとを略同一とする位相調整回路を有する試験装置を提供する。
【選択図】図8
Description
(1)複数の信号供給部30が、タイミング信号を出力するタイミングの調整
(2)テストモジュール14の特性に応じた、タイミング信号の位相の調整
(3)複数の信号供給部30を組み合わせた場合における、それぞれの信号供給部30に与えられる基準クロックの位相の調整
まず、複数の信号供給部30が、タイミング信号を出力するタイミングの調整について、図3から図6を用いて説明する。
入力される基準クロック、タイミング信号、フェイルタイミング信号等を受け取り、縦続接続されたフリップフロップは、基準クロックに応じて、受け取った信号を順次次段のフリップフロップに受け渡す。
Claims (6)
- 電子デバイスを試験する試験装置であって、
前記電子デバイスの試験に用いる試験パターンを、前記電子デバイスに供給するテストモジュールと、
前記テストモジュールが前記試験パターンを前記電子デバイスに供給するタイミングを制御するための第1タイミング信号を、与えられるタイミング信号の位相に応じて生成し、前記テストモジュールの予め定められた1又は複数のピンに供給する主信号供給部と、
前記主信号供給部から前記タイミング信号を受け取り、前記テストモジュールが前記試験パターンを前記電子デバイスに供給するタイミングを制御するための第2タイミング信号を、前記主信号供給部から受け取った前記タイミング信号の位相に応じて生成し、前記テストモジュールのピンのうち、前記主信号供給部とは異なる1又は複数のピンに供給する従信号供給部と
を備え、
前記従信号供給部は、前記主信号供給部から受け取った前記タイミング信号を遅延させることにより、主信号供給部が前記第1タイミング信号を出力するタイミングと、従信号供給部が前記第2タイミング信号を出力するタイミングとを略同一とする位相調整回路を有する
試験装置。 - 基準クロックを生成する基準クロック生成部を更に備え、
前記位相調整回路は、
前記主信号供給部から前記タイミング信号を受け取り、前記基準クロック生成部が生成した前記基準クロックに応じて、前記タイミング信号を順次受け渡す縦続接続された複数のフリップフロップと、
それぞれの前記フリップフロップが出力する前記タイミング信号を受け取り、受け取った複数の前記タイミング信号のうち、いずれかを選択して前記第2タイミング信号として出力するタイミング選択部と
を更に有し、
前記試験装置は、前記タイミング選択部がいずれの前記タイミング信号を選択するかを制御して、主信号供給部が前記第1タイミング信号を出力するタイミングと、従信号供給部が前記第2タイミング信号を出力するタイミングとを略同一とする制御部を更に備える
請求項1に記載の試験装置。 - 前記位相調整回路は、前記主信号供給部から受け取った前記タイミング信号を遅延させる位相調整用可変遅延回路を有し、
前記制御部は、前記位相調整用可変遅延回路の遅延量を順次変化させ、当該タイミング信号の値が変化するタイミングが、いずれかの前記複数のフリップフロップが前記タイミング信号の値を取り込むタイミングと略同一となる前記位相調整用可変遅延回路の遅延量を検出し、検出した前記遅延量から前記基準クロックの半周期ずれた遅延量に、前記位相調整用可変遅延回路の遅延量を設定する
請求項2に記載の試験装置。 - 前記制御部は、前記タイミング信号を生成し、
前記主信号供給部及び前記従信号供給部は、同一の構成を有する回路であって、
前記主信号供給部及び前記従信号供給部は、前記位相調整用可変遅延回路が遅延させた前記タイミング信号、又は前記制御部が生成した前記タイミング信号のいずれを前記複数のフリップフロップに供給するかを選択する主従選択部を更に有し、
前記制御部は、前記主信号供給部及び前記従信号供給部が、前記主信号供給部又は前記従信号供給部のいずれとして機能するかに基づいて、前記主従選択部にいずれの前記タイミング信号を選択させるかを制御する
請求項3に記載の試験装置。 - 前記制御部は、
前記主信号供給部の前記タイミング選択部に、予め定められた前記フリップフロップが出力する前記タイミング信号を、前記第1タイミング信号として選択させ、
前記従信号供給部の前記タイミング選択部がいずれの前記タイミング信号を選択するかを制御して、主信号供給部が前記第1タイミング信号を出力するタイミングと、従信号供給部が前記第2タイミング信号を出力するタイミングとを略同一とする
請求項4に記載の試験装置。 - 前記制御部は、前記主信号供給部の前記タイミング選択部に、縦続接続された前記複数のフリップフロップのうち、略中央に設けられた前記フリップフロップが出力する前記タイミング信号を、前記第1タイミング信号として選択させる
請求項5に記載の試験装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003322094A JP4354236B2 (ja) | 2003-09-12 | 2003-09-12 | 試験装置 |
PCT/JP2004/013244 WO2005026758A1 (ja) | 2003-09-12 | 2004-09-10 | 試験装置 |
US10/938,753 US7157916B2 (en) | 2003-09-12 | 2004-09-10 | Test apparatus for testing an electronic device |
EP04787884A EP1666903A4 (en) | 2003-09-12 | 2004-09-10 | TEST DEVICE |
CNB2004800243402A CN100485403C (zh) | 2003-09-12 | 2004-09-10 | 测试装置 |
KR1020067005074A KR20060129164A (ko) | 2003-09-12 | 2004-09-10 | 시험 장치 |
TW093127620A TW200514992A (en) | 2003-09-12 | 2004-09-13 | Testing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003322094A JP4354236B2 (ja) | 2003-09-12 | 2003-09-12 | 試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005091040A true JP2005091040A (ja) | 2005-04-07 |
JP4354236B2 JP4354236B2 (ja) | 2009-10-28 |
Family
ID=34308662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003322094A Expired - Fee Related JP4354236B2 (ja) | 2003-09-12 | 2003-09-12 | 試験装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7157916B2 (ja) |
EP (1) | EP1666903A4 (ja) |
JP (1) | JP4354236B2 (ja) |
KR (1) | KR20060129164A (ja) |
CN (1) | CN100485403C (ja) |
TW (1) | TW200514992A (ja) |
WO (1) | WO2005026758A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009085632A (ja) * | 2007-09-27 | 2009-04-23 | Nec Electronics Corp | 半導体集積回路 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007525903A (ja) * | 2004-02-27 | 2007-09-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | リセット回路、データ担体及び通信装置 |
DE112007003424T5 (de) * | 2007-03-27 | 2010-01-21 | Advantest Corp. | Prüfgerät |
EP2060925A3 (en) * | 2007-11-12 | 2012-10-31 | Tektronix, Inc. | Test and measurement instrument and method of calibrating |
WO2010021131A1 (ja) * | 2008-08-19 | 2010-02-25 | 株式会社アドバンテスト | 試験装置および試験方法 |
CN102854451A (zh) * | 2011-06-29 | 2013-01-02 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板的信号群延迟分析系统及方法 |
CN115225169A (zh) * | 2017-05-31 | 2022-10-21 | 弗劳恩霍夫应用研究促进协会 | 装置、用于测试装置的测量系统及其操作方法 |
CN110364202B (zh) * | 2019-07-22 | 2021-08-24 | 上海兆芯集成电路有限公司 | 存储器装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2510973B2 (ja) | 1985-02-01 | 1996-06-26 | 株式会社日立製作所 | 半導体試験装置 |
JP3050391B2 (ja) | 1990-01-22 | 2000-06-12 | 日立電子エンジニアリング株式会社 | Icテスタのテスト波形発生装置 |
US6263463B1 (en) * | 1996-05-10 | 2001-07-17 | Advantest Corporation | Timing adjustment circuit for semiconductor test system |
JP3475686B2 (ja) | 1997-01-10 | 2003-12-08 | 株式会社日立製作所 | Ic試験装置及び信号生成装置 |
US6005408A (en) * | 1997-07-31 | 1999-12-21 | Credence Systems Corporation | System for compensating for temperature induced delay variation in an integrated circuit |
US5794175A (en) * | 1997-09-09 | 1998-08-11 | Teradyne, Inc. | Low cost, highly parallel memory tester |
JPH11304888A (ja) * | 1998-04-17 | 1999-11-05 | Advantest Corp | 半導体試験装置 |
US6239629B1 (en) * | 1999-04-29 | 2001-05-29 | Agilent Technologies, Inc. | Signal comparison system and method for detecting and correcting timing errors |
JP4118463B2 (ja) * | 1999-07-23 | 2008-07-16 | 株式会社アドバンテスト | タイミング保持機能を搭載したic試験装置 |
US6232759B1 (en) * | 1999-10-21 | 2001-05-15 | Credence Systems Corporation | Linear ramping digital-to-analog converter for integrated circuit tester |
US6567941B1 (en) * | 2000-04-12 | 2003-05-20 | Advantest Corp. | Event based test system storing pin calibration data in non-volatile memory |
US6466007B1 (en) * | 2000-08-14 | 2002-10-15 | Teradyne, Inc. | Test system for smart card and indentification devices and the like |
JP4651804B2 (ja) | 2000-11-02 | 2011-03-16 | 株式会社アドバンテスト | 半導体試験装置 |
JP4251800B2 (ja) * | 2001-11-08 | 2009-04-08 | 株式会社アドバンテスト | 試験装置 |
KR100487535B1 (ko) * | 2002-08-14 | 2005-05-03 | 삼성전자주식회사 | 다른 종류의 반도체 장치들을 동시에 테스트하는 시스템 |
US6771061B2 (en) * | 2002-09-17 | 2004-08-03 | Teradyne, Inc. | High speed tester with narrow output pulses |
-
2003
- 2003-09-12 JP JP2003322094A patent/JP4354236B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-10 WO PCT/JP2004/013244 patent/WO2005026758A1/ja active Application Filing
- 2004-09-10 CN CNB2004800243402A patent/CN100485403C/zh active Active
- 2004-09-10 KR KR1020067005074A patent/KR20060129164A/ko not_active Application Discontinuation
- 2004-09-10 EP EP04787884A patent/EP1666903A4/en not_active Withdrawn
- 2004-09-10 US US10/938,753 patent/US7157916B2/en not_active Expired - Fee Related
- 2004-09-13 TW TW093127620A patent/TW200514992A/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009085632A (ja) * | 2007-09-27 | 2009-04-23 | Nec Electronics Corp | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
KR20060129164A (ko) | 2006-12-15 |
US20050134287A1 (en) | 2005-06-23 |
EP1666903A1 (en) | 2006-06-07 |
CN100485403C (zh) | 2009-05-06 |
TWI339734B (ja) | 2011-04-01 |
US7157916B2 (en) | 2007-01-02 |
JP4354236B2 (ja) | 2009-10-28 |
TW200514992A (en) | 2005-05-01 |
EP1666903A4 (en) | 2009-07-01 |
CN1842715A (zh) | 2006-10-04 |
WO2005026758A1 (ja) | 2005-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4332392B2 (ja) | 試験装置 | |
JP2002511590A (ja) | 自動試験装置のための高速リアルタイム状態相互接続 | |
JP4354235B2 (ja) | 試験装置及び調整方法 | |
JP4351677B2 (ja) | 試験装置 | |
JP4354236B2 (ja) | 試験装置 | |
JP4721762B2 (ja) | 試験装置 | |
JP4350474B2 (ja) | 試験装置及び書込制御回路 | |
JP2006170761A (ja) | 半導体集積回路テストシステム | |
JP2008020238A (ja) | 信号処理装置及び半導体集積回路試験装置 | |
JP2769588B2 (ja) | Ic試験装置内のデータ出力タイミング同期方式 | |
JPH10260234A (ja) | 集積回路テスト用分割タイミングテスト信号を発生する方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090729 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |