CN102854451A - 印刷电路板的信号群延迟分析系统及方法 - Google Patents

印刷电路板的信号群延迟分析系统及方法 Download PDF

Info

Publication number
CN102854451A
CN102854451A CN2011101789603A CN201110178960A CN102854451A CN 102854451 A CN102854451 A CN 102854451A CN 2011101789603 A CN2011101789603 A CN 2011101789603A CN 201110178960 A CN201110178960 A CN 201110178960A CN 102854451 A CN102854451 A CN 102854451A
Authority
CN
China
Prior art keywords
group delay
parameter
signal line
data signal
clock cable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101789603A
Other languages
English (en)
Inventor
谢博全
陈俊仁
赖盈佐
张恩硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN2011101789603A priority Critical patent/CN102854451A/zh
Publication of CN102854451A publication Critical patent/CN102854451A/zh
Pending legal-status Critical Current

Links

Images

Abstract

一种印刷电路板的信号群延迟分析系统及方法,该方法包括步骤:从印刷电路板量测数据信号线与时钟信号线的S参数;通过分析S参数来规整数据信号线与时钟信号线的连接端口;分析出数据信号线与时钟信号线的S参数差模;根据数据信号线的数据传输频率和S参数差模计算数据信号线的第一群延迟;根据时钟信号线的时钟频率和S参数差模计算时钟信号线的第二群延迟;计算第一群延迟与第二群延迟的群延迟时间差;当群延迟时间差不符合设计要求时,将数据信号线与时钟信号线的群延迟显示在显示设备上。本发明能够估算数据信号线与时钟信号线的相对长度是否相当,从而保持印刷电路板中布线信号的时序关系正确。

Description

印刷电路板的信号群延迟分析系统及方法
技术领域
本发明涉及一种信号时间延迟评估系统及方法,特别是关于一种印刷电路板的信号群延迟分析系统及方法。
背景技术
进行电路布线的信号时间延迟评估时,最在意的特性即为数据(DATA)信号线与频率(CLOCK)信号线的相对长度是否相当,以保持信号的时序关系正确。然而在真正电路布线中,信号时间延迟受相当多因素影响,例如穿孔、串音效应、PCB材料、迭板结构等影响,并不适合由一般常用大约每秒产生6mil长度时间延迟的粗略估算关系进行估算。
一般而言,为了保持频率信号工作正常,PCB板绕线时必需规范DATA信号线与CLOCK信号线长度能够等长,但实际却无法做到。因此,一般设计常规定DATA信号线以及CLOCK信号线的相对长度必须在一定范围内,否则很容易造成频率问题,导致系统运作失效。
发明内容
鉴于以上内容,有必要提供一种印刷电路板的信号群延迟分析系统及方法,能够分析印刷电路板上数据信号线与时钟信号线的相对长度是否相当,从而保持印刷电路板中布线信号的时序关系正确。
所述的信号群延迟分析系统,安装并运行于计算机中,该计算机连接有信号量测设备以及显示设备。该系统包括:S参数矩阵创建模块,用于利用信号量测设备从印刷电路板量测数据信号线与时钟信号线的S参数,以及利用电路模拟软件将根据S参数构建S参数矩阵;S参数差模分析模块,通过分析S参数矩阵的S参数来规整数据信号线与时钟信号线的连接端口,从S参数矩阵中分析出数据信号线与时钟信号线的S参数差模;群延迟计算模块,用于根据数据信号线的数据传输频率和S参数差模计算数据信号线的第一群延迟,以及根据时钟信号线的时钟频率和S参数差模计算时钟信号线的第二群延迟;群延迟分析模块,用于计算第一群延迟与第二群延迟的群延迟时间差,判断群延迟时间差是否符合设计要求,当群延迟时间差不符合设计要求时,将数据信号线与时钟信号线的群延迟显示在显示设备上。
所述的信号群延迟分析方法包括步骤:利用信号量测设备从印刷电路板量测数据信号线与时钟信号线的S参数,并利用电路模拟软件根据S参数构建S参数矩阵;通过分析S参数矩阵的S参数来规整数据信号线与时钟信号线的连接端口;从S参数矩阵中分析出数据信号线与时钟信号线的S参数差模;根据数据信号线的数据传输频率和S参数差模计算数据信号线的第一群延迟;根据时钟信号线的时钟频率和S参数差模计算时钟信号线的第二群延迟;计算第一群延迟与第二群延迟的群延迟时间差;判断群延迟时间差是否符合设计要求;当群延迟时间差不符合设计要求时,将数据信号线与时钟信号线的群延迟显示在显示设备上。
相较于现有技术,本发明所述的信号群延迟分析系统及方法,能够分析印刷电路板上的数据信号线与时钟信号线的信号群延迟,以便估算数据信号线与时钟信号线的相对长度是否相当,从而保持印刷电路板中布线信号的时序关系正确。
附图说明
图1是本发明印刷电路板的信号群延迟分析系统较佳实施例的架构图。
图2是本发明印刷电路板的信号群延迟分析方法较佳实施例的流程图。
图3是印刷电路板的一组数据信号线与时钟信号线的实例示意图。
主要元件符号说明
计算机                    1
信号群延迟分析系统        10
S参数矩阵创建模块         101
S参数差模分析模块         102
群延迟计算模块            103
群延迟分析模块            104
信号量测设备              2
显示设备                  3
中央处理器                11
存储器                    12
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
如图1所示,是本发明印刷电路板的信号群延迟分析系统10较佳实施例的架构图。所述的印刷电路板(Printed Circuit Board,PCB)包括,但不仅限于,计算机主机板、游戏机、家用电器的电路板。所述的信号群延迟(Signal Group Delay)定义为每一个信号对应每个频率的延迟时间,其用信号传输信道相位对频率的斜率变化来表示。在本实施例中,信号传输信道包括数据(DATA)信号线与频率(CLOCK)信号线,参考图3所示,在印刷电路板布线时,数据信号线可能有多组,而时钟信号线一般仅有一组。数据信号线用于印刷电路板中电子元件之间的数据传输,时钟信号线用于传输控制数据传输的频率信号。
在本实施例中,所述的信号群延迟分析系统10安装并运行于计算机1中,用于分析数据信号线与时钟信号线的信号群延迟来估算数据信号线与时钟信号线的相对长度是否相当,从而保持印刷电路板中布线信号的时序关系正确。所述的计算机1连接有信号量测设备2以及显示设备3,该计算机1还包括中央处理器(Central Processing Unit,CPU)11以及存储器12。
在本实施例中,所述的信号群延迟分析系统10包括S参数矩阵创建模块101、S参数差模分析模块102、群延迟计算模块103以及群延迟分析模块104。本发明所称的模块是指一种能够被计算机1的中央处理器11所执行并且能够完成固定功能的一系列计算机程序段,其存储于计算机1的存储器12中。
所述的S参数矩阵创建模块101用于利用信号量测设备2从印刷电路板中量测数据信号线与时钟信号线的多组S参数,并利用电路模拟软件将该多组S参数构建一个S参数矩阵。所述的S参数是一种反应信号频率特性的电气参数,其包括反射参数、近端串扰参数以及远程串扰参数。每一参数包含幅度和相位,幅度和相位曲线会随着信号频率的变化而变化。电路模拟软件能够在给定集成电路结构以及电子元件参数的条件下模拟出集成电路并计算电路的性能,例如Hspice集成电路模拟程序。
所述的S参数差模分析模块102用于通过分析S参数矩阵的S参数来规整数据信号线与时钟信号线的端口连接关系。当数据信号线与时钟信号线的端口连接关系为非标准连接端口关系时,S参数差模分析模块102将数据信号线与时钟信号线的端口连接关系定义为标准连接关系埠。参考图3所示,将连接端口1与连接端口3连接,并规整为数据信号线L13及其对应的时钟信号线S13;将连接端口2与连接端口4连接,并规整为数据信号线L24及其对应的时钟信号线S24。
所述的S参数差模分析模块102还用于从S参数矩阵中分析出数据信号线与时钟信号线的S参数差模。在本实施例中,S参数差模分析模块102从S参数矩阵中分析出差模输入损耗(Differential Insertion Loss),例如表示为SDD11、SDD12、SDD21以及SDD22,其中,差模输入损耗SDD21即为数据信号线与时钟信号线的S参数差模。
所述的群延迟计算模块103用于根据数据信号线的数据传输频率以及S参数差模计算数据信号线的第一群延迟,以及根据时钟信号线的时钟频率以及S参数差模计算时钟信号线的第二群延迟。在本实施例中,当S参数差模分析模块102取得数据信号线与时钟信号线的S参数差模SDD21时,由于SDD21为复数(complex number),因此可分解为频率大小与相位两部份,取出SDD21的相位部份
Figure BDA0000072254080000051
并根据数据传输频率ω1以及时钟频率ω2按照如下微分公式:
即可分别计算出数据信号线的第一群延迟τ1(ω),以及时钟信号线的第二群延迟τ2(ω)。
所述的群延迟分析模块104用于计算数据信号线的第一群延迟与时钟信号线的第二群延迟的群延迟时间差。在本实施例中,群延迟时间差TD=|τ1(ω)-τ2(ω)|,即为第一群延迟与第二群延迟的差之绝对值。
所述的群延迟分析模块104还用于判断群延迟时间差是否符合设计要求。所述的设计要求是由印刷电路板上各电子元件的频率性能决定的,其一般为规定在一个延迟时间范围以内,例如规定每秒至多产生6mil长度时间延迟。当群延迟时间差不符合设计要求时,群延迟分析模块104将印刷电路板的数据信号线与时钟信号线的群延迟显示在显示设备3上,以供设计者在进行印刷电路板布线时参考。
如图2所示,是本发明印刷电路板的信号群延迟分析方法较佳实施例的流程图。在本实施例中,本发明所述的方法能够分析数据信号线与时钟信号线的信号群延迟来估算数据信号线与时钟信号线的相对长度是否相当,从而保持印刷电路板中布线信号的时序关系正确。
步骤S21,S参数矩阵创建模块101利用信号量测设备2从印刷电路板中量测数据信号线与时钟信号线的多组S参数,并利用电路模拟软件将该多组S参数构建一个S参数矩阵。所述的S参数是一种反应信号频率特性的电气参数,其包括反射参数、近端串扰参数以及远程串扰参数。每一参数包含幅度和相位,幅度和相位曲线会随着信号频率的变化而变化。
步骤S22,S参数差模分析模块102通过分析S参数矩阵的S参数来规整数据信号线与时钟信号线的端口连接关系。在本实施例中,当数据信号线与时钟信号线的端口连接关系为非标准连接关系时,参数差模分析模块102分别将数据信号线与时钟信号线的端口连接关系定义为标准连接关系埠。参考图3所示,将连接端口1与连接端口3连接,并规整为数据信号线L13及其对应的时钟信号线S13;将连接端口2与连接端口4连接,并规整为数据信号线L24及其对应的时钟信号线S24。
步骤S23,S参数差模分析模块102从S参数矩阵中分析出数据信号线与时钟信号线的S参数差模。在本实施例中,S参数差模分析模块102从S参数矩阵中分析出差模输入损耗,例如表示为SDD11、SDD12、SDD21以及SDD22,其中,差模输入损耗SDD21即为数据信号线与时钟信号线的S参数差模。
步骤S24,群延迟计算模块103根据数据信号线的数据传输频率以及S参数差模计算数据信号线的第一群延迟。步骤S25,群延迟计算模块103根据时钟信号线的时钟频率以及S参数差模计算时钟信号线的第二群延迟。在本实施例中,当S参数差模分析模块102取得数据信号线与时钟信号线的S参数差模SDD21时,由于SDD21为复数(complex number),因此可分解为频率大小与相位两部份,取出SDD21的相位部份
Figure BDA0000072254080000071
并根据数据传输频率ω1以及时钟频率ω2按照如下微分公式:
Figure BDA0000072254080000072
即可分别计算出数据信号线的第一群延迟τ1(ω),以及时钟信号线的第二群延迟τ2(ω)。
步骤S26,群延迟分析模块104计算数据信号线的第一群延迟与时钟信号线的第二群延迟的群延迟时间差。在本实施例中,群延迟时间差TD=|τ1(ω)-τ2(ω)|,即为第一群延迟与第二群延迟的差之绝对值。
步骤S27,群延迟分析模块104判断群延迟时间差是否符合设计要求。所述的设计要求系由印刷电路板上各电子元件的频率性能决定的,其一般为规定在一个延迟时间范围以内,例如每秒至多产生6mil长度时间延迟。
若群延迟时间差不符合设计要求,步骤S28,群延迟分析模块104将印刷电路板的数据信号线与时钟信号线的群延迟显示在显示设备3上,以供设计者在进行印刷电路板布线时参考。若群延迟时间差符合设计要求,则流程结束。
以上实施例仅用以说明本发明的技术方案而非限制,尽管参照以上较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者者等同替换都不应脱离本发明技术方案的精神和范围。

Claims (10)

1.一种印刷电路板的信号群延迟分析系统,运行于计算机中,该计算机连接有信号量测设备以及显示设备,其特征在于,该系统包括:
S参数矩阵创建模块,用于利用信号量测设备从印刷电路板量测数据信号线与时钟信号线的多组S参数,以及利用电路模拟软件根据S参数构建一个S参数矩阵;
S参数差模分析模块,通过分析S参数矩阵的S参数来规整数据信号线与时钟信号线的端口连接关系,以及从S参数矩阵中分析出数据信号线与时钟信号线的S参数差模;
群延迟计算模块,用于根据数据信号线的数据传输频率和S参数差模计算数据信号线的第一群延迟,以及根据时钟信号线的时钟频率和S参数差模计算时钟信号线的第二群延迟;
群延迟分析模块,用于计算第一群延迟与第二群延迟的群延迟时间差,判断群延迟时间差是否符合设计要求,当群延迟时间差不符合设计要求时,将数据信号线与时钟信号线的群延迟显示在显示设备上。
2.如权利要求1所述的信号群延迟分析系统,其特征在于,所述的S参数差模分析模块还用于当数据信号线与时钟信号线的端口连接关系为非标准端口连接关系时将数据信号线与时钟信号线的端口连接关系定义为标准端口连接关系。
3.如权利要求1所述的信号群延迟分析系统,其特征在于,所述的群延迟计算模块将S参数差模分解为频率大小与相位两部份,将相位部份对数据传输频率进行微分计算出数据信号线的第一群延迟,以及将相位部份对时钟频率进行微分计算出时钟信号线的第二群延迟。
4.如权利要求1所述的信号群延迟分析系统,其特征在于,所述的S参数是一种信号频率特性的电气参数,其随着信号频率的变化而变化。
5.如权利要求1所述的信号群延迟分析系统,其特征在于,所述的电路模拟软件是一种在给定集成电路结构以及电子元件参数的条件下模拟出集成电路并计算集成电路性能的电路模拟程序。
6.一种印刷电路板的信号群延迟分析方法,应用于计算机中,该计算机连接有信号量测设备以及显示设备,其特征在于,该方法包括:
利用信号量测设备从印刷电路板量测数据信号线与时钟信号线的多组S参数,并利用电路模拟软件根据S参数构建一个S参数矩阵;
通过分析S参数矩阵的S参数来规整数据信号线与时钟信号线的端口连接关系;
从S参数矩阵中分析出数据信号线与时钟信号线的S参数差模;
根据数据信号线的数据传输频率和S参数差模计算数据信号线的第一群延迟;
根据时钟信号线的时钟频率和S参数差模计算时钟信号线的第二群延迟;
计算第一群延迟与第二群延迟的群延迟时间差;
判断群延迟时间差是否符合设计要求;以及
当群延迟时间差不符合设计要求时,将数据信号线与时钟信号线的群延迟显示在显示设备上。
7.如权利要求6所述的信号群延迟分析方法,其特征在于,该方法还包括步骤:
当数据信号线与时钟信号线的端口连接关系为非标准端口连接关系时,将数据信号线与时钟信号线的端口连接关系定义为标准端口连接关系。
8.如权利要求6所述的信号群延迟分析方法,其特征在于,所述的S参数差模分解为频率大小与相位两部份,所述的第一群延迟是将相位部份对数据传输频率进行微分计算得出,所述的第二群延迟是将相位部份对时钟频率进行微分计算得出。
9.如权利要求6所述的信号群延迟分析方法,其特征在于,所述的S参数是一种反应信号频率特性的电气参数,其随着信号频率的变化而变化。
10.如权利要求6所述的信号群延迟分析方法,其特征在于,所述的电路模拟软件是一种在给定集成电路结构以及电子元件参数的条件下模拟出集成电路并计算集成电路性能的电路模拟程序。
CN2011101789603A 2011-06-29 2011-06-29 印刷电路板的信号群延迟分析系统及方法 Pending CN102854451A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101789603A CN102854451A (zh) 2011-06-29 2011-06-29 印刷电路板的信号群延迟分析系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101789603A CN102854451A (zh) 2011-06-29 2011-06-29 印刷电路板的信号群延迟分析系统及方法

Publications (1)

Publication Number Publication Date
CN102854451A true CN102854451A (zh) 2013-01-02

Family

ID=47401202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101789603A Pending CN102854451A (zh) 2011-06-29 2011-06-29 印刷电路板的信号群延迟分析系统及方法

Country Status (1)

Country Link
CN (1) CN102854451A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107480390A (zh) * 2017-08-23 2017-12-15 京东方科技集团股份有限公司 信号延迟的补偿方法、装置及计算机设备
CN111360809A (zh) * 2018-12-25 2020-07-03 深圳市优必选科技有限公司 机器人的信号指令控制方法、装置及终端设备
CN112052043A (zh) * 2020-08-10 2020-12-08 烽火通信科技股份有限公司 嵌入式系统内存条参数适配方法、装置、设备及存储介质
CN112462136A (zh) * 2019-09-06 2021-03-09 英业达科技有限公司 检测差动信号的方法
CN112507650A (zh) * 2020-11-19 2021-03-16 浪潮电子信息产业股份有限公司 一种ddr布线的等长设计方法及相关组件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529414A (zh) * 2003-10-09 2004-09-15 智慧第一公司 集成电路时序调试装置及方法
CN1842715A (zh) * 2003-09-12 2006-10-04 爱德万测试株式会社 测试装置
CN1934455A (zh) * 2004-03-26 2007-03-21 爱德万测试株式会社 测试装置与测试方法
CN101325410A (zh) * 2007-06-15 2008-12-17 联发科技股份有限公司 延迟电路以及延迟方法
CN101629980A (zh) * 2009-09-10 2010-01-20 南京师范大学 基于散射参数的emi滤波器性能测试方法
EP2159928A1 (en) * 2008-09-01 2010-03-03 Fujitsu Limited Apparatus and method for desiging signal transmission system
CN101867357A (zh) * 2009-04-15 2010-10-20 海力士半导体有限公司 信号频率改变电路及其频率改变方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1842715A (zh) * 2003-09-12 2006-10-04 爱德万测试株式会社 测试装置
CN1529414A (zh) * 2003-10-09 2004-09-15 智慧第一公司 集成电路时序调试装置及方法
CN1934455A (zh) * 2004-03-26 2007-03-21 爱德万测试株式会社 测试装置与测试方法
CN101325410A (zh) * 2007-06-15 2008-12-17 联发科技股份有限公司 延迟电路以及延迟方法
EP2159928A1 (en) * 2008-09-01 2010-03-03 Fujitsu Limited Apparatus and method for desiging signal transmission system
CN101867357A (zh) * 2009-04-15 2010-10-20 海力士半导体有限公司 信号频率改变电路及其频率改变方法
CN101629980A (zh) * 2009-09-10 2010-01-20 南京师范大学 基于散射参数的emi滤波器性能测试方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107480390A (zh) * 2017-08-23 2017-12-15 京东方科技集团股份有限公司 信号延迟的补偿方法、装置及计算机设备
CN107480390B (zh) * 2017-08-23 2020-08-21 京东方科技集团股份有限公司 信号延迟的补偿方法、装置及计算机设备
CN111360809A (zh) * 2018-12-25 2020-07-03 深圳市优必选科技有限公司 机器人的信号指令控制方法、装置及终端设备
CN111360809B (zh) * 2018-12-25 2021-12-31 深圳市优必选科技有限公司 机器人的信号指令控制方法、装置及终端设备
CN112462136A (zh) * 2019-09-06 2021-03-09 英业达科技有限公司 检测差动信号的方法
CN112462136B (zh) * 2019-09-06 2022-07-22 英业达科技有限公司 检测差动信号的方法
CN112052043A (zh) * 2020-08-10 2020-12-08 烽火通信科技股份有限公司 嵌入式系统内存条参数适配方法、装置、设备及存储介质
CN112052043B (zh) * 2020-08-10 2022-07-01 烽火通信科技股份有限公司 嵌入式系统内存条参数适配方法、装置、设备及存储介质
CN112507650A (zh) * 2020-11-19 2021-03-16 浪潮电子信息产业股份有限公司 一种ddr布线的等长设计方法及相关组件

Similar Documents

Publication Publication Date Title
US8504334B2 (en) Simulating the transmission and simultaneous switching output noise of signals in a computer system
CN102854451A (zh) 印刷电路板的信号群延迟分析系统及方法
US7559045B2 (en) Database-aided circuit design system and method therefor
CN101413973B (zh) 一种线路板特性阻抗测试系统和方法
US7461363B2 (en) System and method for analyzing response values sum of differential signals
CN104392073A (zh) 一种基于故障物理的电子产品可靠性加速试验方法
CN103765175B (zh) 识别声学噪声的电学源
US8239815B2 (en) System and method for inspecting layout of a printed circuit board
JP2009238130A (ja) プリント基板設計装置およびプリント基板設計方法
WO2021248849A1 (zh) 一种驱动电压生成方法、装置、存储介质和电子设备
CN106604550A (zh) 一种线路阻抗调节方法和系统
CN114611304A (zh) 一种用于信号完整性仿真的激励信号生成方法及装置
TW201300802A (zh) 印刷電路板之訊號群延遲分析系統及方法
US9633164B2 (en) System and method for signal integrity waveform decomposition analysis
US8249847B2 (en) Simulation system and method for manufacturing printed circuit board
JP3988623B2 (ja) 電子回路特性解析コンピュータプログラム及び特性解析方法
CN114330221B (zh) 计分板实现方法、计分板、电子设备及存储介质
CN101539610B (zh) 印刷电路板讯号线温升估算系统及方法
JPH09274623A (ja) 伝送線路シミュレーションシステムとそれを用いた伝送線路シミュレーション方法
US7284216B2 (en) System and method for verifying signal propagation delays of circuit traces of a PCB layout
JP6252494B2 (ja) 設計支援装置、設計支援方法及びプログラム
US20100057389A1 (en) Evaluating apparatus, a recording medium storing an evaluating program, and method for designing signal transmission system
CN107480376B (zh) 一种分析Clock信号的方法
CN101303703A (zh) 穿引通孔的开设系统及方法
CN113704035B (zh) 一种时延检测方法、装置及相关设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130102