JP2797467B2 - 量子化器および逆量子化器 - Google Patents
量子化器および逆量子化器Info
- Publication number
- JP2797467B2 JP2797467B2 JP16755589A JP16755589A JP2797467B2 JP 2797467 B2 JP2797467 B2 JP 2797467B2 JP 16755589 A JP16755589 A JP 16755589A JP 16755589 A JP16755589 A JP 16755589A JP 2797467 B2 JP2797467 B2 JP 2797467B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- input signal
- quantizer
- output signal
- smaller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル信号の量子化器および逆量子化
器に関するものである。
器に関するものである。
ディジタル化され、さらに直交交換された画像信号の
量子化としては、例えば米国特許(1987年11月3日)N
o.4,704,628に記載のものが知られている。当該文献の
量子化では、閾値Tcより小さい信号は0にし、閾値Tcよ
り大きい信号には均一ステップ幅Nfの逆数1/Nfを乗算し
ており、乗算器を内蔵したプロセッサで実現しやすい構
成となっている。
量子化としては、例えば米国特許(1987年11月3日)N
o.4,704,628に記載のものが知られている。当該文献の
量子化では、閾値Tcより小さい信号は0にし、閾値Tcよ
り大きい信号には均一ステップ幅Nfの逆数1/Nfを乗算し
ており、乗算器を内蔵したプロセッサで実現しやすい構
成となっている。
乗算器内蔵のプロセッサでは、均一ステップ幅の量子
化を行うのは容易である。他方、画像信号の予測誤差信
号の量子化では、信号レベルが大きい所でステップ幅を
大きくすると、限られたステップ数で量子化する時の過
負荷対策として効果があることが知られている。
化を行うのは容易である。他方、画像信号の予測誤差信
号の量子化では、信号レベルが大きい所でステップ幅を
大きくすると、限られたステップ数で量子化する時の過
負荷対策として効果があることが知られている。
このようなステップ幅が途中で変化する量子化を、プ
ロセッサに内蔵された乗算器を用いて従来技術により実
現する場合には、ステップ幅が変化する所で信号を場合
分けし、ステップ幅の逆数に対応する乗算定数を変え、
また、補正定数を加減算しなければならない。例えば、
第4図に示すように、出力値が0となる入力信号を−T1
からT1までの幅2T1とし、入力レベルT1+12・g1でステ
ップ幅がg1からg2に、入力レベルT1+l2・g1+(l3−
l2)・g2でステップ幅がg2からg3に変化する場合を例に
とると、量子化処理は第5図のようになる。
ロセッサに内蔵された乗算器を用いて従来技術により実
現する場合には、ステップ幅が変化する所で信号を場合
分けし、ステップ幅の逆数に対応する乗算定数を変え、
また、補正定数を加減算しなければならない。例えば、
第4図に示すように、出力値が0となる入力信号を−T1
からT1までの幅2T1とし、入力レベルT1+12・g1でステ
ップ幅がg1からg2に、入力レベルT1+l2・g1+(l3−
l2)・g2でステップ幅がg2からg3に変化する場合を例に
とると、量子化処理は第5図のようになる。
ステップ幅の逆数1/g1,1/g2,1/g3の他に、ステップ幅
変更点の値T1+l2・g1,T1+l2・g1+(l3−l2)・g2や
補正定数g1−T1,(l2+1)・g2−(T+l2・g1)を用
意しなければならない。
変更点の値T1+l2・g1,T1+l2・g1+(l3−l2)・g2や
補正定数g1−T1,(l2+1)・g2−(T+l2・g1)を用
意しなければならない。
初段のステップ幅g1として多種類の特性が必要な場合
には、ステップ幅の逆数1/g1だけでなくステップ幅変更
点の値や補正定数を、量子化特性に合わせて切り替えな
ければならず、処理が複雑になり、あるいは装置が大き
くなるという欠点があった。
には、ステップ幅の逆数1/g1だけでなくステップ幅変更
点の値や補正定数を、量子化特性に合わせて切り替えな
ければならず、処理が複雑になり、あるいは装置が大き
くなるという欠点があった。
このような欠点を回避する一方法として、RAMまたはR
OMに量子化特性を記憶させ、入力信号をアドレスとして
信号を変換する方法もある。しかし、画像信号を予測誤
差を直交変換したデータを量子化する場合には、入力デ
ータは12ビット以上の有効桁を持ち、量子化用のRAM/RO
Mはそれに見合う容量が必要になるので、RAM/ROMの容量
の小さいプロセッサでは、このような方法の採用は困難
であった。同様のことは逆量子化器についても言える。
OMに量子化特性を記憶させ、入力信号をアドレスとして
信号を変換する方法もある。しかし、画像信号を予測誤
差を直交変換したデータを量子化する場合には、入力デ
ータは12ビット以上の有効桁を持ち、量子化用のRAM/RO
Mはそれに見合う容量が必要になるので、RAM/ROMの容量
の小さいプロセッサでは、このような方法の採用は困難
であった。同様のことは逆量子化器についても言える。
本発明の目的は、信号レベルが大きい所でステップ幅
が大きくなる量子化器を、乗算器内蔵プロセッサで容易
に実現できる構成を提供することにある。また前記量子
化器の逆操作を行う逆量子化器を、乗算器内蔵プロセッ
サで容易に実現できる構成を提供することにある。
が大きくなる量子化器を、乗算器内蔵プロセッサで容易
に実現できる構成を提供することにある。また前記量子
化器の逆操作を行う逆量子化器を、乗算器内蔵プロセッ
サで容易に実現できる構成を提供することにある。
本発明による量子化器は、入力信号の絶対値が第一の
閾値T1より小さい場合には0を出力し、入力信号がT1よ
り大きい場合にはg1−T1を加算したのち1/g1を乗算し、
入力信号が−T1より小さい場合にはg1−T1を減算したの
ち1/g1を乗算して出力する量子化手段を第一段とし、絶
対値が当該段に設定された閾値1n+1を越える前段量子
化手段の出力信号に対して、前段の出力信号がln+1よ
り大きい場合には(ln+1)(kn−1)を加算したのち
1/knを乗算し、前段の出力信号が−(ln+1)より小さ
い場合には、(ln+1)(kn−1)を減算したのち1/kn
を乗算して出力する量子化手段を第二段以降に縦続接続
するようにしている。
閾値T1より小さい場合には0を出力し、入力信号がT1よ
り大きい場合にはg1−T1を加算したのち1/g1を乗算し、
入力信号が−T1より小さい場合にはg1−T1を減算したの
ち1/g1を乗算して出力する量子化手段を第一段とし、絶
対値が当該段に設定された閾値1n+1を越える前段量子
化手段の出力信号に対して、前段の出力信号がln+1よ
り大きい場合には(ln+1)(kn−1)を加算したのち
1/knを乗算し、前段の出力信号が−(ln+1)より小さ
い場合には、(ln+1)(kn−1)を減算したのち1/kn
を乗算して出力する量子化手段を第二段以降に縦続接続
するようにしている。
本発明の逆量子化器は、入力信号の絶対値が閾値ln+
1を越えるときに、入力信号が1n+1より大きい場合に
はknを乗算したのち(ln+1/2)(kn−1)を減算し、
入力信号が−(ln+1)より小さい場合にはknを乗算し
たのち(ln+1/2)(kn−1)を加算して出力する逆量
子化手段を第一段とし、絶対値が当該段に設定された閾
値li+1(2≦i≦n−1)を越える前段逆量子化手段
の出力信号に対して、前段出力信号がli+1より大きい
場合にはkiを乗算したのち(li+1/2)(ki−1)を減
算し、前段の出力信号が−(li+1)より小さい場合に
はkiを乗算したのち(li+1/2)(ki−1)を加算して
出力する逆量子化手段を第二段以降に縦続接続し、前段
の出力信号が正の数の場合にはg1を乗算したのちにg1/2
−T1を減算し、前段の出力信号が負の数の場合にはg1を
乗算したのちにg1/2−T1を加算して出力する逆量子化手
段を最終段とするようにしている。
1を越えるときに、入力信号が1n+1より大きい場合に
はknを乗算したのち(ln+1/2)(kn−1)を減算し、
入力信号が−(ln+1)より小さい場合にはknを乗算し
たのち(ln+1/2)(kn−1)を加算して出力する逆量
子化手段を第一段とし、絶対値が当該段に設定された閾
値li+1(2≦i≦n−1)を越える前段逆量子化手段
の出力信号に対して、前段出力信号がli+1より大きい
場合にはkiを乗算したのち(li+1/2)(ki−1)を減
算し、前段の出力信号が−(li+1)より小さい場合に
はkiを乗算したのち(li+1/2)(ki−1)を加算して
出力する逆量子化手段を第二段以降に縦続接続し、前段
の出力信号が正の数の場合にはg1を乗算したのちにg1/2
−T1を減算し、前段の出力信号が負の数の場合にはg1を
乗算したのちにg1/2−T1を加算して出力する逆量子化手
段を最終段とするようにしている。
本発明による量子化器は、量子化手段の縦続構成とな
っており、第2段以降の量子化手段の特性を固定したま
までも、初段の量子化特性を変えるだけで種々の量子化
特性が実現できる。第2段以降を固定すれば、量子化特
性を変えるのは初段の量子化定数の切り替えだけである
ので、従来技術より簡単な処理、あるいは小さい装置で
実現できる。
っており、第2段以降の量子化手段の特性を固定したま
までも、初段の量子化特性を変えるだけで種々の量子化
特性が実現できる。第2段以降を固定すれば、量子化特
性を変えるのは初段の量子化定数の切り替えだけである
ので、従来技術より簡単な処理、あるいは小さい装置で
実現できる。
また本発明による逆量子化器も、逆量子化手段の縦続
構成となっており、最終段より前の逆量子化手段の特性
も固定したままで、最終段の逆量子化特性を変えるだけ
で前記量子化器の種々の量子化特性に対応できる。最終
段より前の段を固定すれば、逆量子化特性を変えるのは
最終段の逆量子化定数の切り替えだけであるので、従来
技術より簡単な処理、あるいは小さい装置で実現でき
る。
構成となっており、最終段より前の逆量子化手段の特性
も固定したままで、最終段の逆量子化特性を変えるだけ
で前記量子化器の種々の量子化特性に対応できる。最終
段より前の段を固定すれば、逆量子化特性を変えるのは
最終段の逆量子化定数の切り替えだけであるので、従来
技術より簡単な処理、あるいは小さい装置で実現でき
る。
第1図は、本発明による量子化器の一実施例の構成を
示す図である。
示す図である。
第1図において、量子化器はn段に分かれている。
第1段では、判定回路1で入力信号が閾値T1以上か、
閾値−T1以下か、あるいはその間の値かを判定し、入力
信号が−T1より大きくT1より小さい場合には回路2から
0を出力し、入力信号が閾値−T1以上の場合には加算器
3でg1−T1を加算した後、乗算器4で1/g1を乗算し、入
力信号が閾値T1以下の場合には加算器5でg1−T1を減算
した後、乗算器6で1/g1を乗算する。
閾値−T1以下か、あるいはその間の値かを判定し、入力
信号が−T1より大きくT1より小さい場合には回路2から
0を出力し、入力信号が閾値−T1以上の場合には加算器
3でg1−T1を加算した後、乗算器4で1/g1を乗算し、入
力信号が閾値T1以下の場合には加算器5でg1−T1を減算
した後、乗算器6で1/g1を乗算する。
第2段では、判定回路7で入力信号が閾値I2+1以上
か、閾値−(l2+1)以下か、あるいはその間の値かを
判定し、入力信号が−(l2+1)より大きく12+1より
小さい場合には何もせず、入力信号が閾値l2+1以上の
場合には加算器8で(l2+1)(k2−1)を加算した
後、乗算器9で1/k2を乗算し、入力信号が閾値−(l2+
1)以下の場合には加算器10で(l2+1)(k2−1)を
減算した後、乗算器11で1/k2を乗算する。
か、閾値−(l2+1)以下か、あるいはその間の値かを
判定し、入力信号が−(l2+1)より大きく12+1より
小さい場合には何もせず、入力信号が閾値l2+1以上の
場合には加算器8で(l2+1)(k2−1)を加算した
後、乗算器9で1/k2を乗算し、入力信号が閾値−(l2+
1)以下の場合には加算器10で(l2+1)(k2−1)を
減算した後、乗算器11で1/k2を乗算する。
第3段から第n段は第2段と同様で、第n段では、判
定回路17で入力信号が閾値ln+1以上か、閾値−(ln+
1)か、あるいはその間の値かを判定し、入力信号が−
(ln+1)より大きくln+1より小さい場合にも何もせ
ず、入力信号が閾値ln+1以上の場合には加算器18(ln
+1)(kn−1)を加算した後、乗算器19で1/knを乗算
し、入力信号が閾値−(ln+1)以下の場合には加算器
20で(ln+1)(kn−1)を減算した後、乗産器21で1/
knを乗算する。
定回路17で入力信号が閾値ln+1以上か、閾値−(ln+
1)か、あるいはその間の値かを判定し、入力信号が−
(ln+1)より大きくln+1より小さい場合にも何もせ
ず、入力信号が閾値ln+1以上の場合には加算器18(ln
+1)(kn−1)を加算した後、乗算器19で1/knを乗算
し、入力信号が閾値−(ln+1)以下の場合には加算器
20で(ln+1)(kn−1)を減算した後、乗産器21で1/
knを乗算する。
各段では、ステップ幅の逆数を乗算しているので、均
一なステップ幅の逆数を乗算しているので、均一なステ
ップ幅の量子化が行われる。
一なステップ幅の逆数を乗算しているので、均一なステ
ップ幅の量子化が行われる。
第3図は、第1図の量子化器で実現される量子化特性
である。
である。
入力レベルT1からT1+l2・g1まではステップ幅g1で量
子化され、入力レベルT1+l2・g1からT1+l2・g1+(l3
−l2)・k2・g1まではステップ幅k2・g1で量子化され
る。量子化特性の変更は、第1段のステップ幅g1と閾値
T1を変えることで変更ができ、第2段以降は変更しなく
て良い。各段で使用する定数は、第1段では閾値T1と補
正定数g1−T1,乗算定数1/g1であり、第2段以降の例え
ば第i段(2≦i≦n)では閾値li+1と補正定数(li
+1)(ki−1)と乗算定数1/kiの3つであるので、m
種類の量子化特性を実現するのには第1段のみm組の定
数が必要で残りのn−1段の定数を変える必要がないの
で、全体で必要な量子化定数の数は3(m+n−1)と
なる。
子化され、入力レベルT1+l2・g1からT1+l2・g1+(l3
−l2)・k2・g1まではステップ幅k2・g1で量子化され
る。量子化特性の変更は、第1段のステップ幅g1と閾値
T1を変えることで変更ができ、第2段以降は変更しなく
て良い。各段で使用する定数は、第1段では閾値T1と補
正定数g1−T1,乗算定数1/g1であり、第2段以降の例え
ば第i段(2≦i≦n)では閾値li+1と補正定数(li
+1)(ki−1)と乗算定数1/kiの3つであるので、m
種類の量子化特性を実現するのには第1段のみm組の定
数が必要で残りのn−1段の定数を変える必要がないの
で、全体で必要な量子化定数の数は3(m+n−1)と
なる。
第2図は、本発明による逆量子化器の一実施例の構成
を示す図である。
を示す図である。
第2図において、逆量子化器はn段に分かれている。
最終段では、判定回路45で入力信号が正か、負か、あ
るいは0かを判定し、0の場合には何もせず、入力信号
が正の場合には乗算器46でg1を乗算した後、加算器47で
g1/2−T1を減算し、入力信号が負の場合には乗算器48で
g1を乗算した後、加算器49でg1/2−T1を加算する。最終
段直前の段では、判定回路40で入力信号が閾値l2+1以
上か、閾値−(l2+1)以下か、あるいはその間の値か
を判定し、入力信号が−(l2+1)より大きくl2+1よ
り小さい場合には何もせず、入力信号が閾値l2+1以上
の場合には乗算器41でk2を乗算した後、加算器42で(l2
+1/2)(k2−1)を減算し、入力信号が閾値−(l2+
1)以下の場合には乗算器43でk2を乗算した後、加算器
44で(l2+1/2)(k2−1)を加算する。最終段二つ前
の段から先頭段は最終段直前の段と同様で、最終段を第
1段とし先頭段を第n段とすると、第n段では、判定回
路30で入力信号が閾値ln+1以上か、閾値−(ln+1)
以下か、あるいはその間の値かを判定し、入力信号が−
(ln+1)より大きくln+1より小さい場合には何もせ
ず、入力信号が閾値ln+1以上の場合には乗算器31でkn
を乗算した後、加算器32で(ln+1/2)(kn−1)を減
算し、入力信号が閾値−(ln+1)以下の場合には乗算
器33でknを乗算した後、加算器34で(ln+1/2)(kn−
1)を加算する。各段では、ステップ幅を乗算している
ので、均一なステップ幅の逆量子化が行われる。
るいは0かを判定し、0の場合には何もせず、入力信号
が正の場合には乗算器46でg1を乗算した後、加算器47で
g1/2−T1を減算し、入力信号が負の場合には乗算器48で
g1を乗算した後、加算器49でg1/2−T1を加算する。最終
段直前の段では、判定回路40で入力信号が閾値l2+1以
上か、閾値−(l2+1)以下か、あるいはその間の値か
を判定し、入力信号が−(l2+1)より大きくl2+1よ
り小さい場合には何もせず、入力信号が閾値l2+1以上
の場合には乗算器41でk2を乗算した後、加算器42で(l2
+1/2)(k2−1)を減算し、入力信号が閾値−(l2+
1)以下の場合には乗算器43でk2を乗算した後、加算器
44で(l2+1/2)(k2−1)を加算する。最終段二つ前
の段から先頭段は最終段直前の段と同様で、最終段を第
1段とし先頭段を第n段とすると、第n段では、判定回
路30で入力信号が閾値ln+1以上か、閾値−(ln+1)
以下か、あるいはその間の値かを判定し、入力信号が−
(ln+1)より大きくln+1より小さい場合には何もせ
ず、入力信号が閾値ln+1以上の場合には乗算器31でkn
を乗算した後、加算器32で(ln+1/2)(kn−1)を減
算し、入力信号が閾値−(ln+1)以下の場合には乗算
器33でknを乗算した後、加算器34で(ln+1/2)(kn−
1)を加算する。各段では、ステップ幅を乗算している
ので、均一なステップ幅の逆量子化が行われる。
本発明による量子化器では、m種類の特性を実現する
のに要する量子化定数の数は3(m+n−1)程度であ
り、レベルの大きい所のステップ幅が前段でのステップ
幅の倍数になるという制約はあるが、従来方法では必要
な量子化定数の数が3mn程度になるのと比較すると、こ
の必要な量子化定数の数は非常に少ない。このため、本
発明により、この少ない定数を切り換えることにより多
くの異なった特性が実現される量子化器が得られる。そ
して、多くの異なった特性を実現するのに必要な定数の
数が少ないので、ROM,RAMの容量の小さい乗算器内蔵プ
ロセッサで、このレベルが大きい所でステップ幅を大き
くする量子化器が容易に実現できることがわかる。逆量
子化器についても同様に、本発明により、この少ない定
数を切り換えることにより多くの異なった特性が実現さ
れる逆量子化器が得られる。そして、多くの異なった特
性を実現するのに必要な定数の数が少ないので、ROM,RA
Mの容量の小さい乗算器内蔵プロセッサで、このレベル
が大きい所でステップ幅を大きくする逆量子化器が容易
に実現できる。
のに要する量子化定数の数は3(m+n−1)程度であ
り、レベルの大きい所のステップ幅が前段でのステップ
幅の倍数になるという制約はあるが、従来方法では必要
な量子化定数の数が3mn程度になるのと比較すると、こ
の必要な量子化定数の数は非常に少ない。このため、本
発明により、この少ない定数を切り換えることにより多
くの異なった特性が実現される量子化器が得られる。そ
して、多くの異なった特性を実現するのに必要な定数の
数が少ないので、ROM,RAMの容量の小さい乗算器内蔵プ
ロセッサで、このレベルが大きい所でステップ幅を大き
くする量子化器が容易に実現できることがわかる。逆量
子化器についても同様に、本発明により、この少ない定
数を切り換えることにより多くの異なった特性が実現さ
れる逆量子化器が得られる。そして、多くの異なった特
性を実現するのに必要な定数の数が少ないので、ROM,RA
Mの容量の小さい乗算器内蔵プロセッサで、このレベル
が大きい所でステップ幅を大きくする逆量子化器が容易
に実現できる。
第1図は本発明の量子化器の一実施例の構成を示す図、
第2図は本発明の逆量子化器の一実施例の構成を示す
図、第3図は第1図に示す量子化器の特性を示す図、第
4図は量子化器の一般的特性を示す図、第5図は従来技
術による量子化器の構成を示す図である。 1,7,12,17,30,35,40,45……判定回路、2……0レベル
発生回路、3,5,8,10,13,15,18,20,32,34,37,39,42,44,4
7,49……加算器、4,6,9,11,14,16,19,21,31,33,36,38,4
1,43,46,48……乗算器。
第2図は本発明の逆量子化器の一実施例の構成を示す
図、第3図は第1図に示す量子化器の特性を示す図、第
4図は量子化器の一般的特性を示す図、第5図は従来技
術による量子化器の構成を示す図である。 1,7,12,17,30,35,40,45……判定回路、2……0レベル
発生回路、3,5,8,10,13,15,18,20,32,34,37,39,42,44,4
7,49……加算器、4,6,9,11,14,16,19,21,31,33,36,38,4
1,43,46,48……乗算器。
Claims (2)
- 【請求項1】入力信号の絶対値が第一の閾値T1より小さ
い場合には0を出力し、入力信号がT1より大きい場合に
はg1−T1を加算したのち1/g1を乗算し、入力信号が−T1
より小さい場合にはg1−T1を減算したのち1/g1を乗算し
て出力する量子化手段を第一段とし、 絶対値が当該段に設定された閾値ln+1を越える前段量
子化手段の出力信号に対して、前段の出力信号がln+1
より大きい場合には(ln+1)(kn−1)を加算したの
ち1/knを乗算し、前段の出力信号が−(ln+1)より小
さい場合には、(ln+1)(kn−1)を減算したのち1/
knを乗算して出力する量子化手段を第二段以降に縦続接
続するようにしたことを特徴とする量子化器。 - 【請求項2】入力信号の絶対値が閾値ln+1を越えると
きに、入力信号がln+1より大きい場合にはknを乗算し
たのち(ln+1/2)(kn−1)を減算し、入力信号が−
(ln+1)より小さい場合にはknを乗算したのち(ln+
1/2)(kn−1)を加算して出力する逆量子化手段を第
一段とし、 絶対値が当該段に設定された閾値li+1(2≦i≦n−
1)を越える前段逆量子化手段の出力信号に対して、前
段出力信号がli+1より大きい場合にはkiを乗算したの
ち(li+1/2)(ki−1)を減算し、前段の出力信号が
−(li+1)より小さい場合にはkiを乗算したのち(li
+1/2)(ki−1)を加算して出力する逆量子化手段を
第二段以降に縦続接続し、 前段の出力信号が正の数の場合にはg1を乗算したのちに
g1/2−T1を減算し、前段の出力信号が負の数の場合には
g1を乗算したのちにg1/2−T1を加算して出力する逆量子
化手段を最終段とするようにしたことを特徴とする逆量
子化器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16755589A JP2797467B2 (ja) | 1989-06-28 | 1989-06-28 | 量子化器および逆量子化器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16755589A JP2797467B2 (ja) | 1989-06-28 | 1989-06-28 | 量子化器および逆量子化器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0332116A JPH0332116A (ja) | 1991-02-12 |
JP2797467B2 true JP2797467B2 (ja) | 1998-09-17 |
Family
ID=15851896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16755589A Expired - Lifetime JP2797467B2 (ja) | 1989-06-28 | 1989-06-28 | 量子化器および逆量子化器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2797467B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS557970B2 (ja) * | 1973-01-22 | 1980-02-29 | ||
JP2537245B2 (ja) * | 1987-09-17 | 1996-09-25 | 富士通株式会社 | ゲイン/シェイプ・ベクトル量子化方式 |
-
1989
- 1989-06-28 JP JP16755589A patent/JP2797467B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0332116A (ja) | 1991-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2940304B2 (ja) | 高能率符号化装置および高能率符号化方法および高能率符号化装置の復号装置 | |
JPH09167946A (ja) | Csdフィルターの信号処理方法及びその回路 | |
JPS5838023A (ja) | 第1および第2の2進数の2進減算を行うデジタルフイルタを含む装置 | |
JPH05314165A (ja) | 擬似移動平均回路 | |
EP0637797B1 (en) | Calculation apparatus | |
JPH0731592B2 (ja) | 除算回路 | |
JP2797467B2 (ja) | 量子化器および逆量子化器 | |
JPH11212768A (ja) | 対数値算出回路 | |
US5801974A (en) | Calculation method and circuit for obtaining a logarithmic approximation value | |
JP3136785B2 (ja) | データ圧縮装置 | |
JP3041563B2 (ja) | 有限インパルス応答フィルタ | |
EP1098507A2 (en) | Image processing apparatus | |
JP2000047852A (ja) | 乗算装置、該乗算装置を複数備える固定係数型firディジタルフィルタ | |
JPH0662284A (ja) | 雑音除去装置 | |
JPS5970308A (ja) | デイジタルフイルタ | |
JP3213957B2 (ja) | 画像信号処理回路 | |
JP2569976B2 (ja) | ディジタルフィルタ | |
KR100321705B1 (ko) | 2의멱수함수를이용한신경회로망의비선형함수변환장치및그방법 | |
JP2508473B2 (ja) | 変換符号化におけるバツフアリング装置 | |
JP3225614B2 (ja) | データ圧縮装置 | |
JPS60254372A (ja) | 積和演算装置 | |
KR930008434B1 (ko) | 코드발생에 의한 데이타 멀티플렉싱 방법 및 장치 | |
JP2752810B2 (ja) | 輪郭修整回路 | |
JP2826678B2 (ja) | ディジタル信号の圧伸方法及びその装置 | |
KR100431354B1 (ko) | 곱셈기 회로 |