JPH11212768A - 対数値算出回路 - Google Patents
対数値算出回路Info
- Publication number
- JPH11212768A JPH11212768A JP10011810A JP1181098A JPH11212768A JP H11212768 A JPH11212768 A JP H11212768A JP 10011810 A JP10011810 A JP 10011810A JP 1181098 A JP1181098 A JP 1181098A JP H11212768 A JPH11212768 A JP H11212768A
- Authority
- JP
- Japan
- Prior art keywords
- value
- data
- logarithmic
- multiplier
- mantissa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/556—Logarithmic or exponential functions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【課題】 デシベル値の演算を簡単な回路で高速に行
う。 【解決手段】 入力されてくるデータｘの対数をとり、
デシベル値ｙを演算算出する。分離部１０において、ｘ
＝ａ・２bの式に基づき、仮数値ａと指数値ｂとに分け
る。ａに対する対数値１０・ｌｏｇ10ａをＲＯＭ１２か
ら読み出す。また、乗算器１４で、ｂに対し２の対数に
ついての定数１０・ｌｏｇ10２を乗算する。ＲＯＭ１２
から読み出されたａの対数値と、乗算器から出力される
ｂ・１０・ｌｏｇ10２を加算器１６で加算し、デシベル
値ｙを得る。
う。 【解決手段】 入力されてくるデータｘの対数をとり、
デシベル値ｙを演算算出する。分離部１０において、ｘ
＝ａ・２bの式に基づき、仮数値ａと指数値ｂとに分け
る。ａに対する対数値１０・ｌｏｇ10ａをＲＯＭ１２か
ら読み出す。また、乗算器１４で、ｂに対し２の対数に
ついての定数１０・ｌｏｇ10２を乗算する。ＲＯＭ１２
から読み出されたａの対数値と、乗算器から出力される
ｂ・１０・ｌｏｇ10２を加算器１６で加算し、デシベル
値ｙを得る。
Description
【０００１】
【発明の属する技術分野】入力されてくるデータｘの対
数値ｙを演算算出するデシベル値算出回路、特にデータ
ｘ＝ａ・２bの式に基づき、仮数値ａと指数値ｂに分け
て演算算出するものに関する。
数値ｙを演算算出するデシベル値算出回路、特にデータ
ｘ＝ａ・２bの式に基づき、仮数値ａと指数値ｂに分け
て演算算出するものに関する。
【０００２】
【従来の技術】従来より、オーディオデータや画像デー
タの記憶や伝送においては、データを符号化して圧縮す
る処理が行われる。このような処理の際にデータの対数
をとりデシベル値の計算が行われる場合がある。例え
ば、このデータの符号化圧縮処理には、通常データに対
して所定のビット数を割り当てて、量子化する処理が含
まれる。そして、量子化ビット数の割当の際に、信号レ
ベルを参照することがよく行われ、この場合データのデ
シベル値の計算が必要になる。
タの記憶や伝送においては、データを符号化して圧縮す
る処理が行われる。このような処理の際にデータの対数
をとりデシベル値の計算が行われる場合がある。例え
ば、このデータの符号化圧縮処理には、通常データに対
して所定のビット数を割り当てて、量子化する処理が含
まれる。そして、量子化ビット数の割当の際に、信号レ
ベルを参照することがよく行われ、この場合データのデ
シベル値の計算が必要になる。
【０００３】入力データ値をｘ、デシベル値をｙとした
とき、デシベル値の計算は、 ｙ＝α・ｌｏｇ10ｘ という対数計算により、行われる。ここで、αは１０ま
たは２０などの定数である。
とき、デシベル値の計算は、 ｙ＝α・ｌｏｇ10ｘ という対数計算により、行われる。ここで、αは１０ま
たは２０などの定数である。
【０００４】従来は、このような計算は、マイクロコン
ピュータにより、ソフト的に演算算出していた。
ピュータにより、ソフト的に演算算出していた。
【０００５】
【発明が解決しようとする課題】しかし、このような演
算をソフト的に行うと、時間がかかるという問題があっ
た。特に、ＭＤ（ミニ・ディスク）などの録音再生装置
などでは、このようなデータ処理を行う回路を１つの集
積回路にまとめたいという要望があり、その場合には回
路全体を簡単な回路で形成すると共に、演算を十分高速
で行いたい。そこで、演算のための回路をハードで構成
すると共に、この回路構成を簡単なものにしたいという
要望がある。
算をソフト的に行うと、時間がかかるという問題があっ
た。特に、ＭＤ（ミニ・ディスク）などの録音再生装置
などでは、このようなデータ処理を行う回路を１つの集
積回路にまとめたいという要望があり、その場合には回
路全体を簡単な回路で形成すると共に、演算を十分高速
で行いたい。そこで、演算のための回路をハードで構成
すると共に、この回路構成を簡単なものにしたいという
要望がある。
【０００６】本発明は、上記課題に鑑みなされたもので
あり、比較的簡単な小規模の回路で上記演算を行うこと
ができる復号化装置を提供することを目的とする。
あり、比較的簡単な小規模の回路で上記演算を行うこと
ができる復号化装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、入力されてく
るデータｘの対数値ｙを算出する対数値算出回路であっ
て、ｘ＝ａ・２bの式に基づき、上記データｘを仮数値
ａと指数値ｂとに分ける分離部と、上記仮数値ａに対応
して予め決定した対数値を複数個記憶するテーブルと、
上記指数値ｂに２の対数値の整数倍の定数値を乗算する
乗算器と、上記仮数値ａに基づいて上記テーブルから選
択的に読み出された対数値と、上記乗算器から出力され
る乗算値とを加算する加算器と、を有することを特徴と
する。
るデータｘの対数値ｙを算出する対数値算出回路であっ
て、ｘ＝ａ・２bの式に基づき、上記データｘを仮数値
ａと指数値ｂとに分ける分離部と、上記仮数値ａに対応
して予め決定した対数値を複数個記憶するテーブルと、
上記指数値ｂに２の対数値の整数倍の定数値を乗算する
乗算器と、上記仮数値ａに基づいて上記テーブルから選
択的に読み出された対数値と、上記乗算器から出力され
る乗算値とを加算する加算器と、を有することを特徴と
する。
【０００８】このように、入力データｘについて、仮数
値ａと指数値ｂに分けて取り扱う。これによって、ＲＯ
Ｍ１２は、ｌｏｇ10ａに関するテーブルを記憶しておけ
ばよく、かなり小さなものでよい。また、指数値ｂにつ
いては、乗算器において定数ｎ・ｌｏｇ10２（ｎは整
数）と乗算する。そして、ＲＯＭからの出力と、乗算器
の出力とを加算器において加算することで、計算結果ｙ
を得ることができる。従って、小さなテーブルと、乗算
と加算を１回ずつ行えばよく、回路を簡単にして、高速
の演算が行える。
値ａと指数値ｂに分けて取り扱う。これによって、ＲＯ
Ｍ１２は、ｌｏｇ10ａに関するテーブルを記憶しておけ
ばよく、かなり小さなものでよい。また、指数値ｂにつ
いては、乗算器において定数ｎ・ｌｏｇ10２（ｎは整
数）と乗算する。そして、ＲＯＭからの出力と、乗算器
の出力とを加算器において加算することで、計算結果ｙ
を得ることができる。従って、小さなテーブルと、乗算
と加算を１回ずつ行えばよく、回路を簡単にして、高速
の演算が行える。
【０００９】また、本発明の好適な態様によれば、上記
分離部は、固定小数点で表される上記データｘを浮動小
数点に変換する変換手段を含むことを特徴とする。
分離部は、固定小数点で表される上記データｘを浮動小
数点に変換する変換手段を含むことを特徴とする。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態（以下
実施形態という）について、図面に基づいて説明する。
実施形態という）について、図面に基づいて説明する。
【００１１】図１は、実施形態の装置の全体構成を示す
ブロック図である。入力データｘは、分離部１０に入力
され、ｘ＝ａ・２bに従い、仮数値ａと、指数値ｂに分
離される。分離部１０は、入力データｘが浮動小数点デ
ータである場合には、仮数値ａと、指数値ｂとを単に分
離するだけである。固定小数点データの場合には、この
分離部１０において、固定小数点から浮動小数点への変
換を行った後、仮数値ａと指数値ｂとに分離する。一般
的な浮動小数点表示の場合、ａの値は、１＞ａ≧０．５
の間になるように指数値ｂの値を選択する。しかし、ｂ
の選択の仕方によっては、ａをこれ以外の範囲とするこ
ともできるが、この場合もａの最大値が最小値の２倍未
満となるようにする必要がある。
ブロック図である。入力データｘは、分離部１０に入力
され、ｘ＝ａ・２bに従い、仮数値ａと、指数値ｂに分
離される。分離部１０は、入力データｘが浮動小数点デ
ータである場合には、仮数値ａと、指数値ｂとを単に分
離するだけである。固定小数点データの場合には、この
分離部１０において、固定小数点から浮動小数点への変
換を行った後、仮数値ａと指数値ｂとに分離する。一般
的な浮動小数点表示の場合、ａの値は、１＞ａ≧０．５
の間になるように指数値ｂの値を選択する。しかし、ｂ
の選択の仕方によっては、ａをこれ以外の範囲とするこ
ともできるが、この場合もａの最大値が最小値の２倍未
満となるようにする必要がある。
【００１２】そして、仮数値ａは、ＲＯＭ１２にアドレ
スとして供給される。このＲＯＭ１２には、１０・ｌｏ
ｇ10ａの値がテーブルとなって入っている。ここで、こ
のテーブルは、仮数値ａのビット数（精度）などによっ
て、その大きさが変化するが、これは予めシステムによ
って決定される。そこで、システムに応じて必要なデー
タがＲＯＭ１２に記憶されている。このようにして、Ｒ
ＯＭ１２からは、入力されてくる仮数値ａに応じて、１
０・ｌｏｇ10ａの値が出力される。
スとして供給される。このＲＯＭ１２には、１０・ｌｏ
ｇ10ａの値がテーブルとなって入っている。ここで、こ
のテーブルは、仮数値ａのビット数（精度）などによっ
て、その大きさが変化するが、これは予めシステムによ
って決定される。そこで、システムに応じて必要なデー
タがＲＯＭ１２に記憶されている。このようにして、Ｒ
ＯＭ１２からは、入力されてくる仮数値ａに応じて、１
０・ｌｏｇ10ａの値が出力される。
【００１３】一方、分離部１０で得られた指数値ｂは、
乗算器１４に供給される。この乗算器１４には、１０・
ｌｏｇ10２が供給されており、この乗算器１４において
両者の乗算が行われる。従って、この乗算器１４から
は、ｂ・１０・ｌｏｇ10２が出力される。なお、１０・
ｌｏｇ10２は、約３．０の定数であり、システムに応じ
た精度で供給される。
乗算器１４に供給される。この乗算器１４には、１０・
ｌｏｇ10２が供給されており、この乗算器１４において
両者の乗算が行われる。従って、この乗算器１４から
は、ｂ・１０・ｌｏｇ10２が出力される。なお、１０・
ｌｏｇ10２は、約３．０の定数であり、システムに応じ
た精度で供給される。
【００１４】そして、ＲＯＭ１２から出力される１０・
ｌｏｇ10ａと乗算器１４から出力されるｂ・１０・ｌｏ
ｇ10２は、加算器１６に入力され、ここで加算される。
従って、この加算器１６の出力には、 １０・ｌｏｇ10ａ＋ｂ・１０・ｌｏｇ10２＝１０ｌｏｇ
10ａ・２b＝１０ｌｏｇ10ｘ＝ｙ が得られる。
ｌｏｇ10ａと乗算器１４から出力されるｂ・１０・ｌｏ
ｇ10２は、加算器１６に入力され、ここで加算される。
従って、この加算器１６の出力には、 １０・ｌｏｇ10ａ＋ｂ・１０・ｌｏｇ10２＝１０ｌｏｇ
10ａ・２b＝１０ｌｏｇ10ｘ＝ｙ が得られる。
【００１５】このように、本実施形態によれば、入力デ
ータｘについて、仮数値ａと指数値ｂに分けて取り扱
う。これによって、ＲＯＭ１２は、１０ｌｏｇ10ａに関
するテーブルを記憶しておけばよく、かなり小さなもの
でよい。また、指数値ｂについては、乗算器１４におい
て定数１０・ｌｏｇ10２と乗算する。そして、ＲＯＭ１
２からの出力と、乗算器１４の出力とを加算器１６にお
いて加算することで、計算結果ｙを得ることができる。
従って、小さなテーブルと、乗算と加算を１回ずつ行え
ばよく、回路を簡単にして、高速の演算が行える。
ータｘについて、仮数値ａと指数値ｂに分けて取り扱
う。これによって、ＲＯＭ１２は、１０ｌｏｇ10ａに関
するテーブルを記憶しておけばよく、かなり小さなもの
でよい。また、指数値ｂについては、乗算器１４におい
て定数１０・ｌｏｇ10２と乗算する。そして、ＲＯＭ１
２からの出力と、乗算器１４の出力とを加算器１６にお
いて加算することで、計算結果ｙを得ることができる。
従って、小さなテーブルと、乗算と加算を１回ずつ行え
ばよく、回路を簡単にして、高速の演算が行える。
【００１６】例えば、入力データｘが浮動小数点データ
であり、仮数値ａが１≦ａ＜２の範囲にあるとする。そ
して、入力データがｘ＝０１０００１１０が入力されて
きたとする。ここで、このデータｘは、仮数値ａ＝０１
０００１であり、指数値ｂ＝１０である。仮数値ａは、
小数点の位置が、４桁目と５桁目との間であり、０１．
０００１を意味しており、１０進では、ａ＝１．０６２
５である。一方、指数値ｂは１０進でｂ＝２である。従
って、入力データｘを１０進で表せば、ｘ＝０１０００
１１０＝１．０６２５×２2＝４．２５である。
であり、仮数値ａが１≦ａ＜２の範囲にあるとする。そ
して、入力データがｘ＝０１０００１１０が入力されて
きたとする。ここで、このデータｘは、仮数値ａ＝０１
０００１であり、指数値ｂ＝１０である。仮数値ａは、
小数点の位置が、４桁目と５桁目との間であり、０１．
０００１を意味しており、１０進では、ａ＝１．０６２
５である。一方、指数値ｂは１０進でｂ＝２である。従
って、入力データｘを１０進で表せば、ｘ＝０１０００
１１０＝１．０６２５×２2＝４．２５である。
【００１７】このような入力データｘ＝０１０００１１
０が入力されてくると、分離部１０において、ａ＝０１
０００１とｂ＝１０に分離される。そして、ａがＲＯＭ
１２に入力され、対応する値００．０１＝０．２５が出
力される。
０が入力されてくると、分離部１０において、ａ＝０１
０００１とｂ＝１０に分離される。そして、ａがＲＯＭ
１２に入力され、対応する値００．０１＝０．２５が出
力される。
【００１８】一方、ｂ＝１０は、乗算器１４に供給さ
れ、ここでｌｏｇ10２＝１１．００と乗算され、１１
０．００が出力される。そして、加算器１６において、
加算が行われ、ｙ＝１１０．０１が出力される。この１
１０．０１＝６．２５であり、数表などから求められる
１０・ｌｏｇ10４．２５≒６．２８とかなり近い値であ
る。
れ、ここでｌｏｇ10２＝１１．００と乗算され、１１
０．００が出力される。そして、加算器１６において、
加算が行われ、ｙ＝１１０．０１が出力される。この１
１０．０１＝６．２５であり、数表などから求められる
１０・ｌｏｇ10４．２５≒６．２８とかなり近い値であ
る。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
入力データｘについて、仮数値ａと指数値ｂとに分けて
取り扱う。これによって、１０・ｌｏｇ10ａに関するテ
ーブルを記憶しておけば、このテーブルからの出力と、
定数１０・ｌｏｇ10２と指数値ｂを乗算した値との加算
で計算結果を得ることができる。従って、小さなテーブ
ルと、乗算と加算を１回ずつ行えばよく、回路を簡単に
して、高速の演算が行える。
入力データｘについて、仮数値ａと指数値ｂとに分けて
取り扱う。これによって、１０・ｌｏｇ10ａに関するテ
ーブルを記憶しておけば、このテーブルからの出力と、
定数１０・ｌｏｇ10２と指数値ｂを乗算した値との加算
で計算結果を得ることができる。従って、小さなテーブ
ルと、乗算と加算を１回ずつ行えばよく、回路を簡単に
して、高速の演算が行える。
【図１】 実施形態の回路の構成を示すブロック図であ
る。
る。
１０ 分離部、１２ ＲＯＭ、１４ 乗算器、１６ 加
算器。
算器。
Claims (2)
- 【請求項１】 入力されてくるデータｘの対数値ｙを算
出する対数値算出回路であって、 ｘ＝ａ・２bの式に基づき、上記データｘを仮数値ａと
指数値ｂとに分ける分離部と、 上記仮数値ａに対応して予め決定した対数値を複数個記
憶するテーブルと、 上記指数値ｂに２の対数値の整数倍の定数値を乗算する
乗算器と、 上記仮数値ａに基づいて上記テーブルから選択的に読み
出された対数値と、上記乗算器から出力される乗算値と
を加算する加算器と、 を有することを特徴とする対数値算出回路。 - 【請求項２】 上記分離部は、固定小数点で表される上
記データｘを浮動小数点に変換する変換手段を含むこと
を特徴とする請求項１に記載の対数値算出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10011810A JPH11212768A (ja) | 1998-01-23 | 1998-01-23 | 対数値算出回路 |
| US09/233,661 US6345285B1 (en) | 1998-01-23 | 1999-01-19 | Logarithmic value calculation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10011810A JPH11212768A (ja) | 1998-01-23 | 1998-01-23 | 対数値算出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11212768A true JPH11212768A (ja) | 1999-08-06 |
Family
ID=11788187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10011810A Pending JPH11212768A (ja) | 1998-01-23 | 1998-01-23 | 対数値算出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6345285B1 (ja) |
| JP (1) | JPH11212768A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002014700A (ja) * | 2000-06-30 | 2002-01-18 | Canon Inc | 音声信号処理方法、装置および記憶媒体 |
| WO2003009129A1 (en) * | 2001-07-16 | 2003-01-30 | Qualcomm Incorporated | Digital voltage amplifier with logarithmic and exponential conversion |
| WO2003009128A3 (en) * | 2001-07-16 | 2003-09-25 | Qualcomm Inc | Logarithmic lookup tables |
| JP2005184847A (ja) * | 2003-12-23 | 2005-07-07 | Lucent Technol Inc | 送信器内で閉ループ・ゲイン制御を提供する際に利用可能なデジタル検出器 |
| CN112740171A (zh) * | 2018-09-19 | 2021-04-30 | 赛灵思公司 | 乘法和累加电路 |
| CN113721886A (zh) * | 2020-05-25 | 2021-11-30 | 瑞昱半导体股份有限公司 | 对数计算方法及对数计算电路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049343A (en) * | 1997-01-20 | 2000-04-11 | Hitachi, Ltd. | Graphics processing unit and graphics processing system |
| US6678710B1 (en) * | 2000-11-03 | 2004-01-13 | Sun Microsystems, Inc. | Logarithmic number system for performing calculations in a processor |
| US7016541B2 (en) * | 2002-07-23 | 2006-03-21 | Shih-Zheng Kuo | Image processing method for facilitating data transmission |
| US7085421B2 (en) * | 2002-08-05 | 2006-08-01 | Shih-Zheng Kuo | Image processing method for facilitating data transmission |
| US7395300B2 (en) * | 2004-01-27 | 2008-07-01 | Broadcom Corporation | System, and method for calculating product of constant and mixed number power of two |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0572695A1 (en) * | 1992-06-03 | 1993-12-08 | International Business Machines Corporation | A digital circuit for calculating a logarithm of a number |
| US5642305A (en) * | 1995-01-31 | 1997-06-24 | Motorola, Inc. | Logarithm/inverse-logarithm converter and method of using same |
| US5600581A (en) * | 1995-02-22 | 1997-02-04 | Motorola, Inc. | Logarithm/inverse-logarithm converter utilizing linear interpolation and method of using same |
| US5629884A (en) * | 1995-07-28 | 1997-05-13 | Motorola, Inc. | Log converter utilizing offset and method of use thereof |
| US5933360A (en) * | 1996-09-18 | 1999-08-03 | Texas Instruments Incorporated | Method and apparatus for signal compression and processing using logarithmic differential compression |
| US5951629A (en) * | 1997-09-15 | 1999-09-14 | Motorola, Inc. | Method and apparatus for log conversion with scaling |
-
1998
- 1998-01-23 JP JP10011810A patent/JPH11212768A/ja active Pending
-
1999
- 1999-01-19 US US09/233,661 patent/US6345285B1/en not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002014700A (ja) * | 2000-06-30 | 2002-01-18 | Canon Inc | 音声信号処理方法、装置および記憶媒体 |
| WO2003009129A1 (en) * | 2001-07-16 | 2003-01-30 | Qualcomm Incorporated | Digital voltage amplifier with logarithmic and exponential conversion |
| WO2003009128A3 (en) * | 2001-07-16 | 2003-09-25 | Qualcomm Inc | Logarithmic lookup tables |
| US6950841B2 (en) | 2001-07-16 | 2005-09-27 | Qualcomm Incorporated | Logarithmic lookup tables |
| JP2005184847A (ja) * | 2003-12-23 | 2005-07-07 | Lucent Technol Inc | 送信器内で閉ループ・ゲイン制御を提供する際に利用可能なデジタル検出器 |
| CN112740171A (zh) * | 2018-09-19 | 2021-04-30 | 赛灵思公司 | 乘法和累加电路 |
| CN112740171B (zh) * | 2018-09-19 | 2024-03-08 | 赛灵思公司 | 乘法和累加电路 |
| CN113721886A (zh) * | 2020-05-25 | 2021-11-30 | 瑞昱半导体股份有限公司 | 对数计算方法及对数计算电路 |
| CN113721886B (zh) * | 2020-05-25 | 2024-08-27 | 瑞昱半导体股份有限公司 | 对数计算电路的操作方法及对数计算电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6345285B1 (en) | 2002-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4727508A (en) | Circuit for adding and/or subtracting numbers in logarithmic representation | |
| US4682302A (en) | Logarithmic arithmetic logic unit | |
| US20230108799A1 (en) | Chip, terminal, floating-point operation control method, and related apparatus | |
| US7188133B2 (en) | Floating point number storage method and floating point arithmetic device | |
| JP2884057B2 (ja) | 数値フォーマット変換装置 | |
| US6304890B1 (en) | Exponential calculation device and decoding device | |
| JPH11212768A (ja) | 対数値算出回路 | |
| JPH05134851A (ja) | 乗算回路出力方式 | |
| US5511094A (en) | Signal processor for a sub-band coding system | |
| US6737997B2 (en) | Data conversion apparatus and data conversion method | |
| CN113126954A (zh) | 浮点数乘法计算的方法、装置和算术逻辑单元 | |
| US6898615B2 (en) | Signal processing unit and signal processing method including using an exponent part and a mantissa part for power generation | |
| WO2021039164A1 (ja) | 情報処理装置、情報処理システム及び情報処理方法 | |
| US4737925A (en) | Method and apparatus for minimizing a memory table for use with nonlinear monotonic arithmetic functions | |
| JP3131041B2 (ja) | 量子化装置 | |
| JP3059429B2 (ja) | 復号装置 | |
| CN112199072A (zh) | 一种基于神经网络层的数据处理方法、装置及设备 | |
| US20090319589A1 (en) | Using fractional exponents to reduce the computational complexity of numerical operations | |
| JP4163967B2 (ja) | 浮動小数点演算装置 | |
| CN118409730B (zh) | 基于三段式线性拟合的对数近似乘法器电路结构 | |
| US4716538A (en) | Multiply/divide circuit for encoder PCM samples | |
| JP3354470B2 (ja) | 符号化装置 | |
| JPH0784755A (ja) | デジタル信号処理装置 | |
| US6229461B1 (en) | Encoder and decoder | |
| JPH11288365A (ja) | 巾乗算出装置 |