JP4163967B2 - 浮動小数点演算装置 - Google Patents
浮動小数点演算装置 Download PDFInfo
- Publication number
- JP4163967B2 JP4163967B2 JP2003011373A JP2003011373A JP4163967B2 JP 4163967 B2 JP4163967 B2 JP 4163967B2 JP 2003011373 A JP2003011373 A JP 2003011373A JP 2003011373 A JP2003011373 A JP 2003011373A JP 4163967 B2 JP4163967 B2 JP 4163967B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- value
- point
- floating
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、固定小数点のプロセッサを用いて、浮動小数点数値を扱いやすくするような浮動小数点数値の格納方法と、前記浮動小数点数値の演算装置に関するものである。
【０００２】
【従来の技術】
従来の浮動小数点数値（浮動小数点フォーマットの数値）の格納フォーマットの代表的な例として、ＩＥＥＥ７５４準拠の３２ビット浮動小数点フォーマットがある。Ｃ言語におけるfloat型で宣言される変数は、このフォーマットに準拠している（たとえば、非特許文献１参照）。
【０００３】
図１２は、ＩＥＥＥ７５４準拠の３２ビット浮動小数点フォーマットのビットフィールドを表す図である。本図において、最上位の１ビットは、符号ビット格納フィールドであり、０なら正の数、１なら負の数を示す。
【０００４】
符号ビットに続く８ビットは、指数部格納フィールド７１と呼ばれる領域である。指数部に続く２３ビットは、仮数部格納フィールド７２と呼ばれる領域である。ここで、指数部を８ビットの整数とした場合の値をｅ、仮数部２３ビットを該２３ビットの最上位ビットの上に小数点があるような固定小数点数値（固定小数点フォーマットの数値）とした場合の値をｋ、とすると、この浮動小数点フォーマットで表される実数値ｘは、
ｘ＝（２＾（ｅ−１２７））＊（１・ｋ）
となる。
【０００５】
ここで、（１・ｋ）の表記は、２３ビットデータｋの最上位ビットに小数点があり、小数点の上の１ビットは、常に１である事を示している。例えば、２３ビットデータｋが
ｋ＝10000000000000000000000 である場合、
（１・ｋ）= B'1.10000000000000000000000 = 1 + 0.5 = 1.5
を表している。もう１つの例を示すと、
ｋ＝11100000000000000000000 である場合、
（１・ｋ）= B'1.11100000000000000000000 = 1 + 0.5 + 0.25 + 0.125= 1.875
を表していることになる。つまり、仮数部は、１以上で２未満の値を表現するフィールドである。
【０００６】
以上のことから、ＩＥＥＥ７５４準拠の３２ビット浮動小数点のビットパターンが、例えば、
0 10000000 11100000000000000000000
の場合、このビットパターンが示す実数値ｘは、
ｘ＝（２＾（１２８−１２７））＊１．８７５＝３．７５
となる。また、
0 01111110 10000000000000000000000
の場合、このビットパターンが示す実数値ｘは、
ｘ＝（２＾（１２６−１２７））＊１．５＝０．７５
となる。
【０００７】
このようにして、ＩＥＥＥ７５４準拠の３２ビット浮動小数点フォーマットでは、実数ｘを表現するのに、ｘ＝ａ＊２＾ｎとしたときの仮数部ａ及び指数部ｎを上記のように変換して格納している。これによって、−２＾１２９〜２＾１２９という広範囲にわたる実数表現を可能にしている。
【０００８】
一方、そのような煩雑な変換を必要としない数値フォーマットとして、固定小数点数値がある。これは、図１３に示すように、上記のような指数部格納フィールドを持たない数値フォーマットであり、通常最上位ビットが符号情報で、以下の所定のビット位置に小数点が固定化されている数である。たとえば、図１３（ａ）に示すように、小数点の位置が、符号ビットの直下の位置にある場合、数値の取りうる範囲は、−１〜＋１と限定される。たとえば、
0 1000000000000000000000000000000
の場合、最上位ビットが０であるので、正の数であり、小数点以下第１位が１であるので、0.5を表している。また、たとえば、
0 1100000000000000000000000000000
の場合、最上位ビットが０であるので、正の数であり、小数点以下第１位及び第２位が１であるので、０．５＋０．２５、即ち、０．７５を表している。正負の数値表現は通常２の補数で行われることが多く、その場合、たとえば、
1 0000000000000000000000000000000
は、−１を表す。
1 1100000000000000000000000000000
は、−０．２５を表す
【０００９】
また、−１〜＋１という制限では扱いにくいような数を処理する場合は、図１３（ｂ）に示すように、たとえば、小数点の位置を、最上位ビットの２ビット下の位置に固定することもある。その場合、数値の取りうる範囲は、−２〜＋２となる。
【００１０】
たとえば、
01 010000000000000000000000000000
の場合、最上位ビットが０であるので、正の数であり、小数点の上位に１があり、小数点以下第２位が１であるので、１．２５を表している。
【００１１】
以上のように、従来では、浮動小数点数値については、ＩＥＥＥ７５４に代表されるように、上位桁から、符号ビット、指数部、仮数部の順にビットが格納されるフォーマットで表現され、一方、固定小数点数値については、上位桁から、符号ビット、数値の順にビットが格納されるフォーマットで表現される。
【００１２】
【非特許文献１】
IEEE 754-1985 (R1990) 「Binary Floating-Point Arithmetic」 Institute of Electrical and Electronics Engineers, 01-May-1985
【００１３】
【発明が解決しようとする課題】
しかしながら、上記のような浮動小数点数値の格納フォーマットでは、たとえば指数部の値だけを取り出したいような場合、元の３２ビットデータから、最上位の１ビットと下位側の２３ビットとを切り離すという処理を行う必要があり、多大の処理量を要するという問題がある。
【００１４】
一方、仮数部の値だけを取り出したいような場合、元の３２ビットデータのうち、下位側の２３ビットだけを取り出した後に、先に示した（１・ｋ）の処理を施す必要があり、この場合にも、やはり多大の処理量を要するという問題がある。
【００１５】
また、上記のような浮動小数点フォーマットで格納された実数ｘとｙとの乗算を行う場合、ｘ＝ａ＊２＾ｎ、ｙ＝ｂ＊２＾ｍとすると、
ｘ＊ｙ＝（ａ＊２＾ｎ）＊（ｂ＊２＾ｍ）＝ａ＊ｂ＊２＾（ｎ＋ｍ）
であるので、ｘ、ｙそれぞれのビットフィールドの仮数部どうしの乗算と、指数部どうしの加算とを行う必要があるが、乗算の度に、それぞれのビットフィールドから仮数部と指数部それぞれを切り出す必要があり、多大の処理量を要するという問題がある。
【００１６】
一方、上記のような固定小数点数値の格納フォーマットでは、演算に際して、指数部と仮数部とを切り離すという処理が不要なので、浮動小数点ファーマットに比べて処理量が少ないが、表現可能な値の範囲が制限されてしまうという問題がある。
【００１７】
そこで、本発明は、このような従来の問題点に鑑みてなされたものであり、浮動小数点フォーマットを採用することによる表現可能な数値範囲の広さと、固定小数点フォーマットを採用することによる演算速度の高速化とを両立させることが可能な浮動小数点演算装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る浮動小数点格納方法は、実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、該ａ、ｎをＮビット（Ｎ≧（Ｕ＋Ｌ））のビットフィールドに格納する浮動小数点格納方法であって、上記ビットフィールドの上位側のＵビットに仮数部を固定小数点数値で格納し、上記ビットフィールドの下位側のＬビットに指数部を整数で格納することを特徴とする。
【００１９】
ここで、前記浮動小数点格納方法において、上記Ｎ、Ｌは８の倍数としてもよい。
また、上記目的を達成するために、本発明に係る浮動小数点演算装置は、実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、２つの実数を乗算して得られる値を浮動小数点数値で出力する浮動小数点演算装置であって、上位側のＵビットが仮数部を固定小数点数値で格納する仮数部格納フィールドで、下位側のＬビットが指数部を整数で格納する指数部格納フィールドであるような浮動小数点値を格納する第１及び第２のレジスタと、該第１のレジスタの全ビットフィールドの値と該第２のレジスタの全ビットフィールドの値とを乗算する乗算器と、該第１のレジスタの全ビットフィールドの値と該第２のレジスタの全ビットフィールドの値とを加算する加算器と、上記乗算器の出力の上位側Ｕビットと、上記加算器の出力の下位側Ｌビットとを結合するビット結合器とを有することを特徴とする。
【００２０】
また、本発明に係る浮動小数点演算装置は、実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、２つの実数を乗算して得られる値を固定小数点数値で出力する浮動小数点演算装置であって、上位側のＵビットが仮数部を固定小数点数値で格納する仮数部格納フィールドで、下位側のＬビットが指数部を整数で格納する指数部格納フィールドであるような浮動小数点値を格納する第１及び第２のレジスタと、上記第１のレジスタの全ビットフィールドの値と上記第２のレジスタの全ビットフィールドの値とを乗算する乗算器と、上記第１のレジスタの全ビットフィールドの値と上記第２のレジスタの全ビットフィールドの値とを加算する加算器と、上記乗算器の出力の上位側ビットの値を、上記加算器の出力の下位側Ｌビットの値に応じてビットシフトするビットシフタとを有していてもよい。
【００２１】
また、本発明に係る浮動小数点演算装置は、実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、実数を整数に変換する浮動小数点演算装置であって、上位側のＵビットが仮数部を固定小数点数で格納する仮数部格納フィールドで、下位側のＬビットが指数部を整数で格納する指数部格納フィールドであるような浮動小数点数値を格納するレジスタと、前記レジスタに格納された値を前記レジスタの下位側のＬビットが示す値に応じてビットシフトするビットシフタとを備えることを特徴とする。
【００２２】
そして、前記浮動小数点演算装置は、さらに、前記レジスタのビット数をＮ、前記仮数部格納フィールドにおける小数点位置より上位のビット数をＳ、前記レジスタの下位側のＬビットが示す値をｘとしたときに、（Ｎ−Ｓ−ｘ）の計算を行う減算器を備え、前記ビットシフタは、前記減算器の出力値が示すビット数だけ、前記レジスタに格納された値をビットシフトしてもよいし、前記減算器は、さらに、予め決定されている数をＸとしたときに、（Ｎ−Ｓ−ｘ−Ｘ）の計算を行い、前記ビットシフタは、前記減算器の出力値が示すビット数だけ、前記レジスタに格納された値をビットシフトしてもよい。
【００２３】
ここで、前記浮動小数点格納方法において、上記Ｎ、Ｌは８の倍数としてもよい。
なお、本発明は、浮動小数点フォーマットの数値どうしの乗算だけでなく、固定小数点フォーマットの数値と浮動小数点フォーマットの数値とを乗算する演算装置として実現してもよいし、それらの演算装置が備える手段をステップとする演算方法として実現してもよい。さらに、本発明は、マイクロプロセッサやＤＳＰ（Digital Signal Processor）等のハードウェアとして実現することができるだけでなく、そのような演算方法をコンピュータに実行させるプログラムとして実現することもできる。そして、そのようなプログラムをＣＤ−ＲＯＭ等の記録媒体やインターネット等の伝送媒体を介して流通させることができるは言うまでもない。
【００２４】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１における浮動小数点格納方法について図面を参照しながら説明する。
【００２５】
図１は本実施の形態１における浮動小数点格納方法において、実数ｘを格納する時のビットフィールドを示す図である。このビットフィールドは、指数部格納フィールド１１、仮数部格納フィールド１２を含んで構成される。
【００２６】
指数部格納フィールド１１は、実数ｘを、ａ＊２＾ｎで表した時のｎの値が８ビットの整数で格納される。値は例えば２の補数で表現される。仮数部格納フィールド１２は、実数ｘを、ａ＊２＾ｎで表した時のａの値が２４ビットで格納される。値は小数点位置が固定化されている固定小数点数値で表現される。本実施の形態では、ａの値は−１〜＋１の範囲となるように正規化されるものとする。従って、２４ビットのビット構成は、当該２４ビットの最上位ビットが符号情報となり、その直下に小数点が固定化されるような２の補数の固定小数点数値となる。すなわち、最上位ビット（符号ビット）の１ビット下が0.5（2^(-1)）を表現するビット、以下、0.25（2^(-2)）、0.125（2^(-3)）を表現するビット、というような数値表現である。
【００２７】
このようなビットフィールドを持った浮動小数点格納方法の具体例について以下説明する。
まず、例えば、実数ｘ＝２９．２５を本実施例の浮動小数点格納方法で格納する場合について説明する。
【００２８】
実数ｘをａ＊２＾ｎと表現する場合、
２９．２５＝０．９１４０６２５＊２＾５
であるので、ａ＝０．９１４０６２５、ｎ＝５となる。従って、図１の指数部格納フィールド１１には、５（=b'00000101）が格納される。仮数部格納フィールド１２には、０．９１４０６２５を２の補数の固定小数点数値で表現した値(b'011101010000000000000000)が格納される。
従って、実数２９．２５を表現する全体のビット構成は、
b'011101010000000000000000 00000101
となる。
【００２９】
次に、実数ｘ＝０．００９０３３２０３１２５を本実施例の浮動小数点格納方法で格納する場合について説明する。
実数ｘをａ＊２＾ｎと表現す場合、
０．００９０３３２０３１２５＝０．５７８１２５＊２＾（−６）
であるので、ａ＝０．５７８１２５、ｎ＝−６となる。従って、図１の指数部格納フィールド１１には、−６（=b'11111010）が格納される。
【００３０】
仮数部格納フィールド１２には、０．５７８１２５を２の補数の固定小数点数値で表現した値(b'010010100000000000000000)が格納される。
従って、実数０．００９０３３２０３１２５を表現する全体のビット構成は、
b'010010100000000000000000 11111010
となる。
【００３１】
次に、実数ｘ＝−４．００１０９８６３２８１２５を本実施例の浮動小数点格納方法で格納する場合について説明する。
実数ｘをａ＊２＾ｎと表現す場合、
−４．００１０９８６３２８１２５＝−０．５００１３７３２９１０１５６２５＊２＾３
であるので、ａ＝−０．５００１３７３２９１０１５６２５、ｎ＝３となる。従って、図１の指数部格納フィールド１１には、３（=b'00000011）が格納される。仮数部格納フィールド１２には、−０．５００１３７３２９１０１５６２５を２の補数の固定小数点数値で表現した値が格納される。
【００３２】
ここで、負の固定小数点数値に対する２の補数について説明する。
上記−０．５００１３７３２９１０１５６２５の絶対値を２の補数で表現すると、
b'010000000000010010000000
である。２の補数で負の値を表現する場合は、全ビットを反転し、最下位ビットに１を足すという処理で求められる。従って、−０．５００１３７３２９１０１５６２５の２の補数表現は、
b'101111111111101100000000
となる。従って、実数−０．５００１３７３２９１０１５６２５を表現する全体のビット構成は、
b'101111111111101100000000 00000011
となる。
【００３３】
なお、以上の具体例では、指数部格納フィールド１１を８ビット、仮数部格納フィールド１２を２４ビットとしたが、本発明は、このようなビット配分に限られず、値の取り得る範囲に応じて、変更してもよい。例えば、指数部格納フィールドを６ビット、仮数部格納フィールドを２６ビットとした場合は、値の精度（仮数部の表現桁数）は、２ビット分向上するが、値の取り得る範囲が２ビット分小さくなる。
【００３４】
また、本実施の形態では、仮数部格納フィールド１２に格納する値は、−１〜＋１の範囲に正規化された値が格納されるとしたが、例えば、−２〜＋２の範囲に正規化されるとしてもよい。
【００３５】
図２は、指数部のビットフィールド３１を６ビット、仮数部のビットフィールド３２を２６ビット、仮数部の値の正規化を−２〜＋２の範囲とした場合のビットフィールドを示す。本図に示すように、小数点位置が、最上位ビットから見て、２ビット目と３ビット目の間に固定化される。例えば、先の例では、
実数２９．２５を表現する全体のビット構成は、
b'011101010000000000000000 00000101
すなわち、２９．２５＝０．９１４０６２５＊２＾５
と表現したが、図２に示すビットフィールドの場合は、
２９．２５＝１．８２８１２５＊２＾４
と表現することになり、かつ指数部は６ビットであるので、全体のビット構成は、
b'01110101000000000000000000 000100
となる。
【００３６】
以上のように本実施の形態によれば、実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、該ａ、ｎをＮビット（Ｎ≧（Ｕ＋Ｌ））のビットフィールドに格納する際、上記ビットフィールドの上位側のＵビットに仮数部を固定小数点数値で格納し、上記ビットフィールドの下位側のＬビットに指数部を整数で格納することによって、仮数部が上位側ビットフィールドに集中し、指数部は下位側ビットフィールドに集中するので、仮数部を取り出したいときは、全ビットフィールドの上位側のフィールドのみを切り出せば容易に取り出せるし、指数部を取り出したいときは、全ビットフィールドの下位側のフィールドのみを切り出せば容易に取り出せることとなる。
【００３７】
また、本実施の形態における浮動小数点格納方法によれば、全体のビットフィールドの上位側に仮数部が格納され、その仮数部と連続する下位側に指数部が格納されるので、仮数部を取り出す際に、下位側（指数部）のフィールドを切り離す処理を省略しても、つまり、切り出し処理なしに全ビット一括で取り出しその値をそのまま仮数部の値と見なしても、それによって生じる数値データの誤差は、高々２＾（−２４）以下であるので、実質的にその誤差ははほとんど無視し得るものであり、仮数部の値を取り出す際は、ビットフィールドの切り出し処理は実質的に不要となる。ここに、本実施の形態における浮動小数点格納方法の最大のメリットがある。
【００３８】
例えば、先に述べた例では、実数２９．２５を表現する全体のビット構成を、
b'011101010000000000000000 00000101
すなわち、
２９．２５＝０．９１４０６２５＊２＾５
と表現した。ここで正確には、符号ビットを含めた仮数部は、上位側２４ビットであるが、仮に、３２ビットすべてを仮数部と見なしても、仮数部の値は、
０．９１４０６２５０２３２……
となり、誤差としては微小である。従って、当該浮動小数点数値の値を求める場合、全ビットフィールドをそのままアクセスすることによって得られる値を仮数部とし、下位側のビットのみアクセスすることによって得られる値を指数部とすることによって、ほぼ正確な浮動小数点数値を得られるので、ビット切り出し処理が極めて少なくて済むこととなる。
【００３９】
また、特に、指数部格納フィールド１１を全ビットフィールドの最下位８ビットとすることによって、以下に述べる特別な効果がさらに得られる。
図３は、図１に示されたフォーマットの数値データをメモリに格納した際のメモリ上のビットフィールドの配置を示した図である。ワード単位でのアクセスされる場合には、本図のワード単位でのアクセス範囲２０に示されるように、浮動少数点で表された実数値の単位で、読み書きされる。一方、バイト単位でアクセスされる場合には、本図のバイト単位でのアクセス範囲２１に示されるように、指数部格納フィールド１１の単位で、読み書きされる。なお、図１２に示された従来のフォーマットでは、指数部格納フィールド７１は、全ビットフィールドにおけるバイトアラインされた位置に格納されていないので、本実施の形態のように、１回のバイトアクセスによって読み書きすることはできない。
【００４０】
このように、指数部格納フィールドが全ビットフィールドの下位側８ビットに配置されている場合、全ビットフィールドの下位８ビットが格納されている領域をバイト単位でアクセスすることによって、１回のアクセスで指数部が取り出せることとなり、極めて高速に指数部取り出しが可能となる。
【００４１】
（実施の形態２）
次に本発明の実施の形態２における浮動小数点演算装置について、図面を参照しながら説明する。
【００４２】
図４は本実施の形態２における浮動小数点演算装置１００の構成を示すブロック図である。なお、本実施の形態では、浮動小数点数値ｘ、ｙを乗算する演算装置１００について述べるが、浮動小数点数値の格納フォーマットは、先に実施の形態１で述べたフォーマットに準拠しているものとする。また、乗算の方法は、
ｘ＝ａ＊（２＾ｎ）、ｙ＝ｂ＊（２＾ｍ）
としたときに、
ｘ＊ｙ＝ａ＊ｂ＊（２＾（ｎ＋ｍ））
の式に基づいて行うので、仮数部どうしの乗算と、指数部どうしの加算が主な演算となる。
【００４３】
この浮動小数点演算装置１００は、３２ビット長の２つの実数の乗算を算出し、その結果を浮動少数点フォーマットで出力する演算回路であり、第１のレジスタ１０１、第２のレジスタ１０２、乗算器１０３、加算器１０４及びビット結合器１０５から構成される。
【００４４】
実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、第１のレジスタ１０１は、上位側の２４ビットが仮数部格納フィールドで、下位側の８ビットが指数部格納フィールドであるような実数値を格納する３２ビットのレジスタであり、第２のレジスタ１０２は、同様に、上位側の２４ビットが仮数部格納フィールドで、下位側の８ビットが指数部格納フィールドであるような実数値を格納する３２ビットのレジスタであり、乗算器１０３は、該第１のレジスタ１０１の値と該第２のレジスタ１０２の値とを乗算する乗算器、加算器１０４は、該第１のレジスタ１０１の値と該第２のレジスタ１０２の値とを加算する加算器、ビット結合器１０５は、上記乗算器１０３の出力の上位側２４ビットと、加算器１０４の出力の下位側８ビットとを結合するビット結合器である。
【００４５】
ここで、上記第１のレジスタ１０１及び、上記第２のレジスタ１０２に格納されている浮動小数点数値の格納のフォーマットは、図１に示すフォーマットであり、先に実施の形態１で述べたものと同様であるので、たとえば、実数２９．２５を表現する全体のビット構成は、
b'011101010000000000000000 00000101
となる。実数０．００９０３３２０３１２５を表現する全体のビット構成は、
b'010010100000000000000000 11111010
となる。
【００４６】
このようなビットフィールドを持った数値を扱う、浮動小数点演算装置１００について以下説明する。いま、第１のレジスタ１０１には、値として、２９．２５が格納されているのもとする。すなわちビット構成は、
b'011101010000000000000000 00000101
となる。そして、第２のレジスタ１０２には、値として、０．００９０３３２０３１２５が格納されているのもとする。すなわちビット構成は、
b'010010100000000000000000 11111010
となる。
【００４７】
乗算器１０３は、該第１のレジスタ１０１の値と該第２のレジスタ１０２の値とを乗算する。この乗算は、仮数部どうしの乗算を行う過程であるので、正確には、３２ビットの全体のビットフィールドから下位８ビットの指数部を切り離した形で仮数部を取り出し、当該仮数部どうしを乗算するのであるが、本実施の形態では、３２ビットの全ビットフィールドを取り出し、そのまま当該値を乗算するものとする。これによって本来の値からは誤差が生じるが、その誤差は高々２＾（−２４）以下であるので、実質的には無視できる。
【００４８】
具体的に上記の例では、第１のレジスタに格納されている仮数部の値は、正確には、
b'011101010000000000000000
であるので、１０進数で表現すれば、０．９１４０６２５となる。
【００４９】
一方、全ビットフィールドを仮数部と見た場合は、
b'01110101000000000000000000000101
であるので、１０進数で表現すれば、０．９１４０６２５０２３２８３１………となる。また、第２のレジスタに格納されている仮数部の値は、正確には、
b'010010100000000000000000
であるので、１０進数で表現すれば、０．５７８１２５となる。
【００５０】
一方、全ビットフィールドを仮数部と見た場合は、
b'01001010000000000000000011111010
であるので、１０進数で表現すれば、０．５７８１２５１１６４１５３２………となる。
【００５１】
ところで、正確に切り出した仮数部どうしの乗算結果は、
０．９１４０６２５＊０．５７８１２５０＝０．５２８４４２３８２８１２５
であるので、２進数で表現すると
b'0 1000011101001000000000000000000
となるが、一方、全ビット仮数部とみなした場合の仮数部どうしの乗算結果は、
０．９１４０６２５０２３２８３１＊０．５７８１２５１１６４１５３２ ＝０．５２８４４２４９０５６９４３
であるので、２進数で表現すると
b'0 1000011101001000000000011100111
となる。ここで注目するべきことは、正確に切り出した仮数部どうしの乗算結果と、全ビット仮数部とみなした場合の仮数部どうしの乗算結果とは、上記２４ビットまで、一致していることである。つまり、この乗算器１０３は、２つの実数値の仮数部を切り出すという処理を行うことなく、結果として、仮数部だけを切り出して乗算して場合と略等しい値を算出しているので、切り出し処理を省いた分だけ処理時間や回路を削減している。
【００５２】
次に加算器１０４では、該第１のレジスタ１０１の値と該第２のレジスタ１０２の値とを加算する。この加算は、指数部どうしの加算を行う過程であるので、３２ビットの全体のビットフィールドから下位８ビットのみを切り出し、当該指数部どうしを加算するのであるが、本実施の形態では、３２ビットの全ビットフィールドを取り出し、そのまま当該値を加算するものとする。これは、指数部が格納されているビットフィールドが最下位側のフィールドであるので、加算結果の下位側の値は、入力の上位側の値に影響を受けないので、特に入力の上位側を取り離して加算する必要がないためである。具体的に上記の例では、第１のレジスタ１０１の値が、
b'01110101000000000000000000000101
であり、第２のレジスタ１０２の値が、
b'01001010000000000000000011111010
であるので、上記加算器の出力は、
b'10111111000000000000000011111111
となる。当然、上記加算結果の下位８ビットは、入力の下位８ビットを切り出して加算した結果と一致する。
【００５３】
次に、ビット結合器１０５は、上記乗算器１０３の出力の上位側２４ビットと、上記加算器１０４の出力の下位側８ビットとを結合する。
図５は、ビット結合器１０５で行われるビット結合の様子を示すものである。本図の左側に示された６４ビットのデータ１１０は、乗算器１０３からの出力ビット列であり、そのうちのハッチングされた箇所（上位２４ビット）が切り出されるビット、すなわち演算結果として有効な範囲であり、ビット結合器１０５の上位桁に入力される。
【００５４】
一方、本図の右側に示された３２ビットのデータ１１１は、加算器１０４からの出力ビット列であり、そのうちのハッチングされた箇所（下位８ビット）が切り出されるビット、すなわち演算結果として有効な範囲であり、ビット結合器１０５の下位桁に入力される。本図の下部に示される３２ビットのデータ１１２は、６４ビットデータ１１０及び３２ビットデータ１１１それぞれから切り出されたビットが結合された後のビット列である。この３２ビットデータ１１２は、乗算器１０３の出力と加算器１０４の出力それぞれの有効なビットのみが切り出されて結合されたものである。
【００５５】
具体的には、上記乗算器１０３の出力は
b'01000011101001000000000011100111
であり、上記加算器１０４の出力は
b'10111111000000000000000011111111
であるので、上記ビット結合器の出力は、
b'01000011101001000000000011111111
となる。
【００５６】
さて、このようにして得られたビット列１１２を本実施の形態の浮動小数点数値格納フォーマットに従って、１０進数に換算してみると、
０．５２８４４２３８２８１２５＊２＾（−１）
＝０．２６４２２１１９１４０６２５
となり、元々の入力値２９．２５と０．００９０３３２０３１２５との乗算結果と一致していることがわかる。
【００５７】
以上のように本実施の形態によれば、実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、上位側のＵビットが仮数部を固定小数点数値で格納する仮数部格納フィールドで、下位側のＬビットが指数部を整数で格納する指数部格納フィールドであるような第１及び第２のレジスタと、該第１のレジスタの値と該第２のレジスタの値とを乗算する乗算器と、該第１のレジスタの値と該第２のレジスタの値とを加算する加算器と、上記乗算器の出力の上位側Ｕビットと、上記加算器の出力の下位側Ｌビットとを結合するビット結合器とを備えることによって、浮動小数点数値の乗算において、仮数部の乗算と指数部の加算とは、入力データの全ビットフィールドに対してそのまま行えばよく、かつ、乗算器の出力の上位側ビットと加算器の出力の下位側ビットのビット結合のみで、乗算結果を浮動小数点フォーマットにフォーマッティングできるので、非常に高速な浮動小数点数値の乗算が可能となる。
【００５８】
なお、本実施の形態では、浮動小数点数値の乗算結果を浮動小数点数値にフォーマッティングして格納したが、乗算結果を固定小数点数値にフォーマッティングすることも容易である。
【００５９】
図６は、そのような浮動小数点演算装置２００の構成を示すブロック図である。浮動小数点演算装置２００は、３２ビット長の２つの実数の乗算を算出し、その結果を固定少数点フォーマットで出力する演算回路であり、第１のレジスタ１０１、第２のレジスタ１０２、乗算器１０３、加算器１０４及びビットシフタ２０１から構成される。なお、上記浮動小数点演算装置１００と同じ構成要素については同一の符号を付している。
【００６０】
図４に示される浮動小数点演算装置１００と異なるのは、ビット結合器１０５の代わりにビットシフタ２０１が搭載されていることである。該ビットシフタ２０１は、乗算器１０３の出力を加算器１０４の出力の下位８ビットの値に応じてビットシフトする３２ビットのシフトレジスタである。先の例と同様の数値を例にとると、乗算器１０３の出力は、
０．５２８４４２３８２８１２５
であり、加算器１０４の出力の下位８ビットの値は−１であるので、上記ビットシフタ２０１は、乗算器の値を１ビットシフトダウンすることにより、結果として、図４に示された浮動小数点演算装置１００による結果と同様に、
０．２６４２２１１９１４０６２５
を生成する。なお、この場合は、指数部の情報は意味がなくなるので指数部の値を下位８ビットに結合する必要はない。
【００６１】
以上、本発明に係る浮動少数点格納方法及び浮動小数点演算装置について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。
【００６２】
例えば、本発明に係る浮動小数点格納方法は、２つの浮動少数点データを乗算する場合だけでなく、固定小数点数値と浮動小数点数値とを乗算する場合についても、高速化に役立つフォーマットである。したがって、本発明に係る浮動少数点格納方法は、以下のような固定小数点数値を扱う演算装置に適用することができる。
【００６３】
図７は、固定小数点数値と浮動小数点数値とを乗算し、その結果を浮動小数点数値で出力する浮動小数点演算装置３００の構成を示すブロック図である。この浮動小数点演算装置３００は、図４に示された浮動小数点演算装置１００において、加算器１０４を削除したものに等しい構成を備える。なお、第１のレジスタ１０１は、３２ビットの固定小数点数値を格納している。
【００６４】
乗算器１０３は、第１のレジスタ１０１に格納された３２ビットデータと第２のレジスタ１０２に格納された３２ビットデータとを、そのまま（いずれも固定小数点数値として）乗算し、６４ビットの乗算結果を出力する。ビット結合器１０５は、図８に示されるように、乗算器１０３で得られた６４ビットのうちの有効ビット（上位２４ビット）を上位ビットとし、一方、第２のレジスタ１０２に格納されている指数部（下位８ビット）を下位ビットとして結合する。このような浮動小数点演算装置３００であっても、乗算器１０３は、第２のレジスタ１０２に格納された３２ビットデータから仮数部だけを切り出すことなく、３２ビットデータをそのまま乗算することができるので、演算の高速化が図られる。
【００６５】
図９は、固定小数点数値と浮動小数点数値とを乗算し、その結果を固定小数点数値で出力する浮動小数点演算装置４００の構成を示すブロック図である。この浮動小数点演算装置４００は、図６に示された浮動小数点演算装置２００において、加算器１０４を削除したものに等しい構成を備える。なお、第１のレジスタ１０１は、３２ビットの固定小数点数値を格納している。
【００６６】
乗算器１０３は、第１のレジスタ１０１に格納された３２ビットデータと第２のレジスタ１０２に格納された３２ビットデータとを、そのまま（いずれも固定小数点数値として）乗算し、６４ビットの乗算結果を出力する。ビットシフタ２０１は、乗算器１０３で得られた６４ビットのうちの有効ビット（上位２４ビット）を取り出した後に、その値を、第２のレジスタ１０２に格納されている指数部（下位８ビット）の値に応じたビット数だけビットシフトを行う。このような浮動小数点演算装置４００であっても、乗算器１０３は、第２のレジスタ１０２に格納された３２ビットデータから仮数部だけを切り出すことなく、３２ビットデータをそのまま乗算することができるので、演算の高速化が図られる。
【００６７】
（実施の形態３）
次に本発明の実施の形態３における浮動小数点演算装置について、図面を参照しながら説明する。
【００６８】
図１０は、本実施の形態３における浮動小数点数値演算装置の構成を示すブロック図である。浮動小数点演算装置５００は、浮動小数点数値を整数に変換する演算装置であり、第１のレジスタ１０１と、減算器５０１と、ビットシフタ５０２とから構成される。
【００６９】
第１のレジスタ１０１は、実施の形態１と同様のレジスタであり、実数ｘをａ* （２＾ｎ）とあらわした時のａを仮数部、ｎを指数部としたときに、上位側の２４ビットが仮数部格納フィールドで、下位側の８ビットが指数部格納フィールドであるような実数ｘを格納するレジスタである。
【００７０】
減算器５０１は、第１のレジスタ１０１の下位側８ビットの値をｘとしたときに、所定の値Ｃからｘを減算する減算器であり、ビットシフタ５０２は、第１のレジスタ１０１に格納された値を、減算器５０１の出力値に対応するビット数だけ、右にシフトするビットシフタである。
【００７１】
ここで、減算器５０１に入力されるＣの値は、図１１に示されるように、第１のレジスタ１０１のビット数をＮ、上記仮数部格納フィールドにおける小数点位置より上位のビット数をＳとしたときに、
Ｃ＝Ｎ−Ｓ
である。たとえば、Ｓの値は、第１のレジスタ１０１に格納されている値のビットフィールドが、図１に示されるフォーマットである場合には、１であり、また、図２に示されるフォーマットである場合には、２である。つまり、このＳは、第１のレジスタ１０１に格納された浮動小数点数値の仮数部格納フィールドにおける小数点位置より上位のビット数を示している。
【００７２】
なお、以下では、第１のレジスタ１０１に格納されている浮動小数点数値のフォーマットは、図１に示されるフォーマットであり、先に実施の形態１で述べたものと同様であるとする。たとえば、実数２９．２５を表現する全体のビット構成は、
b'011101010000000000000000 00000101
となるとする。
【００７３】
次に、以上のように構成された浮動小数点演算装置５００の具体的な動作を説明する。
いま、第１のレジスタ１０１には、実数として、２９．２５が格納されているのもとする。すなわち、ビット構成として、
b'011101010000000000000000 00000101
が格納されているとする。
【００７４】
減算器５０１は、第１のレジスタ１０１の下位８ビットの値を上記Ｃの値から減算する。ここでは、Ｃの値は、第１のレジスタ１０１のビット数Ｎが３２、仮数部格納フィールドにおける小数点位置より上位のビット数Ｓが１であるので、Ｃ＝Ｎ−Ｓ
＝３２−１
＝３１
となる。一方、第１のレジスタ１０１の下位８ビットの値は５であるので、減算器５０１の出力値は、
３１−５＝２６
となる。次にビットシフタ５０２は、減算器５０１からの出力値（２６）が示すビット数だけ、第１のレジスタ１０１の値を右にビットシフトする。その結果、第１のレジスタ１０１に格納された実数値、
b'011101010000000000000000 00000101
は、２６ビットだけ右にビットシフトされ、結果として、
b'00000000000000000000000000011101 = 29
となる。この値「２９」は、第１のレジスタ１０１に格納されていた浮動小数点数値２９．２５を整数化した値に等しい。
【００７５】
以上のように本実施の形態によれば、実数ｘをａ* （２＾ｎ）とあらわした時のａを仮数部、ｎを指数部としたときに、上位側のＵビットが仮数部を固定小数点数値で格納する仮数部格納フィールドで、下位側のＬビットが指数部を整数で格納する指数部格納フィールドであるような第１のレジスタ１０１と、その第１のレジスタ１０１に格納された値を第１のレジスタ１０１の下位側のＬビットが示す値に応じてビットシフトするビットシフタ５０２とを備えることによって、浮動小数点数値を整数に変換する処理が減算処理とビットシフト処理のみで行えるので、非常に高速に処理できることになる。
【００７６】
なお、本実施の形態では、減算器のプラス側の入力値Ｃとして、（第１のレジスタ１０１のビット数Ｎ）−（第１のレジスタ１０１に格納された浮動小数点数値の仮数部格納フィールドにおける小数点位置より上位のビット数Ｓ）としたが、これに代えて、所定の値Ｘをさらに減算した値としてもよい。例えばＸ＝４とした場合、上記の例では、ビットシフトする量は、
３２−１−５−４＝２２
となり、結果として、
b'011101010000000000000000 00000101
は、２２ビットだけ右にビットシフトされ、
b'00000000000000000000000111010100
が得られる。この値は、浮動小数点数値「２９．２５」に対し、小数点以下４ビットの有効数字を備えた数として表現したものになる。このように、上記Ｘの値を適切に設定することによって、浮動小数点数値の小数点以下Ｘビットを有効化させた値の表現が簡単に実現される。
【００７７】
【発明の効果】
以上の説明から明らかなように、本発明に係る浮動小数点格納方法は、実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、該ａ、ｎをＮビット（Ｎ≧（Ｕ＋Ｌ））のビットフィールドに格納する浮動小数点格納方法であって、上記ビットフィールドの上位側のＵビットに仮数部を固定小数点数値で格納し、上記ビットフィールドの下位側のＬビットに指数部を整数で格納することを特徴とする。
【００７８】
このような格納方法によれば、仮数部が上位側ビットフィールドに集中し、指数部は下位側ビットフィールドに集中するので、仮数部を取り出したいときは、全ビットフィールドの上位側のフィールドのみを切り出せば容易に取り出せるし、指数部を取り出したいときは、全ビットフィールドの下位側のフィールドのみを切り出せば容易に取り出せることとなる。また、仮数部を取り出す際に、下位側のフィールドを切り離す処理を省略しても、つまり、切り出し処理なしに全ビット一括で取り出しその値をそのまま仮数部の値と見なしても、それによって生じる数値データの誤差は、高々２＾（−２４）以下であるので、実質的にその誤差ははほとんど無視し得るものであり、仮数部の値を取り出す際にはビットフィールドの切り出し処理は実質的に不要となる。
【００７９】
ここで、前記浮動小数点格納方法において、上記Ｎ、Ｌは８の倍数としてもよい。このようなサイズとすることで、例えば指数部格納フィールドが全ビットフィールドの下位側８ビットである場合に、そのような数値データをメモリに格納した際、全ビットフィールドの下位８ビットが格納されている領域をバイト単位でアクセスすることによって、自動的に指数部が取り出せることとなり、極めて高速に指数部取り出しが可能となる。
【００８０】
また、本発明に係る浮動小数点演算装置は、実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、２つの実数を乗算して得られる値を浮動小数点数値で出力する浮動小数点演算装置であって、上位側のＵビットが仮数部を固定小数点数値で格納する仮数部格納フィールドで、下位側のＬビットが指数部を整数で格納する指数部格納フィールドであるような浮動小数点値を格納する第１及び第２のレジスタと、該第１のレジスタの全フィールドの値と該第２のレジスタの全ビットフィールドの値とを乗算する乗算器と、該第１のレジスタの全ビットフィールドの値と該第２のレジスタの全ビットフィールドの値とを加算する加算器と、上記乗算器の出力の上位側Ｕビットと、上記加算器の出力の下位側Ｌビットとを結合するビット結合器とを有することを特徴とする。
【００８１】
このような演算装置によれば、浮動小数点数値の乗算において、仮数部の乗算と指数部の加算とは、入力データの全ビットフィールドに対してそのまま行えばよく、かつ、乗算器の出力の上位側ビットと加算器の出力の下位側ビットのビット結合のみで、乗算結果を浮動小数点フォーマットにフォーマッティングできるので、非常に高速な浮動小数点数値の乗算が可能となる。
【００８２】
また、本発明に係る浮動小数点演算装置は、実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、２つの実数を乗算して得られる値を固定小数点数値で出力する浮動小数点演算装置であって、上位側のＵビットが仮数部を固定小数点数値で格納する仮数部格納フィールドで、下位側のＬビットが指数部を整数で格納する指数部格納フィールドであるような浮動小数点値を格納する第１及び第２のレジスタと、上記第１のレジスタの全ビットフィールドの値と上記第２のレジスタの全ビットフィールドの値とを乗算する乗算器と、上記第１のレジスタの全ビットフィールドの値と上記第２のレジスタの全ビットフィールドの値とを加算する加算器と、上記乗算器の出力の上位側ビットの値を、上記加算器の出力の下位側Ｌビットの値に応じてビットシフトするビットシフタとを有していてもよい。
【００８３】
このような演算装置によれば、浮動小数点数値の乗算において、仮数部の乗算と指数部の加算とは、入力データの全ビットフィールドに対してそのまま行えばよく、かつ、乗算器の出力を加算器の出力の下位側の値に基づいてビットシフトするのみで、乗算結果を固定小数点フォーマットにフォーマッティングできることとなる。
【００８４】
また、本発明に係る浮動小数点演算装置は、実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、実数を整数に変換する浮動小数点演算装置であって、上位側のＵビットが仮数部を固定小数点数で格納する仮数部格納フィールドで、下位側のＬビットが指数部を整数で格納する指数部格納フィールドであるような浮動小数点数値を格納するレジスタと、前記レジスタに格納された値を前記レジスタの下位側のＬビットが示す値に応じてビットシフトするビットシフタとを備えることを特徴とする。そして、前記浮動小数点演算装置は、さらに、前記レジスタのビット数をＮ、前記仮数部格納フィールドにおける小数点位置より上位のビット数をＳ、前記レジスタの下位側のＬビットが示す値をｘとしたときに、（Ｎ−Ｓ−ｘ）の計算を行う減算器を備え、前記ビットシフタは、前記減算器の出力値が示すビット数だけ、前記レジスタに格納された値をビットシフトする。
【００８５】
このような演算装置によれば、減算器とビットシフタだけで、任意の浮動小数点数値を整数に変換され、極めて小さな回路規模で、実数を整数に変換する変換器が実現される。
【００８６】
ここで、前記減算器は、さらに、予め決定されている数をＸとしたときに、（Ｎ−Ｓ−ｘ−Ｘ）の計算を行い、前記ビットシフタは、前記減算器の出力値が示すビット数だけ、前記レジスタに格納された値をビットシフトしてもよい。
【００８７】
このような演算装置によれば、減算器とビットシフタだけで、任意の浮動小数点数値に対して、その少数点以下Ｘビットを有効化させた数値が得られ、極めて小さな回路規模で、実数を、その少数点以下を有効化させた数値に変換する変換器が実現される。
【００８８】
以上のように、本発明により、従来の浮動小数点フォーマットを変更するだけで、特別な回路等を設けることなく、固定小数点用の演算器だけを用いて浮動小数点数値の乗算が可能になるとともに、乗算の高速化が図られ、さらに、浮動小数点数値の整数化が簡単な回路で実現され、特に、乗算処理が多用される音声処理や画像処理等のマルチメディアデータ処理の高速化技術として、その実用的価値は極めて高い。
【図面の簡単な説明】
【図１】本発明の実施の形態１における浮動小数点数値データの格納フォーマットの一例を示す図である。
【図２】浮動小数点数値データの格納フォーマットの他の例を示す図である。
【図３】図１に示された浮動小数点数値データをメモリに格納した際のビットフィールドの配置を示す図である。
【図４】本発明の実施の形態２における浮動小数点演算装置の構成を示すブロック図である。
【図５】同浮動小数点演算装置におけるビット結合器の動作を示す図である。
【図６】浮動小数点演算装置の他の例の構成を示すブロック図である。
【図７】固定小数点数値と浮動小数点数値とを乗算する浮動小数点演算装置の構成を示すブロック図である。
【図８】同浮動小数点演算装置におけるビット結合器の動作を示す図である。
【図９】固定小数点数値と浮動小数点数値とを乗算する浮動小数点演算装置の他の例の構成を示すブロック図である。
【図１０】本発明の実施の形態３における浮動小数点数値演算装置の構成を示すブロック図である。
【図１１】図１０に示された減算器に入力されるＣの値を説明する図である。
【図１２】ＩＥＥＥ７５４の３２ビット浮動小数点フォーマットのビットフィールドを示す図である。
【図１３】（ａ）は、固定小数点数値のフォーマットを示す図であり、（ｂ）は、固定小数点数値の他の例のフォーマットを示す図である。
【符号の説明】
１１、３１ 指数部格納フィールド
１２、３２ 仮数部格納フィールド
２０ ワード単位でのアクセス範囲
２１ バイト単位でのアクセス範囲
１００、２００、３００、４００、５００ 浮動小数点演算装置
１０１ 第１のレジスタ
１０２ 第２のレジスタ
１０３ 乗算器
１０４ 加算器
１０５ ビット結合器
２０１、５０２ ビットシフタ
５０１ 減算器
【発明の属する技術分野】
本発明は、固定小数点のプロセッサを用いて、浮動小数点数値を扱いやすくするような浮動小数点数値の格納方法と、前記浮動小数点数値の演算装置に関するものである。
【０００２】
【従来の技術】
従来の浮動小数点数値（浮動小数点フォーマットの数値）の格納フォーマットの代表的な例として、ＩＥＥＥ７５４準拠の３２ビット浮動小数点フォーマットがある。Ｃ言語におけるfloat型で宣言される変数は、このフォーマットに準拠している（たとえば、非特許文献１参照）。
【０００３】
図１２は、ＩＥＥＥ７５４準拠の３２ビット浮動小数点フォーマットのビットフィールドを表す図である。本図において、最上位の１ビットは、符号ビット格納フィールドであり、０なら正の数、１なら負の数を示す。
【０００４】
符号ビットに続く８ビットは、指数部格納フィールド７１と呼ばれる領域である。指数部に続く２３ビットは、仮数部格納フィールド７２と呼ばれる領域である。ここで、指数部を８ビットの整数とした場合の値をｅ、仮数部２３ビットを該２３ビットの最上位ビットの上に小数点があるような固定小数点数値（固定小数点フォーマットの数値）とした場合の値をｋ、とすると、この浮動小数点フォーマットで表される実数値ｘは、
ｘ＝（２＾（ｅ−１２７））＊（１・ｋ）
となる。
【０００５】
ここで、（１・ｋ）の表記は、２３ビットデータｋの最上位ビットに小数点があり、小数点の上の１ビットは、常に１である事を示している。例えば、２３ビットデータｋが
ｋ＝10000000000000000000000 である場合、
（１・ｋ）= B'1.10000000000000000000000 = 1 + 0.5 = 1.5
を表している。もう１つの例を示すと、
ｋ＝11100000000000000000000 である場合、
（１・ｋ）= B'1.11100000000000000000000 = 1 + 0.5 + 0.25 + 0.125= 1.875
を表していることになる。つまり、仮数部は、１以上で２未満の値を表現するフィールドである。
【０００６】
以上のことから、ＩＥＥＥ７５４準拠の３２ビット浮動小数点のビットパターンが、例えば、
0 10000000 11100000000000000000000
の場合、このビットパターンが示す実数値ｘは、
ｘ＝（２＾（１２８−１２７））＊１．８７５＝３．７５
となる。また、
0 01111110 10000000000000000000000
の場合、このビットパターンが示す実数値ｘは、
ｘ＝（２＾（１２６−１２７））＊１．５＝０．７５
となる。
【０００７】
このようにして、ＩＥＥＥ７５４準拠の３２ビット浮動小数点フォーマットでは、実数ｘを表現するのに、ｘ＝ａ＊２＾ｎとしたときの仮数部ａ及び指数部ｎを上記のように変換して格納している。これによって、−２＾１２９〜２＾１２９という広範囲にわたる実数表現を可能にしている。
【０００８】
一方、そのような煩雑な変換を必要としない数値フォーマットとして、固定小数点数値がある。これは、図１３に示すように、上記のような指数部格納フィールドを持たない数値フォーマットであり、通常最上位ビットが符号情報で、以下の所定のビット位置に小数点が固定化されている数である。たとえば、図１３（ａ）に示すように、小数点の位置が、符号ビットの直下の位置にある場合、数値の取りうる範囲は、−１〜＋１と限定される。たとえば、
0 1000000000000000000000000000000
の場合、最上位ビットが０であるので、正の数であり、小数点以下第１位が１であるので、0.5を表している。また、たとえば、
0 1100000000000000000000000000000
の場合、最上位ビットが０であるので、正の数であり、小数点以下第１位及び第２位が１であるので、０．５＋０．２５、即ち、０．７５を表している。正負の数値表現は通常２の補数で行われることが多く、その場合、たとえば、
1 0000000000000000000000000000000
は、−１を表す。
1 1100000000000000000000000000000
は、−０．２５を表す
【０００９】
また、−１〜＋１という制限では扱いにくいような数を処理する場合は、図１３（ｂ）に示すように、たとえば、小数点の位置を、最上位ビットの２ビット下の位置に固定することもある。その場合、数値の取りうる範囲は、−２〜＋２となる。
【００１０】
たとえば、
01 010000000000000000000000000000
の場合、最上位ビットが０であるので、正の数であり、小数点の上位に１があり、小数点以下第２位が１であるので、１．２５を表している。
【００１１】
以上のように、従来では、浮動小数点数値については、ＩＥＥＥ７５４に代表されるように、上位桁から、符号ビット、指数部、仮数部の順にビットが格納されるフォーマットで表現され、一方、固定小数点数値については、上位桁から、符号ビット、数値の順にビットが格納されるフォーマットで表現される。
【００１２】
【非特許文献１】
IEEE 754-1985 (R1990) 「Binary Floating-Point Arithmetic」 Institute of Electrical and Electronics Engineers, 01-May-1985
【００１３】
【発明が解決しようとする課題】
しかしながら、上記のような浮動小数点数値の格納フォーマットでは、たとえば指数部の値だけを取り出したいような場合、元の３２ビットデータから、最上位の１ビットと下位側の２３ビットとを切り離すという処理を行う必要があり、多大の処理量を要するという問題がある。
【００１４】
一方、仮数部の値だけを取り出したいような場合、元の３２ビットデータのうち、下位側の２３ビットだけを取り出した後に、先に示した（１・ｋ）の処理を施す必要があり、この場合にも、やはり多大の処理量を要するという問題がある。
【００１５】
また、上記のような浮動小数点フォーマットで格納された実数ｘとｙとの乗算を行う場合、ｘ＝ａ＊２＾ｎ、ｙ＝ｂ＊２＾ｍとすると、
ｘ＊ｙ＝（ａ＊２＾ｎ）＊（ｂ＊２＾ｍ）＝ａ＊ｂ＊２＾（ｎ＋ｍ）
であるので、ｘ、ｙそれぞれのビットフィールドの仮数部どうしの乗算と、指数部どうしの加算とを行う必要があるが、乗算の度に、それぞれのビットフィールドから仮数部と指数部それぞれを切り出す必要があり、多大の処理量を要するという問題がある。
【００１６】
一方、上記のような固定小数点数値の格納フォーマットでは、演算に際して、指数部と仮数部とを切り離すという処理が不要なので、浮動小数点ファーマットに比べて処理量が少ないが、表現可能な値の範囲が制限されてしまうという問題がある。
【００１７】
そこで、本発明は、このような従来の問題点に鑑みてなされたものであり、浮動小数点フォーマットを採用することによる表現可能な数値範囲の広さと、固定小数点フォーマットを採用することによる演算速度の高速化とを両立させることが可能な浮動小数点演算装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る浮動小数点格納方法は、実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、該ａ、ｎをＮビット（Ｎ≧（Ｕ＋Ｌ））のビットフィールドに格納する浮動小数点格納方法であって、上記ビットフィールドの上位側のＵビットに仮数部を固定小数点数値で格納し、上記ビットフィールドの下位側のＬビットに指数部を整数で格納することを特徴とする。
【００１９】
ここで、前記浮動小数点格納方法において、上記Ｎ、Ｌは８の倍数としてもよい。
また、上記目的を達成するために、本発明に係る浮動小数点演算装置は、実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、２つの実数を乗算して得られる値を浮動小数点数値で出力する浮動小数点演算装置であって、上位側のＵビットが仮数部を固定小数点数値で格納する仮数部格納フィールドで、下位側のＬビットが指数部を整数で格納する指数部格納フィールドであるような浮動小数点値を格納する第１及び第２のレジスタと、該第１のレジスタの全ビットフィールドの値と該第２のレジスタの全ビットフィールドの値とを乗算する乗算器と、該第１のレジスタの全ビットフィールドの値と該第２のレジスタの全ビットフィールドの値とを加算する加算器と、上記乗算器の出力の上位側Ｕビットと、上記加算器の出力の下位側Ｌビットとを結合するビット結合器とを有することを特徴とする。
【００２０】
また、本発明に係る浮動小数点演算装置は、実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、２つの実数を乗算して得られる値を固定小数点数値で出力する浮動小数点演算装置であって、上位側のＵビットが仮数部を固定小数点数値で格納する仮数部格納フィールドで、下位側のＬビットが指数部を整数で格納する指数部格納フィールドであるような浮動小数点値を格納する第１及び第２のレジスタと、上記第１のレジスタの全ビットフィールドの値と上記第２のレジスタの全ビットフィールドの値とを乗算する乗算器と、上記第１のレジスタの全ビットフィールドの値と上記第２のレジスタの全ビットフィールドの値とを加算する加算器と、上記乗算器の出力の上位側ビットの値を、上記加算器の出力の下位側Ｌビットの値に応じてビットシフトするビットシフタとを有していてもよい。
【００２１】
また、本発明に係る浮動小数点演算装置は、実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、実数を整数に変換する浮動小数点演算装置であって、上位側のＵビットが仮数部を固定小数点数で格納する仮数部格納フィールドで、下位側のＬビットが指数部を整数で格納する指数部格納フィールドであるような浮動小数点数値を格納するレジスタと、前記レジスタに格納された値を前記レジスタの下位側のＬビットが示す値に応じてビットシフトするビットシフタとを備えることを特徴とする。
【００２２】
そして、前記浮動小数点演算装置は、さらに、前記レジスタのビット数をＮ、前記仮数部格納フィールドにおける小数点位置より上位のビット数をＳ、前記レジスタの下位側のＬビットが示す値をｘとしたときに、（Ｎ−Ｓ−ｘ）の計算を行う減算器を備え、前記ビットシフタは、前記減算器の出力値が示すビット数だけ、前記レジスタに格納された値をビットシフトしてもよいし、前記減算器は、さらに、予め決定されている数をＸとしたときに、（Ｎ−Ｓ−ｘ−Ｘ）の計算を行い、前記ビットシフタは、前記減算器の出力値が示すビット数だけ、前記レジスタに格納された値をビットシフトしてもよい。
【００２３】
ここで、前記浮動小数点格納方法において、上記Ｎ、Ｌは８の倍数としてもよい。
なお、本発明は、浮動小数点フォーマットの数値どうしの乗算だけでなく、固定小数点フォーマットの数値と浮動小数点フォーマットの数値とを乗算する演算装置として実現してもよいし、それらの演算装置が備える手段をステップとする演算方法として実現してもよい。さらに、本発明は、マイクロプロセッサやＤＳＰ（Digital Signal Processor）等のハードウェアとして実現することができるだけでなく、そのような演算方法をコンピュータに実行させるプログラムとして実現することもできる。そして、そのようなプログラムをＣＤ−ＲＯＭ等の記録媒体やインターネット等の伝送媒体を介して流通させることができるは言うまでもない。
【００２４】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１における浮動小数点格納方法について図面を参照しながら説明する。
【００２５】
図１は本実施の形態１における浮動小数点格納方法において、実数ｘを格納する時のビットフィールドを示す図である。このビットフィールドは、指数部格納フィールド１１、仮数部格納フィールド１２を含んで構成される。
【００２６】
指数部格納フィールド１１は、実数ｘを、ａ＊２＾ｎで表した時のｎの値が８ビットの整数で格納される。値は例えば２の補数で表現される。仮数部格納フィールド１２は、実数ｘを、ａ＊２＾ｎで表した時のａの値が２４ビットで格納される。値は小数点位置が固定化されている固定小数点数値で表現される。本実施の形態では、ａの値は−１〜＋１の範囲となるように正規化されるものとする。従って、２４ビットのビット構成は、当該２４ビットの最上位ビットが符号情報となり、その直下に小数点が固定化されるような２の補数の固定小数点数値となる。すなわち、最上位ビット（符号ビット）の１ビット下が0.5（2^(-1)）を表現するビット、以下、0.25（2^(-2)）、0.125（2^(-3)）を表現するビット、というような数値表現である。
【００２７】
このようなビットフィールドを持った浮動小数点格納方法の具体例について以下説明する。
まず、例えば、実数ｘ＝２９．２５を本実施例の浮動小数点格納方法で格納する場合について説明する。
【００２８】
実数ｘをａ＊２＾ｎと表現する場合、
２９．２５＝０．９１４０６２５＊２＾５
であるので、ａ＝０．９１４０６２５、ｎ＝５となる。従って、図１の指数部格納フィールド１１には、５（=b'00000101）が格納される。仮数部格納フィールド１２には、０．９１４０６２５を２の補数の固定小数点数値で表現した値(b'011101010000000000000000)が格納される。
従って、実数２９．２５を表現する全体のビット構成は、
b'011101010000000000000000 00000101
となる。
【００２９】
次に、実数ｘ＝０．００９０３３２０３１２５を本実施例の浮動小数点格納方法で格納する場合について説明する。
実数ｘをａ＊２＾ｎと表現す場合、
０．００９０３３２０３１２５＝０．５７８１２５＊２＾（−６）
であるので、ａ＝０．５７８１２５、ｎ＝−６となる。従って、図１の指数部格納フィールド１１には、−６（=b'11111010）が格納される。
【００３０】
仮数部格納フィールド１２には、０．５７８１２５を２の補数の固定小数点数値で表現した値(b'010010100000000000000000)が格納される。
従って、実数０．００９０３３２０３１２５を表現する全体のビット構成は、
b'010010100000000000000000 11111010
となる。
【００３１】
次に、実数ｘ＝−４．００１０９８６３２８１２５を本実施例の浮動小数点格納方法で格納する場合について説明する。
実数ｘをａ＊２＾ｎと表現す場合、
−４．００１０９８６３２８１２５＝−０．５００１３７３２９１０１５６２５＊２＾３
であるので、ａ＝−０．５００１３７３２９１０１５６２５、ｎ＝３となる。従って、図１の指数部格納フィールド１１には、３（=b'00000011）が格納される。仮数部格納フィールド１２には、−０．５００１３７３２９１０１５６２５を２の補数の固定小数点数値で表現した値が格納される。
【００３２】
ここで、負の固定小数点数値に対する２の補数について説明する。
上記−０．５００１３７３２９１０１５６２５の絶対値を２の補数で表現すると、
b'010000000000010010000000
である。２の補数で負の値を表現する場合は、全ビットを反転し、最下位ビットに１を足すという処理で求められる。従って、−０．５００１３７３２９１０１５６２５の２の補数表現は、
b'101111111111101100000000
となる。従って、実数−０．５００１３７３２９１０１５６２５を表現する全体のビット構成は、
b'101111111111101100000000 00000011
となる。
【００３３】
なお、以上の具体例では、指数部格納フィールド１１を８ビット、仮数部格納フィールド１２を２４ビットとしたが、本発明は、このようなビット配分に限られず、値の取り得る範囲に応じて、変更してもよい。例えば、指数部格納フィールドを６ビット、仮数部格納フィールドを２６ビットとした場合は、値の精度（仮数部の表現桁数）は、２ビット分向上するが、値の取り得る範囲が２ビット分小さくなる。
【００３４】
また、本実施の形態では、仮数部格納フィールド１２に格納する値は、−１〜＋１の範囲に正規化された値が格納されるとしたが、例えば、−２〜＋２の範囲に正規化されるとしてもよい。
【００３５】
図２は、指数部のビットフィールド３１を６ビット、仮数部のビットフィールド３２を２６ビット、仮数部の値の正規化を−２〜＋２の範囲とした場合のビットフィールドを示す。本図に示すように、小数点位置が、最上位ビットから見て、２ビット目と３ビット目の間に固定化される。例えば、先の例では、
実数２９．２５を表現する全体のビット構成は、
b'011101010000000000000000 00000101
すなわち、２９．２５＝０．９１４０６２５＊２＾５
と表現したが、図２に示すビットフィールドの場合は、
２９．２５＝１．８２８１２５＊２＾４
と表現することになり、かつ指数部は６ビットであるので、全体のビット構成は、
b'01110101000000000000000000 000100
となる。
【００３６】
以上のように本実施の形態によれば、実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、該ａ、ｎをＮビット（Ｎ≧（Ｕ＋Ｌ））のビットフィールドに格納する際、上記ビットフィールドの上位側のＵビットに仮数部を固定小数点数値で格納し、上記ビットフィールドの下位側のＬビットに指数部を整数で格納することによって、仮数部が上位側ビットフィールドに集中し、指数部は下位側ビットフィールドに集中するので、仮数部を取り出したいときは、全ビットフィールドの上位側のフィールドのみを切り出せば容易に取り出せるし、指数部を取り出したいときは、全ビットフィールドの下位側のフィールドのみを切り出せば容易に取り出せることとなる。
【００３７】
また、本実施の形態における浮動小数点格納方法によれば、全体のビットフィールドの上位側に仮数部が格納され、その仮数部と連続する下位側に指数部が格納されるので、仮数部を取り出す際に、下位側（指数部）のフィールドを切り離す処理を省略しても、つまり、切り出し処理なしに全ビット一括で取り出しその値をそのまま仮数部の値と見なしても、それによって生じる数値データの誤差は、高々２＾（−２４）以下であるので、実質的にその誤差ははほとんど無視し得るものであり、仮数部の値を取り出す際は、ビットフィールドの切り出し処理は実質的に不要となる。ここに、本実施の形態における浮動小数点格納方法の最大のメリットがある。
【００３８】
例えば、先に述べた例では、実数２９．２５を表現する全体のビット構成を、
b'011101010000000000000000 00000101
すなわち、
２９．２５＝０．９１４０６２５＊２＾５
と表現した。ここで正確には、符号ビットを含めた仮数部は、上位側２４ビットであるが、仮に、３２ビットすべてを仮数部と見なしても、仮数部の値は、
０．９１４０６２５０２３２……
となり、誤差としては微小である。従って、当該浮動小数点数値の値を求める場合、全ビットフィールドをそのままアクセスすることによって得られる値を仮数部とし、下位側のビットのみアクセスすることによって得られる値を指数部とすることによって、ほぼ正確な浮動小数点数値を得られるので、ビット切り出し処理が極めて少なくて済むこととなる。
【００３９】
また、特に、指数部格納フィールド１１を全ビットフィールドの最下位８ビットとすることによって、以下に述べる特別な効果がさらに得られる。
図３は、図１に示されたフォーマットの数値データをメモリに格納した際のメモリ上のビットフィールドの配置を示した図である。ワード単位でのアクセスされる場合には、本図のワード単位でのアクセス範囲２０に示されるように、浮動少数点で表された実数値の単位で、読み書きされる。一方、バイト単位でアクセスされる場合には、本図のバイト単位でのアクセス範囲２１に示されるように、指数部格納フィールド１１の単位で、読み書きされる。なお、図１２に示された従来のフォーマットでは、指数部格納フィールド７１は、全ビットフィールドにおけるバイトアラインされた位置に格納されていないので、本実施の形態のように、１回のバイトアクセスによって読み書きすることはできない。
【００４０】
このように、指数部格納フィールドが全ビットフィールドの下位側８ビットに配置されている場合、全ビットフィールドの下位８ビットが格納されている領域をバイト単位でアクセスすることによって、１回のアクセスで指数部が取り出せることとなり、極めて高速に指数部取り出しが可能となる。
【００４１】
（実施の形態２）
次に本発明の実施の形態２における浮動小数点演算装置について、図面を参照しながら説明する。
【００４２】
図４は本実施の形態２における浮動小数点演算装置１００の構成を示すブロック図である。なお、本実施の形態では、浮動小数点数値ｘ、ｙを乗算する演算装置１００について述べるが、浮動小数点数値の格納フォーマットは、先に実施の形態１で述べたフォーマットに準拠しているものとする。また、乗算の方法は、
ｘ＝ａ＊（２＾ｎ）、ｙ＝ｂ＊（２＾ｍ）
としたときに、
ｘ＊ｙ＝ａ＊ｂ＊（２＾（ｎ＋ｍ））
の式に基づいて行うので、仮数部どうしの乗算と、指数部どうしの加算が主な演算となる。
【００４３】
この浮動小数点演算装置１００は、３２ビット長の２つの実数の乗算を算出し、その結果を浮動少数点フォーマットで出力する演算回路であり、第１のレジスタ１０１、第２のレジスタ１０２、乗算器１０３、加算器１０４及びビット結合器１０５から構成される。
【００４４】
実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、第１のレジスタ１０１は、上位側の２４ビットが仮数部格納フィールドで、下位側の８ビットが指数部格納フィールドであるような実数値を格納する３２ビットのレジスタであり、第２のレジスタ１０２は、同様に、上位側の２４ビットが仮数部格納フィールドで、下位側の８ビットが指数部格納フィールドであるような実数値を格納する３２ビットのレジスタであり、乗算器１０３は、該第１のレジスタ１０１の値と該第２のレジスタ１０２の値とを乗算する乗算器、加算器１０４は、該第１のレジスタ１０１の値と該第２のレジスタ１０２の値とを加算する加算器、ビット結合器１０５は、上記乗算器１０３の出力の上位側２４ビットと、加算器１０４の出力の下位側８ビットとを結合するビット結合器である。
【００４５】
ここで、上記第１のレジスタ１０１及び、上記第２のレジスタ１０２に格納されている浮動小数点数値の格納のフォーマットは、図１に示すフォーマットであり、先に実施の形態１で述べたものと同様であるので、たとえば、実数２９．２５を表現する全体のビット構成は、
b'011101010000000000000000 00000101
となる。実数０．００９０３３２０３１２５を表現する全体のビット構成は、
b'010010100000000000000000 11111010
となる。
【００４６】
このようなビットフィールドを持った数値を扱う、浮動小数点演算装置１００について以下説明する。いま、第１のレジスタ１０１には、値として、２９．２５が格納されているのもとする。すなわちビット構成は、
b'011101010000000000000000 00000101
となる。そして、第２のレジスタ１０２には、値として、０．００９０３３２０３１２５が格納されているのもとする。すなわちビット構成は、
b'010010100000000000000000 11111010
となる。
【００４７】
乗算器１０３は、該第１のレジスタ１０１の値と該第２のレジスタ１０２の値とを乗算する。この乗算は、仮数部どうしの乗算を行う過程であるので、正確には、３２ビットの全体のビットフィールドから下位８ビットの指数部を切り離した形で仮数部を取り出し、当該仮数部どうしを乗算するのであるが、本実施の形態では、３２ビットの全ビットフィールドを取り出し、そのまま当該値を乗算するものとする。これによって本来の値からは誤差が生じるが、その誤差は高々２＾（−２４）以下であるので、実質的には無視できる。
【００４８】
具体的に上記の例では、第１のレジスタに格納されている仮数部の値は、正確には、
b'011101010000000000000000
であるので、１０進数で表現すれば、０．９１４０６２５となる。
【００４９】
一方、全ビットフィールドを仮数部と見た場合は、
b'01110101000000000000000000000101
であるので、１０進数で表現すれば、０．９１４０６２５０２３２８３１………となる。また、第２のレジスタに格納されている仮数部の値は、正確には、
b'010010100000000000000000
であるので、１０進数で表現すれば、０．５７８１２５となる。
【００５０】
一方、全ビットフィールドを仮数部と見た場合は、
b'01001010000000000000000011111010
であるので、１０進数で表現すれば、０．５７８１２５１１６４１５３２………となる。
【００５１】
ところで、正確に切り出した仮数部どうしの乗算結果は、
０．９１４０６２５＊０．５７８１２５０＝０．５２８４４２３８２８１２５
であるので、２進数で表現すると
b'0 1000011101001000000000000000000
となるが、一方、全ビット仮数部とみなした場合の仮数部どうしの乗算結果は、
０．９１４０６２５０２３２８３１＊０．５７８１２５１１６４１５３２ ＝０．５２８４４２４９０５６９４３
であるので、２進数で表現すると
b'0 1000011101001000000000011100111
となる。ここで注目するべきことは、正確に切り出した仮数部どうしの乗算結果と、全ビット仮数部とみなした場合の仮数部どうしの乗算結果とは、上記２４ビットまで、一致していることである。つまり、この乗算器１０３は、２つの実数値の仮数部を切り出すという処理を行うことなく、結果として、仮数部だけを切り出して乗算して場合と略等しい値を算出しているので、切り出し処理を省いた分だけ処理時間や回路を削減している。
【００５２】
次に加算器１０４では、該第１のレジスタ１０１の値と該第２のレジスタ１０２の値とを加算する。この加算は、指数部どうしの加算を行う過程であるので、３２ビットの全体のビットフィールドから下位８ビットのみを切り出し、当該指数部どうしを加算するのであるが、本実施の形態では、３２ビットの全ビットフィールドを取り出し、そのまま当該値を加算するものとする。これは、指数部が格納されているビットフィールドが最下位側のフィールドであるので、加算結果の下位側の値は、入力の上位側の値に影響を受けないので、特に入力の上位側を取り離して加算する必要がないためである。具体的に上記の例では、第１のレジスタ１０１の値が、
b'01110101000000000000000000000101
であり、第２のレジスタ１０２の値が、
b'01001010000000000000000011111010
であるので、上記加算器の出力は、
b'10111111000000000000000011111111
となる。当然、上記加算結果の下位８ビットは、入力の下位８ビットを切り出して加算した結果と一致する。
【００５３】
次に、ビット結合器１０５は、上記乗算器１０３の出力の上位側２４ビットと、上記加算器１０４の出力の下位側８ビットとを結合する。
図５は、ビット結合器１０５で行われるビット結合の様子を示すものである。本図の左側に示された６４ビットのデータ１１０は、乗算器１０３からの出力ビット列であり、そのうちのハッチングされた箇所（上位２４ビット）が切り出されるビット、すなわち演算結果として有効な範囲であり、ビット結合器１０５の上位桁に入力される。
【００５４】
一方、本図の右側に示された３２ビットのデータ１１１は、加算器１０４からの出力ビット列であり、そのうちのハッチングされた箇所（下位８ビット）が切り出されるビット、すなわち演算結果として有効な範囲であり、ビット結合器１０５の下位桁に入力される。本図の下部に示される３２ビットのデータ１１２は、６４ビットデータ１１０及び３２ビットデータ１１１それぞれから切り出されたビットが結合された後のビット列である。この３２ビットデータ１１２は、乗算器１０３の出力と加算器１０４の出力それぞれの有効なビットのみが切り出されて結合されたものである。
【００５５】
具体的には、上記乗算器１０３の出力は
b'01000011101001000000000011100111
であり、上記加算器１０４の出力は
b'10111111000000000000000011111111
であるので、上記ビット結合器の出力は、
b'01000011101001000000000011111111
となる。
【００５６】
さて、このようにして得られたビット列１１２を本実施の形態の浮動小数点数値格納フォーマットに従って、１０進数に換算してみると、
０．５２８４４２３８２８１２５＊２＾（−１）
＝０．２６４２２１１９１４０６２５
となり、元々の入力値２９．２５と０．００９０３３２０３１２５との乗算結果と一致していることがわかる。
【００５７】
以上のように本実施の形態によれば、実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、上位側のＵビットが仮数部を固定小数点数値で格納する仮数部格納フィールドで、下位側のＬビットが指数部を整数で格納する指数部格納フィールドであるような第１及び第２のレジスタと、該第１のレジスタの値と該第２のレジスタの値とを乗算する乗算器と、該第１のレジスタの値と該第２のレジスタの値とを加算する加算器と、上記乗算器の出力の上位側Ｕビットと、上記加算器の出力の下位側Ｌビットとを結合するビット結合器とを備えることによって、浮動小数点数値の乗算において、仮数部の乗算と指数部の加算とは、入力データの全ビットフィールドに対してそのまま行えばよく、かつ、乗算器の出力の上位側ビットと加算器の出力の下位側ビットのビット結合のみで、乗算結果を浮動小数点フォーマットにフォーマッティングできるので、非常に高速な浮動小数点数値の乗算が可能となる。
【００５８】
なお、本実施の形態では、浮動小数点数値の乗算結果を浮動小数点数値にフォーマッティングして格納したが、乗算結果を固定小数点数値にフォーマッティングすることも容易である。
【００５９】
図６は、そのような浮動小数点演算装置２００の構成を示すブロック図である。浮動小数点演算装置２００は、３２ビット長の２つの実数の乗算を算出し、その結果を固定少数点フォーマットで出力する演算回路であり、第１のレジスタ１０１、第２のレジスタ１０２、乗算器１０３、加算器１０４及びビットシフタ２０１から構成される。なお、上記浮動小数点演算装置１００と同じ構成要素については同一の符号を付している。
【００６０】
図４に示される浮動小数点演算装置１００と異なるのは、ビット結合器１０５の代わりにビットシフタ２０１が搭載されていることである。該ビットシフタ２０１は、乗算器１０３の出力を加算器１０４の出力の下位８ビットの値に応じてビットシフトする３２ビットのシフトレジスタである。先の例と同様の数値を例にとると、乗算器１０３の出力は、
０．５２８４４２３８２８１２５
であり、加算器１０４の出力の下位８ビットの値は−１であるので、上記ビットシフタ２０１は、乗算器の値を１ビットシフトダウンすることにより、結果として、図４に示された浮動小数点演算装置１００による結果と同様に、
０．２６４２２１１９１４０６２５
を生成する。なお、この場合は、指数部の情報は意味がなくなるので指数部の値を下位８ビットに結合する必要はない。
【００６１】
以上、本発明に係る浮動少数点格納方法及び浮動小数点演算装置について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。
【００６２】
例えば、本発明に係る浮動小数点格納方法は、２つの浮動少数点データを乗算する場合だけでなく、固定小数点数値と浮動小数点数値とを乗算する場合についても、高速化に役立つフォーマットである。したがって、本発明に係る浮動少数点格納方法は、以下のような固定小数点数値を扱う演算装置に適用することができる。
【００６３】
図７は、固定小数点数値と浮動小数点数値とを乗算し、その結果を浮動小数点数値で出力する浮動小数点演算装置３００の構成を示すブロック図である。この浮動小数点演算装置３００は、図４に示された浮動小数点演算装置１００において、加算器１０４を削除したものに等しい構成を備える。なお、第１のレジスタ１０１は、３２ビットの固定小数点数値を格納している。
【００６４】
乗算器１０３は、第１のレジスタ１０１に格納された３２ビットデータと第２のレジスタ１０２に格納された３２ビットデータとを、そのまま（いずれも固定小数点数値として）乗算し、６４ビットの乗算結果を出力する。ビット結合器１０５は、図８に示されるように、乗算器１０３で得られた６４ビットのうちの有効ビット（上位２４ビット）を上位ビットとし、一方、第２のレジスタ１０２に格納されている指数部（下位８ビット）を下位ビットとして結合する。このような浮動小数点演算装置３００であっても、乗算器１０３は、第２のレジスタ１０２に格納された３２ビットデータから仮数部だけを切り出すことなく、３２ビットデータをそのまま乗算することができるので、演算の高速化が図られる。
【００６５】
図９は、固定小数点数値と浮動小数点数値とを乗算し、その結果を固定小数点数値で出力する浮動小数点演算装置４００の構成を示すブロック図である。この浮動小数点演算装置４００は、図６に示された浮動小数点演算装置２００において、加算器１０４を削除したものに等しい構成を備える。なお、第１のレジスタ１０１は、３２ビットの固定小数点数値を格納している。
【００６６】
乗算器１０３は、第１のレジスタ１０１に格納された３２ビットデータと第２のレジスタ１０２に格納された３２ビットデータとを、そのまま（いずれも固定小数点数値として）乗算し、６４ビットの乗算結果を出力する。ビットシフタ２０１は、乗算器１０３で得られた６４ビットのうちの有効ビット（上位２４ビット）を取り出した後に、その値を、第２のレジスタ１０２に格納されている指数部（下位８ビット）の値に応じたビット数だけビットシフトを行う。このような浮動小数点演算装置４００であっても、乗算器１０３は、第２のレジスタ１０２に格納された３２ビットデータから仮数部だけを切り出すことなく、３２ビットデータをそのまま乗算することができるので、演算の高速化が図られる。
【００６７】
（実施の形態３）
次に本発明の実施の形態３における浮動小数点演算装置について、図面を参照しながら説明する。
【００６８】
図１０は、本実施の形態３における浮動小数点数値演算装置の構成を示すブロック図である。浮動小数点演算装置５００は、浮動小数点数値を整数に変換する演算装置であり、第１のレジスタ１０１と、減算器５０１と、ビットシフタ５０２とから構成される。
【００６９】
第１のレジスタ１０１は、実施の形態１と同様のレジスタであり、実数ｘをａ* （２＾ｎ）とあらわした時のａを仮数部、ｎを指数部としたときに、上位側の２４ビットが仮数部格納フィールドで、下位側の８ビットが指数部格納フィールドであるような実数ｘを格納するレジスタである。
【００７０】
減算器５０１は、第１のレジスタ１０１の下位側８ビットの値をｘとしたときに、所定の値Ｃからｘを減算する減算器であり、ビットシフタ５０２は、第１のレジスタ１０１に格納された値を、減算器５０１の出力値に対応するビット数だけ、右にシフトするビットシフタである。
【００７１】
ここで、減算器５０１に入力されるＣの値は、図１１に示されるように、第１のレジスタ１０１のビット数をＮ、上記仮数部格納フィールドにおける小数点位置より上位のビット数をＳとしたときに、
Ｃ＝Ｎ−Ｓ
である。たとえば、Ｓの値は、第１のレジスタ１０１に格納されている値のビットフィールドが、図１に示されるフォーマットである場合には、１であり、また、図２に示されるフォーマットである場合には、２である。つまり、このＳは、第１のレジスタ１０１に格納された浮動小数点数値の仮数部格納フィールドにおける小数点位置より上位のビット数を示している。
【００７２】
なお、以下では、第１のレジスタ１０１に格納されている浮動小数点数値のフォーマットは、図１に示されるフォーマットであり、先に実施の形態１で述べたものと同様であるとする。たとえば、実数２９．２５を表現する全体のビット構成は、
b'011101010000000000000000 00000101
となるとする。
【００７３】
次に、以上のように構成された浮動小数点演算装置５００の具体的な動作を説明する。
いま、第１のレジスタ１０１には、実数として、２９．２５が格納されているのもとする。すなわち、ビット構成として、
b'011101010000000000000000 00000101
が格納されているとする。
【００７４】
減算器５０１は、第１のレジスタ１０１の下位８ビットの値を上記Ｃの値から減算する。ここでは、Ｃの値は、第１のレジスタ１０１のビット数Ｎが３２、仮数部格納フィールドにおける小数点位置より上位のビット数Ｓが１であるので、Ｃ＝Ｎ−Ｓ
＝３２−１
＝３１
となる。一方、第１のレジスタ１０１の下位８ビットの値は５であるので、減算器５０１の出力値は、
３１−５＝２６
となる。次にビットシフタ５０２は、減算器５０１からの出力値（２６）が示すビット数だけ、第１のレジスタ１０１の値を右にビットシフトする。その結果、第１のレジスタ１０１に格納された実数値、
b'011101010000000000000000 00000101
は、２６ビットだけ右にビットシフトされ、結果として、
b'00000000000000000000000000011101 = 29
となる。この値「２９」は、第１のレジスタ１０１に格納されていた浮動小数点数値２９．２５を整数化した値に等しい。
【００７５】
以上のように本実施の形態によれば、実数ｘをａ* （２＾ｎ）とあらわした時のａを仮数部、ｎを指数部としたときに、上位側のＵビットが仮数部を固定小数点数値で格納する仮数部格納フィールドで、下位側のＬビットが指数部を整数で格納する指数部格納フィールドであるような第１のレジスタ１０１と、その第１のレジスタ１０１に格納された値を第１のレジスタ１０１の下位側のＬビットが示す値に応じてビットシフトするビットシフタ５０２とを備えることによって、浮動小数点数値を整数に変換する処理が減算処理とビットシフト処理のみで行えるので、非常に高速に処理できることになる。
【００７６】
なお、本実施の形態では、減算器のプラス側の入力値Ｃとして、（第１のレジスタ１０１のビット数Ｎ）−（第１のレジスタ１０１に格納された浮動小数点数値の仮数部格納フィールドにおける小数点位置より上位のビット数Ｓ）としたが、これに代えて、所定の値Ｘをさらに減算した値としてもよい。例えばＸ＝４とした場合、上記の例では、ビットシフトする量は、
３２−１−５−４＝２２
となり、結果として、
b'011101010000000000000000 00000101
は、２２ビットだけ右にビットシフトされ、
b'00000000000000000000000111010100
が得られる。この値は、浮動小数点数値「２９．２５」に対し、小数点以下４ビットの有効数字を備えた数として表現したものになる。このように、上記Ｘの値を適切に設定することによって、浮動小数点数値の小数点以下Ｘビットを有効化させた値の表現が簡単に実現される。
【００７７】
【発明の効果】
以上の説明から明らかなように、本発明に係る浮動小数点格納方法は、実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、該ａ、ｎをＮビット（Ｎ≧（Ｕ＋Ｌ））のビットフィールドに格納する浮動小数点格納方法であって、上記ビットフィールドの上位側のＵビットに仮数部を固定小数点数値で格納し、上記ビットフィールドの下位側のＬビットに指数部を整数で格納することを特徴とする。
【００７８】
このような格納方法によれば、仮数部が上位側ビットフィールドに集中し、指数部は下位側ビットフィールドに集中するので、仮数部を取り出したいときは、全ビットフィールドの上位側のフィールドのみを切り出せば容易に取り出せるし、指数部を取り出したいときは、全ビットフィールドの下位側のフィールドのみを切り出せば容易に取り出せることとなる。また、仮数部を取り出す際に、下位側のフィールドを切り離す処理を省略しても、つまり、切り出し処理なしに全ビット一括で取り出しその値をそのまま仮数部の値と見なしても、それによって生じる数値データの誤差は、高々２＾（−２４）以下であるので、実質的にその誤差ははほとんど無視し得るものであり、仮数部の値を取り出す際にはビットフィールドの切り出し処理は実質的に不要となる。
【００７９】
ここで、前記浮動小数点格納方法において、上記Ｎ、Ｌは８の倍数としてもよい。このようなサイズとすることで、例えば指数部格納フィールドが全ビットフィールドの下位側８ビットである場合に、そのような数値データをメモリに格納した際、全ビットフィールドの下位８ビットが格納されている領域をバイト単位でアクセスすることによって、自動的に指数部が取り出せることとなり、極めて高速に指数部取り出しが可能となる。
【００８０】
また、本発明に係る浮動小数点演算装置は、実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、２つの実数を乗算して得られる値を浮動小数点数値で出力する浮動小数点演算装置であって、上位側のＵビットが仮数部を固定小数点数値で格納する仮数部格納フィールドで、下位側のＬビットが指数部を整数で格納する指数部格納フィールドであるような浮動小数点値を格納する第１及び第２のレジスタと、該第１のレジスタの全フィールドの値と該第２のレジスタの全ビットフィールドの値とを乗算する乗算器と、該第１のレジスタの全ビットフィールドの値と該第２のレジスタの全ビットフィールドの値とを加算する加算器と、上記乗算器の出力の上位側Ｕビットと、上記加算器の出力の下位側Ｌビットとを結合するビット結合器とを有することを特徴とする。
【００８１】
このような演算装置によれば、浮動小数点数値の乗算において、仮数部の乗算と指数部の加算とは、入力データの全ビットフィールドに対してそのまま行えばよく、かつ、乗算器の出力の上位側ビットと加算器の出力の下位側ビットのビット結合のみで、乗算結果を浮動小数点フォーマットにフォーマッティングできるので、非常に高速な浮動小数点数値の乗算が可能となる。
【００８２】
また、本発明に係る浮動小数点演算装置は、実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、２つの実数を乗算して得られる値を固定小数点数値で出力する浮動小数点演算装置であって、上位側のＵビットが仮数部を固定小数点数値で格納する仮数部格納フィールドで、下位側のＬビットが指数部を整数で格納する指数部格納フィールドであるような浮動小数点値を格納する第１及び第２のレジスタと、上記第１のレジスタの全ビットフィールドの値と上記第２のレジスタの全ビットフィールドの値とを乗算する乗算器と、上記第１のレジスタの全ビットフィールドの値と上記第２のレジスタの全ビットフィールドの値とを加算する加算器と、上記乗算器の出力の上位側ビットの値を、上記加算器の出力の下位側Ｌビットの値に応じてビットシフトするビットシフタとを有していてもよい。
【００８３】
このような演算装置によれば、浮動小数点数値の乗算において、仮数部の乗算と指数部の加算とは、入力データの全ビットフィールドに対してそのまま行えばよく、かつ、乗算器の出力を加算器の出力の下位側の値に基づいてビットシフトするのみで、乗算結果を固定小数点フォーマットにフォーマッティングできることとなる。
【００８４】
また、本発明に係る浮動小数点演算装置は、実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、実数を整数に変換する浮動小数点演算装置であって、上位側のＵビットが仮数部を固定小数点数で格納する仮数部格納フィールドで、下位側のＬビットが指数部を整数で格納する指数部格納フィールドであるような浮動小数点数値を格納するレジスタと、前記レジスタに格納された値を前記レジスタの下位側のＬビットが示す値に応じてビットシフトするビットシフタとを備えることを特徴とする。そして、前記浮動小数点演算装置は、さらに、前記レジスタのビット数をＮ、前記仮数部格納フィールドにおける小数点位置より上位のビット数をＳ、前記レジスタの下位側のＬビットが示す値をｘとしたときに、（Ｎ−Ｓ−ｘ）の計算を行う減算器を備え、前記ビットシフタは、前記減算器の出力値が示すビット数だけ、前記レジスタに格納された値をビットシフトする。
【００８５】
このような演算装置によれば、減算器とビットシフタだけで、任意の浮動小数点数値を整数に変換され、極めて小さな回路規模で、実数を整数に変換する変換器が実現される。
【００８６】
ここで、前記減算器は、さらに、予め決定されている数をＸとしたときに、（Ｎ−Ｓ−ｘ−Ｘ）の計算を行い、前記ビットシフタは、前記減算器の出力値が示すビット数だけ、前記レジスタに格納された値をビットシフトしてもよい。
【００８７】
このような演算装置によれば、減算器とビットシフタだけで、任意の浮動小数点数値に対して、その少数点以下Ｘビットを有効化させた数値が得られ、極めて小さな回路規模で、実数を、その少数点以下を有効化させた数値に変換する変換器が実現される。
【００８８】
以上のように、本発明により、従来の浮動小数点フォーマットを変更するだけで、特別な回路等を設けることなく、固定小数点用の演算器だけを用いて浮動小数点数値の乗算が可能になるとともに、乗算の高速化が図られ、さらに、浮動小数点数値の整数化が簡単な回路で実現され、特に、乗算処理が多用される音声処理や画像処理等のマルチメディアデータ処理の高速化技術として、その実用的価値は極めて高い。
【図面の簡単な説明】
【図１】本発明の実施の形態１における浮動小数点数値データの格納フォーマットの一例を示す図である。
【図２】浮動小数点数値データの格納フォーマットの他の例を示す図である。
【図３】図１に示された浮動小数点数値データをメモリに格納した際のビットフィールドの配置を示す図である。
【図４】本発明の実施の形態２における浮動小数点演算装置の構成を示すブロック図である。
【図５】同浮動小数点演算装置におけるビット結合器の動作を示す図である。
【図６】浮動小数点演算装置の他の例の構成を示すブロック図である。
【図７】固定小数点数値と浮動小数点数値とを乗算する浮動小数点演算装置の構成を示すブロック図である。
【図８】同浮動小数点演算装置におけるビット結合器の動作を示す図である。
【図９】固定小数点数値と浮動小数点数値とを乗算する浮動小数点演算装置の他の例の構成を示すブロック図である。
【図１０】本発明の実施の形態３における浮動小数点数値演算装置の構成を示すブロック図である。
【図１１】図１０に示された減算器に入力されるＣの値を説明する図である。
【図１２】ＩＥＥＥ７５４の３２ビット浮動小数点フォーマットのビットフィールドを示す図である。
【図１３】（ａ）は、固定小数点数値のフォーマットを示す図であり、（ｂ）は、固定小数点数値の他の例のフォーマットを示す図である。
【符号の説明】
１１、３１ 指数部格納フィールド
１２、３２ 仮数部格納フィールド
２０ ワード単位でのアクセス範囲
２１ バイト単位でのアクセス範囲
１００、２００、３００、４００、５００ 浮動小数点演算装置
１０１ 第１のレジスタ
１０２ 第２のレジスタ
１０３ 乗算器
１０４ 加算器
１０５ ビット結合器
２０１、５０２ ビットシフタ
５０１ 減算器
Claims (2)
- 実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、２つの実数を乗算して得られる値を浮動小数点数値で出力する浮動小数点演算装置であって、
上位側のＵビットが仮数部を固定小数点数値で格納する仮数部格納フィールドで、下位側のＬビットが指数部を整数で格納する指数部格納フィールドであるような浮動小数点数値を格納する第１及び第２のレジスタと、
前記第１のレジスタの全ビットフィールドの値と前記第２のレジスタの全ビットフィールドの値とを乗算する乗算器と、
前記第１のレジスタの全ビットフィールドの値と前記第２のレジスタの全ビットフィールドの値とを加算する加算器と、
前記乗算器の出力の上位側Ｕビットと、前記加算器の出力の下位側Ｌビットとを結合するビット結合器と
を備えることを特徴とする浮動小数点演算装置。 - 実数ｘをａ* （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、２つの実数を乗算して得られる値を固定小数点数値で出力する浮動小数点演算装置であって、
上位側のＵビットが仮数部を固定小数点数値で格納する仮数部格納フィールドで、下位側のＬビットが指数部を整数で格納する指数部格納フィールドであるような浮動小数点数値を格納する第１及び第２のレジスタと、
前記第１のレジスタの全ビットフィールドの値と前記第２のレジスタの全ビットフィールドの値とを乗算する乗算器と、
前記第１のレジスタの全ビットフィールドの値と前記第２のレジスタの全ビットフィールドの値とを加算する加算器と、
前記乗算器の出力の上位側ビットの値を、前記加算器の出力の下位側Ｌビットの値に応じてビットシフトするビットシフタと
を備えることを特徴とする浮動小数点演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003011373A JP4163967B2 (ja) | 2002-06-20 | 2003-01-20 | 浮動小数点演算装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002180630 | 2002-06-20 | ||
| JP2003011373A JP4163967B2 (ja) | 2002-06-20 | 2003-01-20 | 浮動小数点演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004078886A JP2004078886A (ja) | 2004-03-11 |
| JP4163967B2 true JP4163967B2 (ja) | 2008-10-08 |
Family
ID=32032581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003011373A Expired - Fee Related JP4163967B2 (ja) | 2002-06-20 | 2003-01-20 | 浮動小数点演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4163967B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112148371B (zh) * | 2019-06-27 | 2023-10-24 | 北京地平线机器人技术研发有限公司 | 基于单指令多数据流的数据运算方法、装置、介质和设备 |
| CN113593538B (zh) * | 2021-09-02 | 2024-05-03 | 北京声智科技有限公司 | 语音特征的分类方法、相关设备及可读存储介质 |
| CN117289851A (zh) * | 2022-06-16 | 2023-12-26 | 加特兰微电子科技(上海)有限公司 | 数据存储位宽的确定方法及装置、存储指数数据的方法 |
-
2003
- 2003-01-20 JP JP2003011373A patent/JP4163967B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004078886A (ja) | 2004-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7188133B2 (en) | Floating point number storage method and floating point arithmetic device | |
| KR102430645B1 (ko) | 독립형 부동소수점 변환장치 | |
| US5995991A (en) | Floating point architecture with tagged operands | |
| US8639737B2 (en) | Method to compute an approximation to the reciprocal of the square root of a floating point number in IEEE format | |
| JP2884057B2 (ja) | 数値フォーマット変換装置 | |
| Murillo et al. | Comparing different decodings for posit arithmetic | |
| JP2689414B2 (ja) | 浮動小数点表現変換器 | |
| KR20020063058A (ko) | 덧셈 및 반올림 연산을 동시에 수행하는 부동 소수점ａｌｕ 연산 장치 | |
| JP4273071B2 (ja) | 除算・開平演算器 | |
| KR970006408B1 (ko) | 논리회로의 자동설계방법 및 그 장치와 승산기 | |
| GB2549153B (en) | Apparatus and method for supporting a conversion instruction | |
| JP4163967B2 (ja) | 浮動小数点演算装置 | |
| KR19980082906A (ko) | 부동 소수점 숫자의 정수형으로의 변환 방법 | |
| Yadav et al. | Design of 32-bit floating point unit for advanced processors | |
| Trivedi et al. | A Review on Single Precision Floating Point Arithmetic Unit of 32 bit Number | |
| CN117827145B (zh) | 浮点运算装置及其处理方法、信息处理系统、硬件加速器 | |
| JP2795253B2 (ja) | 除算器 | |
| JP4643951B2 (ja) | 剰余系の被変換数を２進数に変換する変換装置及び変換方法 | |
| JP2972326B2 (ja) | 平方根計算装置 | |
| KR20230015844A (ko) | 극소 검출 | |
| JP4428778B2 (ja) | 演算装置及び演算方法並びに計算装置 | |
| JP2000081968A (ja) | 逆数演算装置 | |
| Villalba-Moreno | Digit recurence division under HUB format | |
| JP2002344316A (ja) | 非線形量子化装置および非線形量子化方法、並びに非線形量子化プログラム | |
| JPH0540609A (ja) | 浮動小数点除算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080725 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4163967 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |