KR19980082906A - 부동 소수점 숫자의 정수형으로의 변환 방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

부동 소수점 연산기의 부동 소수점 숫자의 정수형으로의 변환 방법

2. 발명이 해결하고자 하는 기술적 과제

통상의 덧셈과 뺄셈 연산처리에 의해 부동 소수점 숫자를 정수형으로 변환시켜 별도의 하드웨어가 필요하지 않고, 그럼으로써 칩의 면적을 감소시킬 수 있는 부동 소수점 숫자의 정수형으로의 변환 방법을 제공하고자 함.

3. 발명의 해결 방법의 요지

부동 소수점 연산기의 덧셈과 뺄셈을 처리하는 기본 하드웨어로써 (정수형으로 표현되는 숫자의 자릿수 - 1)만큼의 지수부를 갖는 특별한 0을 만들어 변환시키고자 하는 수의 상대편 오퍼랜드로 사용해 통상의 덧셈과 뺄셈을 처리하여 부동 소수점 숫자의 정수형으로의 변환 방법을 제공하고자 함.

4. 발명의 중요한 용도

부동 소수점 숫자를 사용하는 모든 칩 설계에 이용됨.

Description

부동 소수점 숫자의 정수형으로의 변환 방법

본 발명은 부동 소수점 숫자의 정수형으로의 변환 방법에 관한 것으로서, 부동 소수점 연산기의 면적을 개선한 부동 소수점 숫자의 정수형으로의 변환 방법에 관한 것이다. MPU(Microprocessor)의 부동 소수점 연산기 설계에 필요한 기법이며, 부동 소수점 숫자를 처리하는 MCU(MicroController) 등 부동 소수점 숫자를 사용하는 모든 칩 설계에 적용된다.

부동 소수점 연산은 기본적으로 IEEE 754 스탠더드에 의해 데이터를 표현하는 방법 및 연산의 종류 등이 정의되어 진다.

도 1은 표준의 익스텐디드 더블 프리시젼(extended double precision) 부동 소수점 숫자의 표준형식이나 변환에 있어서는 더블(double),싱글 프리시젼(single precision)의 부동 소수점 숫자도 가능하다.

도 2는 정수형의 표준 형식을 보여주는데 이 값은 64비트의 바이너리 형태를 취한다.

부동 소수점 숫자는 정수형과는 달리 부호를 나타내는 부호 비트,지수부,가수부로 나뉘어져 표현이 된다. 도1에서 보여지는 것처럼 부동 소수점 표현 방법의 가수 부분을 자세히 보면 1.xxx……xxx의 64비트가 가수부를 표현하는 데, 도2의 정수형에서는 2이상의 값을 표현해야 되기 때문에 소수점을 부동 소수점과 같은 곳에 위치하게 하면 절대로 정수로의 표현이 불가능해 진다. 따라서 부동 소수점 숫자의 소수점을 표현하고자 하는 정수의 비트 수만큼 표현될 수 있도록 오른쪽으로 옮겨야 한다. 즉 64비트의 정수를 표현하기 위해서는 부동 소수점을 오른쪽으로 63만큼 옮겨야 하며 이때 지수부의 값은 63만큼 작아지게 된다. 또한 정수로 나타내기 위해서는 지수부가 음의 값을 가져서는 안된다. 즉 2⁰이상인 부분은 정수이고 2⁰이하는 소수점 아래 부분이므로 라운딩되는 데 사용되어야 한다. 따라서 2⁰이 되도록 가수부를 다시 쉬프트해야 된다.

변환 과정을 7.75 소수를 정수로 바꾸는 과정에서 부연 설명하면, 우선 7.75는 부동 소수점으로 1.11110000……000 × 2²으로 표현된다.

1)소수점을 63만큼 오른쪽으로 이동시키면

111110000……000.× 2^2-63= 111110000……000.× 2^-61로 표현이 된다.

2)정수를 얻기 위해 지수부 2⁰이 되도록 가수부 부분을 61번 오른쪽으로 쉬프트 시킨다.

000000……0111.11 × 2⁰

3)소수점 이하의 잘리는 부분을 라운딩 한다. 이 경우 0.75이므로 반올림하여 000000……1000.× 2⁰을 얻는다.

이때 남아 있는 64비트가 얻고자 하는 정수가 된다. 결과를 살펴보면 처음의 가수부를 61번 쉬프트한 후 나머지는 라운딩한 것과 같은 결과이다. 61이라는 숫자는 63-2의 결과로 얻은 것이므로 처음에 부동 소수점 숫자의 지수부의 값이 n이라면 63-n 만큼의 쉬프팅과정이 필요하다. 이 때 n이 64이상인 경우는 64비트의 정수형에 표현이 불가능 해 지므로 오버플로우 처리를 하면 된다.

상기 방법으로 부동 소수점 숫자를 정수형으로 변환하려면 우선 지수부에 해당되는 만큼을 가수부에서 소수점을 옮겨 자릿수를 맞추게 된다. 상기의 과정은 쉬프트기를 이용해 가수부를 쉬프트하고 소수점 이하는 라운딩 모드에 따라 올림이나 내림으로 처리해서 정수형 숫자로 만든다.

상기 과정을 위해서는 많은 하드웨어와 복잡한 제어회로가 소요되는 문제점이 있다.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 통상의 덧셈과 뺄셈 연산 처리에 의해 부도 소수점 숫자를 정수형으로 변환시켜 별도의 하드웨어가 필요하지 않고, 그럼으로써 칩의 면적을 감소시킬 수 있는 부동 소수점 숫자의 정수형으로의 변환 방법을 제공하는 데 그 목적이 있다.

도1은 표준의 익스텐디드 더블 프리시젼(extended double precision) 부동 소수점 숫자의 표준 형식

도2는 표준의 64비트 정수 표현 형식

도3은 부동 소수점 연산기 내의 덧셈/뺄셈/변환 데이터패스

상기 목적을 달성하기 위한 본 발명은 정수형으로 변환시키려는 부동 소수점 숫자와, 가수부는 0이고 지수부는 (변환하고자 하는 정수의 자릿수 - 1)인 상수를 양 오퍼랜드로하는 통상의 덧셈,뺄셈 연산을 수행해 부동 소수점 숫자를 정수형으로 변환하는 방법을 포함하는 것을 특징으로 한다.

또한, 부동 소수점 숫자의 정수형으로의 변환을 위한 장치에 있어서,

가수부는 0이고 지수부는 (변환하고자하는 정수의 자릿수 -1)의 바이어스된 값을 가지는 상수를 저장하는 수단(c1); 상기 저장된 상수와 변환하고자 하는 부동 소수점 숫자의 비교 및 쉬프트를 수행하는 비교·쉬프트 수단(E1); 상기 상수와 상기 변환하고자 하는 부동 소수점 숫자의 덧셈·뺄셈 연산을 수행하는 연산수단(E2); 및 상기 연산수단으로부터 최종 결과값을 선택하여 출력하는 선택 수단(WB)을 구비하는 것을 특징으로 하는 부동 소수점 숫자를 정수형으로 변환하는 장치를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 살펴본다.

본 발명은 부동 소수점 숫자에서 정수형으로의 변환을 기존의 부동 소수점 연산기의 덧셈기나 뺄셈기에서 바로 처리 할 수 있게 만든 것이다. 상기의 변환 과정을 덧셈 과정에서 처리하려면, 덧셈의 첫 번째 단계에 있는 자릿수를 맞추는 쉬프트기의 쉬프트 양이 항상 63-n이 되어야 하므로 덧셈의 상대 오퍼랜드의 지수부는 항상 63이 되어야 한다. 그리고 변환 과정이 값의 크기를 바꾸지는 않는 것이므로 가수부의 값은 0으로 놓는다. 즉, 덧셈의 상대편 오퍼랜드는 0.0000……0000 × 2⁶³으로 하고 덧셈 연산을 변환하려고 하는 부동 소수점 숫자와 같이 처리하면 변환이 자동적으로 된다.

다만 한가지 덧셈 연산과 다른 점은 마지막에 결과가 나오면 부동 소수점 연산에서는 MSB(Most Significant Bit)가 1이 되도록 다시 노말라이제이션(normalization)작업을 수행해야 하나 변환 과정에서 소수점을 이미 LSB(Least Significant Bit)로 옮겼기 때문에 이러한 작업을 하도록 하면 안된다. 즉 덧셈의 결과가 바로 정수형 데이터인 것이다.

도3은 상기 변환 과정을 덧셈에서 처리하는 하드웨어를 나타내는데, 우선 A, B 버스에 2개의 오퍼랜드를 올려놓는데 이 때 0×2⁶³에 해당되는 상수는 특수한 상수 값들만을 저장하는 콘스탄트 롬(c1,ROM)에서 데이터를 얻어 A 버스에 올린다. B 버스에는 변환시키고자 하는 부동 소수점 숫자를 올린다. 올려진 데이터들은 지수부 뺄셈기(1)에 의해 지수부의 차가 구해지고 구해진 결과크기값(SUB)은 오른방향 쉬프트기(2)의 양으로 사용되며 제2멀티플렉서(3)에 의해 지수부가 작은 숫자의 가수부가 선택되어서 쉬프트기(2)에서 오른방향 쉬프트되어 제2래치(4)에 저장된다. 제3래치(5)에는 지수부가 큰 숫자의 가수부가 저장된다. 정상적인 범위의 변환 연산에서는 제2래치(4)에 B 버스에 올린 데이타가 들어갈 것이고 제3래치(5)에는 콘스탄트 롬에서 올린 0데이타가 들어가게 된다. 또한, 제1래치(6)에는 롬에서 오린 63에 해당되는 403e(바이어스값 포함) 헥사 값이 저장된다. 상기 403e값은 지수부가 15비트인 경우의 바이어스 값인 3fff와 63을 더한 지수부의 표현값이다. 제4멀티플렉서(7)는 변환되고자 하는 데이터의 부호가 음수 일 때 1의 보수를 시킬 것인 지 양수인 경우에 바로 사용할 것인지를 결정한다. 만일 음수라면 여기서 1의 보수를 시킨 후 덧셈기(8)의 캐리 입력에 1을 넣어 주면 2의 보수가 된다. 제3래치(5)에는 0이 들어 있기 때문에 쉬프트기(2)에서 쉬프트된 값이 그대로 제6래치(9)에 저장된다. 제5래치(10)는 덧셈이나 뺄셈을 할 때 마지막에 노말라이즈(normalize)시켜 주어야 하기 때문에 왼쪽부터 0의 개수를 헤아려 저장하는 곳이다. 변환 과정에서는 사용되지 않는다. 마지막 단계에서는 라운딩을 위해 증가기(11,incrementor)를 두었는데 이것은 올림이 필요할 때 그 결과를 제6멀티플렉서(12)에서 선택하여 사용하거나 라운딩을 하지 않는 직접 패쓰(path)인 0선택을 가지고 최종 결과를 만든다. 제6멀티플렉서(12)의 1X는 노말라이즈가 필요한 덧셈이나 뺄셈의 결과를 얻을 때 사용된다.

상기 과정에서 지수부분은 두 번째 싸이클을 그냥 지나고 세 번째 싸이클에서도 제5멀티플렉서(13)의 0로 선택되어 바로 출력된다. 즉 63 + bias값인 403e가 그대로 출력되게 된다.

상기 설명은 부동 소수점 숫자가 정상적인 범위 안에 있을 경우이고, 만약 정수로의 표현이 불가능한 범위 즉, 오퍼플로우 범위는 제2멀티플렉서(3)의 제1선택 신호(MSB)인 두 지수부의 빼기결과로 쉽게 찾아질 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같이 이루어지는 본 발명은 부동 소수점 숫자의 정수로의 변환 회로를 더 이상의 하드웨어를 사용하지 않고 덧셈이나 뺄셈에서 사용하는 자원을 그대로 이용할 수 있게 되어 있다. 또한 구성 자체가 파이프라인된 회로이기 때문에 덧셈과 마찬가지로 잠복기(latency)는 3이지만 쓰루풋(Throughput)은 1로 만들 수 있기 때문에 외부에 따로 하드웨어를 두고 처리하는 기존 방식에 비해 더 나은 성능 향상을 가져오는 효과가 있다.

Claims (13)

1. 정수형으로 변환시키려는 부동 소수점 숫자와, 가수부는 0이고 지수부는 (변환하고자 하는 정수의 자릿수 - 1)인 상수를 양 오퍼랜드로하는 덧셈,뺄셈 연산을 수행해 부동 소수점 숫자를 정수형으로 변환하는 방법.
2. 제 1 항에 있어서,

   상기 덧셈,뺄셈 연산에서는 필요한 노말라이제이션 과정을 생략하고 덧셈의 결과를 바로 변환 결과로서 취하는 부동 소수점 숫자를 정수형으로 변환 하는 방법.
3. 제 1 항에 있어서,

   가수부는 0이고 지수부는 (변환하고자 하는 정수의 자릿수 - 1)인 상수와 변환시키고자 하는 부동 소수점 숫자의 지수부 차를 구하고, 작은 지수를 가진 가수부를 선택해 구해진 차만큼 쉬프트하며, 지수부는 지수값이 큰 수를 가지는 1단계;

   상기 변환시키고자 하는 데이터의 부호가 음일 때 1의 보수값을 가질 것인 지 양일 때 상기 데이터를 바로 사용할 것인지를 결정하고, 상기 값과 지수가 큰 수의 가수부의 덧셈연산을 수행하는 2단계; 및

   상기 과정의 수행 후 결과 값의 라운딩 필요 여부에 따라 라운딩을 수행하여 가수부의 최종 결과를 내며, 지수부는 지수값이 큰 수를 최종 결과로 내는 3단계로 이루어지는 부동 소수점 숫자를 정수형으로 변환하는 방법.
4. 부동 소수점 숫자의 정수형으로의 변환을 위한 장치에 있어서,

   가수부는 0이고 지수부는 (변환하고자 하는 정수의 자릿수 -1)의 바이어스된 값을 가지는 상수를 저장하는 상수저장수단;

   상기 저장된 상수와 변환하고자 하는 부동 소수점 숫자의 비교 및 쉬프트를 수행하는 비교·쉬프트 수단;

   상기 상수와 상기 변환하고자 하는 부동 소수점 숫자의 덧셈·뺄셈 연산을 수행하는 연산수단; 및

   상기 연산수단으로부터 최종 결과값을 선택하여 출력하는 선택 수단을 구비하는 것을 특징으로 하는 부동 소수점 숫자를 정수형으로 변환하는 장치.
5. 제 4 항에 있어서, 상기 비교·쉬프트 수단은

   변환하고자 하는 부동 소수점 숫자와 상기 상수를 저장하는 수단에서 로드된 상수의 지수부 크기 비교를 위한 뺄셈기;

   제1선택신호를 가지고 상기 두 수 중 큰 수의 지수부를 선택하는 제1멀티플렉서와 상기 결과를 저장하는 제1래치;

   제1선택신호를 가지고 상기 두 수 중 작은 수의 가수부를 선택하는 제2멀티플렉서;

   상기 선택된 작은 수의 가수부를 상기 뺄셈기의 결과크기만큼 쉬프트하는 쉬프트기와 상기 쉬프트기의 결과를 저장하는 제2래치; 및

   제1선택신호를 가지고 상기 두 수 중 큰 수의 가수부를 선택하는 제3멀티플렉서와 상기 결과를 저장하는 제3래치를 구비하는 것을 특징으로 하는 부동 소수점 숫자를 정수형으로 변환 하는 장치.
6. 제 5 항에 있어서,

   상기 제1래치에 저장되는 값은 상기 상수저장수단에서 로드된 상기 값의 지수부가 저장되어짐을 특징으로 하는 부동 소수점 숫자를 정수형으로 변환 하는 장치.
7. 제 5 항에 있어서,

   상기 제2래치는 정상적인 범위의 연산에서 변환하고자하는 부동소수점 숫자가수부의 쉬프트된 값이 저장되어짐을 특징으로 하는 부동 소수점 숫자를 정수형으로 변환하는 장치.
8. 제 5 항에 있어서,

   상기 제3래치는 정상적인 범위의 연산에서 상기 상수를 저장하는 수단에서 로드된 값의 가수부인 0값이 저장되어짐을 특징으로 하는 부동 소수점 숫자를 정수형으로 변환하는 장치.
9. 제 5 항에 있어서, 상기 상수와 상기 변환하고자 하는 부동 소수점 숫자의 덧셈·뺄셈 연산을 수행하는 연산수단은

   변환하고자 하는 부동 소수점 숫자의 부호에 따라 1의 보수를 취한 것을 선택할 것인지 아닌지를 선택하는 제4멀티플렉서;

   상기 제4멀티플렉서의 출력과 상기 제3래치 출력신호를 받아 연산하는 가산기;

   상기 가산결과를 왼쪽에서부터 0의 개수를 찾는 제로디텍터;

   상기 제로디텍터의 결과를 저장하는 제5래치; 및

   상기 가산기의 결과신호를 저장하는 제6래치와 제1 래치신호를 다시 저장하는 제4래치를 구비하는 것을 특징으로 하는 부동 소수점 숫자를 정수형으로 변환하는 장치.
10. 제 9 항에 있어서,

    왼쪽에서부터 0의 개수를 찾는 상기 제로디텍터는 덧셈,뺄셈을 수행할 때의 노말라이제이션을 위해 필요하나, 부동 소수점 숫자의 정수형으로의 변환 시 노말라이제이션을 수행하지 않는 것을 특징으로 하는 부동 소수점 숫자를 정수형으로 변환하는 장치.
11. 제 4 항에 있어서, 상기 연산수단으로부터 최종 결과값을 선택하여 출력하는 선택 수단은

    상기 제6래치신호를 제5래치 값만큼 쉬프트시키는 쉬프트기;

    상기 제6래치신호를 라운딩하는 증가기;

    상기 제4래치신호와 제5래치신호의 뺄셈을 진행하는 뺄셈기;

    상기 제1제어신호를 받아 상기 제4래치신호와 상기 뺄셈기을 통한 신호 중 선택하여 최종 결과의 지수부값으로 내보내는 제5멀티플렉서; 및

    제2제어신호를 받아 상기 제6래치신호 및 상기 증가기를 통한 신호와 상기 쉬프트기를 통한 신호 중 선택하여 최종 결과의 가수부값으로 내보내는 제6멀티플렉서를 구비하는 것을 특징으로 하는 부동 소수점 숫자를 정수형으로 변환하는 장치.
12. 제 11 항에 있어서,

    상기 제5멀티플렉서는 항상 상기 제4래치신호를 결과 값으로 출력하게끔하는 제1제어신호를 받아서 상기 제4래치 값을 결과 값으로 출력시켜 노말라이제이션한 결과를 받지 않는 것을 특징으로 하는 부동 소수점 숫자를 정수형으로 변환하는 장치.
13. 제 11 항에 있어서,

    상기 제6멀티플렉서는 상기 제6래치신호와 상기 증가기를 통한 신호 중에서만 선택되어 출력하게끔하는 제2제어신호를 받아서 결과의 가수부값으로 출력시키는 것을 특징으로 하는 부동 소수점 숫자를 정수형으로 변환하는 장치.