JP2000081968A

JP2000081968A - 逆数演算装置

Info

Publication number: JP2000081968A
Application number: JP10250572A
Authority: JP
Inventors: Hiroyasu Kibi; 裕恭吉備
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1998-09-04
Filing date: 1998-09-04
Publication date: 2000-03-21

Abstract

(57)【要約】【課題】マイクロコンピュータ等に装備されている一
般的なビットシフト機能と、加算器（減算器）のみで、
また、小容量の記憶装置を設けるのみで、容易に構成で
きる、高速の逆数演算装置を提供すること。【解決手段】入力データ１０１を、内部で処理可能な
正規化データ１０２に変換するデータ正規化部１１と、
上記正規化データ１０２から演算に必要な係数（切片と
傾き）を参照する係数参照部１２と、上記正規化データ
１０２と傾き減算係数１０６とから減算データ１０３を
生成する傾き減算部１３と、切片加算データ１０７から
加算データ１０４を生成する切片加算部１４と、上記減
算データ１０３と加算データ１０４と、上記データ正規
化部１１からのビットシフト情報１０５とから演算結果
データ１０８を生成する演算結果生成部１５とを設け
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、数値演算に固定小
数点データを用いる演算装置に係るものであり、特に、
逆数演算装置に関するものである。

【０００２】

【従来の技術】従来、逆数演算装置として、繰り返し計
算により逆数を求めるもの（例えば、特開平５−９４２
８０号公報）が知られているが、かかる、繰り返し計算
により逆数を求める方法では、高精度の解は求められる
が、演算回数が多くなる欠点があった。

【０００３】かかる欠点を除去した、従来の逆数演算装
置としては、以下に示す２つのものがある。

【０００４】第１の逆数演算装置は、専用回路により逆
数演算処理を行うもので、例えば、特開平５−１１３８
７２号公報では、図３に示すように、４つのブロックか
ら成る論理回路で逆数生成回路装置を構成している。す
なわち、入力データに基づき、結果データの最上位桁か
ら下位方向へ何桁０のデータが出現するかを検出する０
出力検出回路３１と、該０出力検出回路３１の出力デー
タに基づき結果データが１を超えない範囲内で結果デー
タの最も上位桁に１を出現させる１出力検出回路３２
と、該１出力検出回路３２の出力データを補正する補正
回路３３と、上記１出力検出回路３２にて１のデータが
検出された桁より下位側の各桁の値を決定する演算回路
３４とにより、逆数生成回路装置を構成している。

【０００５】第２の逆数演算装置は、入力値の逆数に対
する出力値を予めメモリに記憶させておくもので、特開
平５−５３７６９号公報や特開平５−１００８２６号公
報では、図４に示すように、入力データＸに対する出力
データ１／Ｘの値を、例えば、ＲＯＭに記憶されている
変換表４１を参照して、求めるものである。

【０００６】

【発明が解決しようとする課題】しかしながら、上記第
１の逆数演算装置では、装置内に逆数演算のための専用
回路を新たに必要とし、また、第２の逆数演算装置で
は、入力値に対する出力値を、変換表として予め内部に
記憶させておくことができる、大容量の記憶装置を必要
とした。

【０００７】本発明は、上記に鑑み為されたものであ
り、マイクロコンピュータ等に装備されている一般的な
ビットシフト機能と、加算器（減算器）のみで、また、
小容量の記憶装置を設けるのみで、容易に構成できる逆
数演算装置を提供することを目的としているものであ
る。

【０００８】

【課題を解決するための手段】前記目的を達成するた
め、本発明の逆数演算装置に於いては、入力データのビ
ットシフト動作により、該入力データを、内部で処理可
能な正規化データに変換するデータ正規化手段と、予め
定められる各正規化データ範囲区分毎に、切片データと
傾きデータとを記憶する係数記憶手段と、前記正規化デ
ータに基づいて、前記係数記憶手段を参照し、対応する
切片データ及び傾きデータを読み出す係数読み出し手段
と、前記正規化データと傾きデータとから生成される傾
き減算データと、前記切片データとから、中間演算結果
を算出する中間演算結果算出手段と、前記データ正規化
手段よりのビットシフト情報に基づき、前記中間演算結
果のビットシフトを行うことにより、前記入力データの
逆数を算出する演算結果算出手段とを設けたこと特徴と
する。

【０００９】また、前記傾きデータは、ビットシフト
（０ビットシフトを含む）により得られる値の合成デー
タで構成されていることを特徴とする。

【００１０】更に、前記傾き減算データは、前記正規化
データと、該正規化データをビットシフトした値の合成
値であることを特徴とする。

【００１１】本発明の逆数演算装置に於いては、入力デ
ータの逆数を算出するために、まず、入力データのビッ
トシフト動作を行って、入力データを正規化データ（例
えば、０．５〜１．０の区間内のデータ）に変換する。
そして、正規化データ区間（例えば、０．５〜１．０の
区間）をｎ等分（例えば、８等分）した各区分毎に予め
設定されている係数（切片データ、傾きデータ）を記憶
している係数記憶手段（係数参照テーブル）を参照し
て、入力データのビットシフト動作により得られた正規
化データに対応する切片データと傾きデータとを読み出
す。以後、上記正規化データ、切片データ及び傾きデー
タに基づき、ビットシフト動作と、加減算処理により、
入力データの逆数を算出する。

【００１２】

【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について詳細に説明する。

【００１３】図１及び図７は、本発明の逆数演算装置の
一実施形態の説明に供する図であり、図１は、同実施形
態の逆数演算装置の機能構成を示すブロック図、図７
は、同実施形態の逆数演算装置に於いて実行される逆数
演算処理を示すフローチャートである。

【００１４】本発明に於ける逆数演算（ｙ＝１／ｘ）で
は、図２に示すように、ｙ＝１／ｘ曲線（図示せず）
を、所定の正規化データ区間内（図２では、一例とし
て、正規化データ区間がｘ＝０．５〜１．０の範囲であ
る場合を示している）に於いて、ｘ軸方向にｎ等分し
（図２では、一例として、８等分の場合を示してい
る）、各区分（ａ〜ｈ）毎に直線近似することにより、
入力データの逆数を算出する手法を用いているものであ
る。

【００１５】図１に於いて、１１はデータ正規化部、１
２は係数参照部、１３は傾き減算部、１４は切片加算
部、１５は演算結果生成部である。

【００１６】まず、入力データ１０１をデータ正規化部
１１に入力する。先述の直線近似計算を行うために、ま
ず、入力データ１０１をある範囲内（正規化データ区
間、図２では、ｘ＝０．５〜１．０の範囲内）に制限す
る必要がある。このため、データ正規化部１１は、入力
データ１０１を、０．５〜１．０の範囲内のデータに変
換する正規化処理を行っている。この正規化は、入力デ
ータ１０１のビットをシフトすることで行われる。これ
により、正規化データ１０２とビットシフト情報（ビッ
トシフト数を示す情報）１０５が生成される。ビットシ
フト情報１０５は、演算結果生成部１５へ送られる（図
７のステップ７．１）。

【００１７】一方、データ正規化部１１からの正規化デ
ータ１０２は、係数参照部１２に送られる。係数参照部
１２には、先述の図２の各区分（ａ〜ｈ）毎の直線近似
式に基づく係数参照テーブルがあり、直線近似計算を行
うための係数（切片データと傾きデータ）の参照が行わ
れる（図７のステップ７．２）。

【００１８】正規化データ１０２は、さらに傾き減算部
１３にも送られ、この傾き減算部１３で、係数参照部１
２から出力される傾き減算係数１０６とから、減算デー
タ１０３を生成する。一方、切片加算部１４は、係数参
照部１２からの切片加算データ１０７から加算データ１
０４を生成する。演算結果生成部１５は、これら減算デ
ータ１０３と加算データ１０４を合計することで、直線
近似計算を行う（図７のステップ７．３）。

【００１９】この後、この演算結果生成部１５では、先
述のビットシフト情報１０５に基づき、逆のビットシフ
ト操作を行い、求める逆数の結果データ１０８を算出・
出力する（図７のステップ７．４）。

【００２０】以上が、本実施形態の逆数演算装置の概要
である。

【００２１】以下、更に、図１の各部の詳細な説明を行
う。

【００２２】まず、データ正規化部１１について説明す
る。

【００２３】入力データ１０１として、図８に示すよう
なＱ１５フォーマット（２進小数点以下のビット数が１
５）による１６ビットの固定小数点データを考えると、
正規化データ範囲［０．５〜１．０］は、１６進表現で
は、［４０００ｈ〜８０００ｈ］となる。入力データを
正規化して、この範囲内になるように変換するというこ
とは、入力データを上位方向にビットシフトして、図８
のビット１４に１の値がくるようにすることを意味す
る。表１では、左方向にビットシフトを行い、ビット１
４の値が１になるまでシフトする。このときのビットシ
フト数をビットシフト情報１０５とする。このビットシ
フト情報１０５は４ビットで構成される。なお、表１の
下２つの入力データ（ビットシフト情報欄に、−印を記
載）については、本実施形態の逆数演算装置での演算は
実施しない。

【００２４】

【表１】

【００２５】以上のように、データ正規化部１１では、
入力データ１０１の正規化を行い、正規化データ１０２
とビットシフト情報１０５を生成する。

【００２６】次に、係数参照部１２について説明する。

【００２７】先述の図２に記載のように、各区分（ａ〜
ｈの８区分）毎の直線近似式が求められる。

【００２８】各区分毎の近似式を図６に示す。図２のａ
区分の正規化データに対する直線近似式は、図６のｙ_a
で、ｂ区分の正規化データに対する直線近似式は、図６
のｙ_bで表されている。以下、ｃ〜ｈの各区分について
も同様である。直線近似式に於ける各係数（傾き及び切
片）は、各区分毎に適切な値が設定されている。

【００２９】なお、正規化データｘに基づく、ａ〜ｈの
区分分けは、データの第１１ビットから第１３ビットま
での値を参照して行われる。

【００３０】具体的には、データｘの（第１３ビット、
第１２ビット、第１１ビット）が、（０、０、０）であ
れば、区分ａ、（第１３ビット、第１２ビット、第１１
ビット）が、（０、０、１）であれば、区分ｂ、（第１
３ビット、第１２ビット、第１１ビット）が、（０、
１、０）であれば、区分ｃ、…、（第１３ビット、第１
２ビット、第１１ビット）が、（１、１、１）であれ
ば、区分ｈとなる。

【００３１】直線近似式の各係数をまとめた係数参照テ
ーブルが、図５であり、係数参照部１２に記憶されてい
る。

【００３２】ここで、図５に於いて、例えば、ａ区分
（０．５０００〜０．５６２５、１６進表現では、４０
００ｈ〜４７ＦＦｈ）の正規化データｘが、係数参照部
１２に入力されると、ｙ_a＝１．８７４９−１．７５０
ｘ（１６進表現では、ＥＦＦＦｈ−１．７５０ｘ）が選
択される。ここでの、傾きデータの−１．７５０は、−
１と、−１／２と、−１／４との和である。この（−
１、−１／２、−１／４）を傾き減算係数１０６とし
て、傾き減算部１３は受け取る。この傾き減算係数１０
６は、入力された正規化データｘと、この正規化データ
ｘを下位に１ビットシフトした値と、同データｘを下位
に２ビットシフトした値とを加算し、減算データ１０３
にすることを意味する。一方、切片加算部１４は、係数
参照部１２より切片加算データ（切片値ＥＦＦＦｈ）を
受け取ると、該データを加算データ１０４として出力す
る。

【００３３】また、ｂ区分（０．５６２５〜０．６２５
０）の正規化データｘが、係数参照部１２に入力される
と、ｙ_b＝１．６６２１−１．３７５ｘ（１６進表現で
は、Ｄ４Ｃ０ｈ−１．３７５ｘ）が選択される。ここで
の、傾きデータの−１．３７５は、−１と、−１／４
と、−１／８との和である。先と同様に、この（−１、
−１／４、−１／８）を傾き減算係数１０６として、傾
き減算部１３は受け取る。この情報１０６を基に、傾き
減算部１３は、入力された正規化データｘと、この正規
化データｘを下位に２ビットシフトした値と、同データ
ｘを下位に３ビットシフトした値とを加算し、減算デー
タ１０３にしている。また、切片加算データ（切片値Ｄ
４Ｃ０ｈ）についても、先と同様の処理が実行される。

【００３４】以下、ｃ〜ｈの各区分の正規化データが入
力された場合の処理も同様である。

【００３５】以上のように、係数参照部１２からは、入
力された正規化データｘに対応する傾き減算係数１０６
と切片加算データ１０７とが出力される。

【００３６】以上の説明から明らかなように、傾き減算
部１３での演算処理は、乗算（入力正規化データｘと傾
きデータとの乗算）が、入力された正規化データｘと、
この正規化データｘをビットシフトした値の加減算で実
行されるように、係数参照テーブルの傾き減算係数１０
６が設定されている。したがって、乗算器は不要であ
り、加減算器のみでの処理が可能となっているものであ
る。

【００３７】最後に、演算結果生成部１５について説明
する。

【００３８】演算結果生成部１５では、上記減算データ
１０３と加算データ１０４とを合計する。そして、先の
表１に示したビットシフト情報１０５に基づいて、先の
処理とは逆に下位方向にビットシフトを行い、所望の逆
数が、結果データ１０８として出力される。

【００３９】なお、実際の演算は、Ｑ１５フォーマット
の場合、桁を考慮する必要から、ここでの説明より１ビ
ット下位にシフトして行われ、演算の最後に、上位へ１
ビットシフトして戻す操作が加わっているが、説明を簡
単にするため、上記説明に於いては省略している。

【００４０】また、データフォーマット、正規化データ
区間の範囲、及び各区分の設定方法は、上記実施形態に
於けるものに限定されるものではないことは言うまでも
ない。例えば、正規化データ区間を１６等分して、各区
分を設定する構成としてもよいものである。

【００４１】

【発明の効果】以上詳述したように、本発明によれば、
マイクロコンピュータ等に装備されている一般的なビッ
トシフト機能と、加算器（減算器）のみで、また、小容
量の記憶装置を設けるのみで、容易に構成できる、高速
の逆数演算装置を提供することができるものであり、小
規模な装置で、高速の逆数演算が可能となるものであ
る。したがって、本発明の実用的効果は極めて大なるも
のである。

【図面の簡単な説明】

【図１】本発明の逆数演算装置の一実施形態の機能構成
を示すブロック図である。

【図２】正規化データ区間（０．５０００〜１．００
０）を８等分し、各区分毎に、逆数関数ｙ＝１／ｘを直
線近似して逆数演算を実行する、本発明の逆数演算装置
に於ける計算原理の説明に供する図である。

【図３】従来の逆数演算装置の機能構成を示すブロック
図である。

【図４】従来の他の逆数演算装置の説明に供する図であ
る。

【図５】図１に示す係数参照部１２内にあって、直線近
似計算をするために参照される係数参照テーブルを示す
図である。

【図６】図２に示される各区分（ａ〜ｈ）毎に設定され
る直線近似式を示す図である。

【図７】本発明の逆数演算装置で実行される処理を示す
フローチャートである。

【図８】Ｑ１５フォーマットによる１６ビットの固定小
数点データを示す図である。

【符号の説明】

１１データ正規化部１２係数参照部１３傾き減算部１４切片加算部１５演算結果生成部１０１入力データ１０２正規化データ１０３減算データ１０４加算データ１０５ビットシフト情報１０６傾き減算係数１０７切片加算データ１０８結果データ

Claims

【特許請求の範囲】

【請求項１】入力データのビットシフト動作により、
該入力データを、内部で処理可能な正規化データに変換
するデータ正規化手段と、予め定められる各正規化デー
タ範囲区分毎に、切片データと傾きデータとを記憶する
係数記憶手段と、前記正規化データに基づいて、前記係
数記憶手段を参照し、対応する切片データ及び傾きデー
タを読み出す係数読み出し手段と、前記正規化データと
傾きデータとから生成される傾き減算データと、前記切
片データとから、中間演算結果を算出する中間演算結果
算出手段と、前記データ正規化手段よりのビットシフト
情報に基づき、前記中間演算結果のビットシフトを行う
ことにより、前記入力データの逆数を算出する演算結果
算出手段とを設けて成ることを特徴とする逆数演算装
置。
【請求項２】前記傾きデータは、ビットシフト（０ビ
ットシフトを含む）により得られる値の合成データで構
成されていることを特徴とする、請求項１に記載の逆数
演算装置。
【請求項３】前記傾き減算データは、前記正規化デー
タと、該正規化データをビットシフトした値の合成値で
あることを特徴とする、請求項２に記載の逆数演算装
置。