JP2011175433A - 演算回路及び方法 - Google Patents

演算回路及び方法 Download PDF

Info

Publication number
JP2011175433A
JP2011175433A JP2010038703A JP2010038703A JP2011175433A JP 2011175433 A JP2011175433 A JP 2011175433A JP 2010038703 A JP2010038703 A JP 2010038703A JP 2010038703 A JP2010038703 A JP 2010038703A JP 2011175433 A JP2011175433 A JP 2011175433A
Authority
JP
Japan
Prior art keywords
value
function
formula
round
expression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010038703A
Other languages
English (en)
Other versions
JP4915454B2 (ja
Inventor
Yasuyuki Endo
靖行 遠藤
Tsuneo Matsumura
常夫 松村
Nobuyuki Tanaka
伸幸 田中
Junichi Kato
順一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Original Assignee
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp, Nippon Telegraph and Telephone Corp filed Critical NTT Electronics Corp
Priority to JP2010038703A priority Critical patent/JP4915454B2/ja
Publication of JP2011175433A publication Critical patent/JP2011175433A/ja
Application granted granted Critical
Publication of JP4915454B2 publication Critical patent/JP4915454B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】切り上げ演算を含む数式の近似計算を高速に行うことができる演算回路及び方法を提供する。
【解決手段】所定のｘの関数を所定値で除算した余りをｒとする。数式のｘをｒの関数で置き換えかつ切り上げ演算の代わりに１に近い１未満の値を加算してから小数点以下を切り捨てる演算を行う第１の式から、数式のｘをｒの関数で置き換えかつ切り上げ演算を行わない第２の式を引いたものを関数ｆ（ｒ）とする。ｒに対するｆ（ｒ）の計算結果を予めテーブルにまとめておく。与えられたｘの値に対して切り上げ演算を行わないで数式を計算して近似値ｑを計算する。与えられたｘの値に対してｒを計算する。計算したｒの値に対するｆ（ｒ）の値をテーブルから取り出し、このｆ（ｒ）の値と近似値ｑを足し合わせる。
【選択図】図１

Description

本発明は、資源の配分量を算出する演算回路及び方法に関し、特に切り上げ演算を含む数式の近似計算を高速に行うことができる演算回路及び方法に関する。
通信システムでは取り扱うデータ量が急激に増えており、データ伝送速度の更なる高速化が要求されている。これに対して、アルゴリズムを高速に演算する処理回路として様々なものが提案されている（例えば、特許文献１参照）。
また、例えばルータの行うパケット毎の優先制御などにおいて、複数のシステムに資源を効率的に配分することが要求されている。システムが必要とする資源の配分要求量ｘに対して配分すべき配分量ｙを算出する演算の一例を以下に示す。
ｙ＝ＲＯＵＮＤＵＰ［ＲＯＵＮＤＵＰ（ｘ×５／５４，０）×６２／５，０］ （数式１）
ここで、ＲＯＵＮＤＵＰ（Ａ，Ｋ）は数値Ａを指定した桁数Ｋで切り上げる演算関数である。
図３は、従来の演算回路を示すブロック図である。演算回路２０，２２は数式１の乗除算を行い、ＲＯＵＮＤＵＰ回路２１，２３は数式１の切り上げ演算を行う。
特開２００９−９４６３号公報
切り上げ演算には時間がかかるため、従来の演算回路及び方法は切り上げ演算を含む数式１の計算を高速に行うことができなかった。
本発明は、上述のような課題を解決するためになされたもので、その目的は切り上げ演算を含む数式の近似計算を高速に行うことができる演算回路及び方法を得るものである。
本発明に係る演算回路は、切り上げ演算を含むｘの関数である数式の近似計算を行う演算回路であって、所定のｘの関数を所定値で除算した余りをｒとし、前記数式のｘを前記ｒの関数で置き換えかつ前記切り上げ演算の代わりに１に近い１未満の値を加算してから小数点以下を切り捨てる演算を行う第１の式から、前記数式のｘを前記ｒの関数で置き換えかつ前記切り上げ演算を行わない第２の式を引いた関数をｆ（ｒ）とし、ｒに対するｆ（ｒ）の計算結果を予めまとめたテーブルと、与えられたｘの値に対して前記切り上げ演算を行わないで前記数式を計算して近似値ｑを計算する回路と、与えられたｘの値に対してｒを計算する回路と、計算したｒの値に対するｆ（ｒ）の値を前記テーブルから取り出し、このｆ（ｒ）の値と前記近似値ｑを足し合わせる回路とを備える。
本発明に係る演算方法は、切り上げ演算を含むｘの関数である数式の近似計算を行う演算方法であって、所定のｘの関数を所定値で除算した余りをｒとし、前記数式のｘを前記ｒの関数で置き換えかつ前記切り上げ演算の代わりに１に近い１未満の値を加算してから小数点以下を切り捨てる演算を行う第１の式から、前記数式のｘを前記ｒの関数で置き換えかつ前記切り上げ演算を行わない第２の式を引いた関数をｆ（ｒ）とし、ｒに対するｆ（ｒ）の計算結果を予めテーブルにまとめておく工程と、与えられたｘの値に対して前記切り上げ演算を行わないで前記数式を計算して近似値ｑを計算する工程と、与えられたｘの値に対してｒを計算する工程と、計算したｒの値に対するｆ（ｒ）の値を前記テーブルから取り出し、このｆ（ｒ）の値と前記近似値ｑを足し合わせる工程とを備える。
本発明により、切り上げ演算を含む数式の近似計算を高速に行うことができる。
本発明の実施の形態に係る演算回路を示すブロック図である。 各パラーメータについて計算した結果を示す図である。 従来の演算回路を示すブロック図である。
本発明の実施の形態に係る演算回路及び方法について説明する。この演算回路及び方法は、切り上げ演算を含むｘの関数である数式１の近似計算を行うことで、システムが必要とする資源の配分要求量ｘに対して配分すべき配分量ｙを算出するものである。
まず、以下の数式２を定義する。
ｑ＝ＩＮＴ［（ｘ×７５２４５＋２３０４）÷２１６］ （数式２）
ここで、ｑは正整数を表す。ＩＮＴ（Ｂ）は数値Ｂを超えない最大の整数であり、小数点以下を切り捨てるＩＮＴ演算を行う演算関数である。
ｑは、数式１を切り上げ演算なしで近似した（ｘ×５／５４×６２／５）を１次関数で線形近似したものである。２のｎ乗（この場合ｎ＝１６）の除算で近似しており、ｎが大きい値ほど近似精度がよくなる。この除算は除数が２のｎ乗であるためビットシフトで実現することができる。また、２３０４の数値によりゼロ点をずらすことにより、より近い近似が得られる。
数式２に含まれる数値について説明する。数式１の右辺を切り上げ演算なしで近似した（ｘ×５／５４×６２／５）の１次関数の傾き６２／５４に２１６を乗算すると近似的に７５２４５が算出される。この傾きを近似した値と正確な値の差は、（２１６×６２／５４−７５２４５）×２１６＝２４２７．２５６…である。演算のビット数を抑えるために２のｎ乗で割れる数にすると９×２８＝２３０４が得られる。
また、以下の数式３を定義する。
ｒ＝ＭＯＤ［ＩＮＴ［（ｘ×９７０９＋２５６０）÷２１２］，２７］ （数式３）
ここで、ｒは正整数を表す。ＭＯＤ（Ｃ，Ｄ）は数値Ｃを数値Ｄで割った場合の余りを求める演算関数である。即ち、ｒは、所定のｘの関数［ＩＮＴ［（ｘ×９７０９＋２５６０）÷２１２］を所定値２７で除算した余りである。２のｎ乗（この場合ｎ＝１２）の除算で近似しており、ｎが大きい値ほど近似精度がよくなる。この除算は除数が２のｎ乗であるためビットシフトで実現することができる。
数式３に含まれる数値について説明する。数式１のＲＯＵＮＤＵＰ（ｘ×５／５４，０）は、ｘが５４増えるごとに切り上げた数値が増える。そこで、ｘが５４増えるごとに数値が増えるように、線形近似した１次関数のｘの係数ｍを求める。即ち、ｍ＝（２１２×２７）÷５４＝９７０９．０３７…である。この傾きを近似した値と正確な値の差は、（４０９６×２７／５４−９７０９）×６５５３６＝２４２７．２５８…である。演算のビット数を抑えるために２のｎ乗で割れる数にすると５×２９＝２５６０が得られる。
ｒは０〜１２７の整数値となる。そこで、０〜５３の整数値をとるように以下のｒの関数を定義する。
ＩＮＴ（ｒ×５４／２７＋１／２） （数式４）
また、以下の数式５を定義する。
ｆ（ｒ）＝ＩＮＴ｛ＩＮＴ［ＩＮＴ（ｒ×５４／２７＋１／２）×５／５４＋６３／６４］×６２／５＋７／８｝−ＩＮＴ［ＩＮＴ（ｒ×５４／２７＋１／２）×６２／５４］ （数式５）
ここで、ｆ（ｒ）は正整数となる。
数式５の６３／６４、７／８は数式１の切り上げ演算をＩＮＴ演算に変換した場合の切り上げの加算値である。従って、数式５の右辺の第１の式は、数式１のｘを数式４で置き換え、かつ切り上げ演算の代わりに１に近い１未満の値を加算してからＩＮＴ演算を行うものである。一方、数式５の右辺の第２の式は、数式１のｘを数式４で置き換え、かつ切り上げ演算を行わないものである。
以下の数式６により数式１の近似計算を行うことができる。
ｙ＝ｑ＋ｆ（ｒ） （数式６）
ここで、０≦ｘ≦（２１６−１）であれば誤差は生じない。
図１は、本発明の実施の形態に係る演算回路を示すブロック図である。演算回路１０は数式２の乗算、加算、及び除算を行う。ＩＮＴ回路１１は数式２のＩＮＴ演算を行う。演算回路１２は、数式３の乗算、加算、及び除算を行う。ＩＮＴ回路１３は数式３のＩＮＴ演算を行う。ＭＯＤ回路１４は数式３のＭＯＤ演算を行う。テーブル１５には、ｒに対するｆ（ｒ）の計算結果が予めまとめられている。加算回路１６は数式６の加算を行う。
図２は、各パラーメータについて計算した結果を示す図である。ｒはｘが５４増えるごとに周期的に同じ値となる。従って、ｘの数値範囲に関わらず、ｒとｆ（ｒ）の相関関係がまとめられたテーブル１５の内容量は限られる。
ｘの値が与えられると、演算回路１０及びＩＮＴ回路１１は、数式２に従ってｘの値に対して数式２を計算して近似値ｑを計算する。また、演算回路１２、ＩＮＴ回路１３及びＭＯＤ回路１４は、数式３に従ってｘの値に対してｒを計算する。次に、加算回路１６は、計算したｒの値に対するｆ（ｒ）の値をテーブル１５から取り出し、このｆ（ｒ）の値と近似値ｑを足し合わせる。これによりｙの値が求まる。
以上説明したように、本実施の形態は、切り上げ演算を行うことなく、数式１の近似計算を行うことができる。従って、切り上げ演算を含む数式１の近似計算を高速に行うことができる。
また、２つの乗算は並列動作が可能なため、乗算１段分の速度での高速パイプライン処理も可能となる。そして、乗算回路をハードマクロとして内蔵したＦＰＧＡ(Field Programmable Gate Array)を使用することで更なる高速処理が可能である。
１０，１２ 演算回路
１１，１３ ＩＮＴ回路
１４ ＭＯＤ回路
１５ テーブル
１６ 加算回路

Claims (2)

  1. 切り上げ演算を含むｘの関数である数式の近似計算を行う演算回路であって、
    所定のｘの関数を所定値で除算した余りをｒとし、前記数式のｘをｒの関数で置き換えかつ前記切り上げ演算の代わりに１に近い１未満の値を加算してから小数点以下を切り捨てる演算を行う第１の式から、前記数式のｘを前記ｒの関数で置き換えかつ前記切り上げ演算を行わない第２の式を引いた関数をｆ（ｒ）とし、ｒに対するｆ（ｒ）の計算結果を予めまとめたテーブルと、
    与えられたｘの値に対して前記切り上げ演算を行わないで前記数式を計算して近似値ｑを計算する回路と、
    与えられたｘの値に対してｒを計算する回路と、
    計算したｒの値に対するｆ（ｒ）の値を前記テーブルから取り出し、このｆ（ｒ）の値と前記近似値ｑを足し合わせる回路とを備えることを特徴とする演算回路。
  2. 切り上げ演算を含むｘの関数である数式の近似計算を行う演算方法であって、
    所定のｘの関数を所定値で除算した余りをｒとし、前記数式のｘをｒの関数で置き換えかつ前記切り上げ演算の代わりに１に近い１未満の値を加算してから小数点以下を切り捨てる演算を行う第１の式から、前記数式のｘを前記ｒの関数で置き換えかつ前記切り上げ演算を行わない第２の式を引いた関数をｆ（ｒ）とし、ｒに対するｆ（ｒ）の計算結果を予めテーブルにまとめておく工程と、
    与えられたｘの値に対して前記切り上げ演算を行わないで前記数式を計算して近似値ｑを計算する工程と、
    与えられたｘの値に対してｒを計算する工程と、
    計算したｒの値に対するｆ（ｒ）の値を前記テーブルから取り出し、このｆ（ｒ）の値と前記近似値ｑを足し合わせる工程とを備えることを特徴とする演算方法。
JP2010038703A 2010-02-24 2010-02-24 演算回路及び方法 Active JP4915454B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010038703A JP4915454B2 (ja) 2010-02-24 2010-02-24 演算回路及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010038703A JP4915454B2 (ja) 2010-02-24 2010-02-24 演算回路及び方法

Publications (2)

Publication Number Publication Date
JP2011175433A true JP2011175433A (ja) 2011-09-08
JP4915454B2 JP4915454B2 (ja) 2012-04-11

Family

ID=44688239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010038703A Active JP4915454B2 (ja) 2010-02-24 2010-02-24 演算回路及び方法

Country Status (1)

Country Link
JP (1) JP4915454B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03206557A (ja) * 1989-10-16 1991-09-09 Matsushita Electric Ind Co Ltd 演算処理方法と演算処理装置
JP2000081968A (ja) * 1998-09-04 2000-03-21 Sharp Corp 逆数演算装置
JP2005208845A (ja) * 2004-01-21 2005-08-04 Toshiba Corp 関数近似値の演算器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03206557A (ja) * 1989-10-16 1991-09-09 Matsushita Electric Ind Co Ltd 演算処理方法と演算処理装置
JP2000081968A (ja) * 1998-09-04 2000-03-21 Sharp Corp 逆数演算装置
JP2005208845A (ja) * 2004-01-21 2005-08-04 Toshiba Corp 関数近似値の演算器

Also Published As

Publication number Publication date
JP4915454B2 (ja) 2012-04-11

Similar Documents

Publication Publication Date Title
Bernstein et al. On the correct use of the negation map in the Pollard rho method
Choi et al. Low-complexity elliptic curve cryptography processor based on configurable partial modular reduction over NIST prime fields
CN112434801B (zh) 一种按照比特精度进行权重拆分的卷积运算加速方法
Kudithi An efficient hardware implementation of the elliptic curve cryptographic processor over prime field
Ding et al. A low-latency and low-cost Montgomery modular multiplier based on NLP multiplication
KR20070096740A (ko) 부동 소수점 데이터의 총합 연산 처리 방법 및 컴퓨터시스템
Ding et al. Broken-Karatsuba multiplication and its application to Montgomery modular multiplication
CN110515584A (zh) 浮点计算方法及系统
CN104580017B (zh) 基于rss的网络会话分发方法及系统
Hossain et al. Efficient fpga implementation of modular arithmetic for elliptic curve cryptography
US6321245B1 (en) Method and system for performing fast division using non linear interpolation
Rashidi Efficient hardware implementations of point multiplication for binary Edwards curves
JP4915454B2 (ja) 演算回路及び方法
RU2666303C1 (ru) Способ и устройство для вычисления хэш-функции
CN103763064A (zh) 适用于超高速通讯系统的循环冗余校验码生成方法与电路
CN102999311A (zh) 基于Booth算法的48x30位乘法器
CN207115387U (zh) Xiu‑累加寄存器、xiu‑累加寄存器电路、以及电子设备
US11368303B2 (en) System and method for calculating faster ECC scalar multiplication on FPGA
US11494165B2 (en) Arithmetic circuit for performing product-sum arithmetic
US9344118B2 (en) Apparatus and method for generating interleaver index
Booker et al. Square-free values of reducible polynomials
JP2019149043A (ja) 見積り装置および見積り方法
CN111142840A (zh) 基于fpga的数据计算方法和装置
CN108268243B (zh) 一种基于查找的复合域乘法装置
JP2017097795A (ja) 演算装置、プログラム、情報処理方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4915454

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250