JP3213957B2 - 画像信号処理回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、撮影された画像信号を
ディジタル化して処理を行うディジタルヴィデオカメラ
等に用いられる画像信号処理回路に関するものである。

【０００２】

【従来の技術】例えばヴィデオカメラにおいて、撮影さ
れた画像信号をディジタル化して処理を行うことが検討
されている。すなわち図２において、２１は撮影された
画像信号の供給される入力端子であって、この入力端子
２１からの入力画像信号がＡ／Ｄ変換回路２２に供給さ
れる。そしてこの変換回路２２でディジタル化された画
像信号がリニアマトリクス回路２３に供給され、このマ
トリクス回路２３からの信号が加算器２４を通じてγ補
正回路２５に供給される。さらにこのγ補正回路２５か
らの信号が加算器２６を通じてニー（Ｋｎｅｅ）補正回
路２７に供給され、このニー補正回路２７からの信号が
エンコーダ回路２８を通じて出力端子２９に取り出され
る。

【０００３】また、Ａ／Ｄ変換回路２２からの信号がイ
メージエンハンサ回路３０に供給され、このイメージエ
ンハンサ回路３０からの信号が乗算器３１に供給され端
子３２からの所定の係数ａが乗算されて加算器２４に供
給される。さらにイメージエンハンサ回路３０からの信
号が遅延（ＤＬ）回路３３を通じて乗算器３４に供給さ
れ端子３５からの所定の係数ｂが乗算されて加算器２６
に供給される。

【０００４】このようにして、画像信号のγ補正及びニ
ー補正が行われると共に、イメージエンハンサ回路３０
で入力画像信号に対する画像強調信号が形成され、この
画像強調信号がγ補正回路２５の前後でそれぞれ所定の
レベルで加算されることによって、画像の強調が行われ
る。またこの回路において、リニアマトリクス回路２
３、加算器２４、２６、γ補正回路２５、ニー補正回路
２７、エンコーダ回路２８、イメージエンハンサ回路３
０、乗算器３１、３４、遅延回路３３は全てディジタル
演算処理を行う回路である。

【０００５】ところでこの回路において、例えば図３の
Ａに示すような入力画像信号が供給された場合に、イメ
ージエンハンサ回路３０では同図のＢに示すような画像
強調信号が形成される。ここで入力画像信号は０から＋
側の信号だけであるのに対して、画像強調信号は０を挟
んで＋、−に変化する信号である。しかもこの画像強調
信号は、入力画像信号の変化に対して略同じレベルの＋
側の信号と、−側の信号とが連続して発生する波形にな
っている。ところがこのように略同じレベルの＋側の信
号と−側の信号とが連続して発生するような波形をディ
ジタル演算処理する場合には、極めて大きな消費電力が
必要とされる。

【０００６】すなわちこのように＋、−に変化する信号
をディジタル処理する場合に、加算器２４、２６での処
理を簡単にするためには一般に−側の値を２の補数で表
現することが行われている。例えば１０進数で＋１０は
８ビットで表現すると（００００１０１０）なのに対し
て、１０進数で−１０は８ビットで表現すると（１１１
１０１１０）となる。ここでこの２つの値を比較する
と、ほとんどのビットが反転したものになっている。一
方、ディジタル演算処理においては、ビットの反転によ
って電流が発生し電力が消費される。従ってこのような
ビット反転率の大きい値をディジタル演算処理すると極
めて大きな消費電力が必要とされるものである。なおこ
のビット反転は信号のレベルの大小に関わりなく生じる
ものであり、例えば小レベルのノイズに対しても極めて
大きな電力が消費されてしまう。

【０００７】

【発明が解決しようとする課題】解決しようとする問題
点は、従来のディジタル化された回路では画像強調信号
の処理を行う場合に極めて大きな消費電力が必要とされ
るというものである。

【０００８】

【課題を解決するための手段】本発明は、入力画像信号
（入力端子１）をＡ／Ｄ変換するＡ／Ｄ変換回路２と、
該Ａ／Ｄ変換回路の出力信号が供給されるハイパスフィ
ルタ１０と、該ハイパスフィルタの出力信号が供給され
る絶対値化回路１１と、該絶対値化回路の出力信号が供
給されるコアリング回路１２と、該コアリング回路の出
力信号と第１の係数（ａ）とを乗算する第１の乗算回路
１３と、該第１の乗算回路の出力信号が供給される第１
の２の補数化回路１５と、上記コアリング回路の出力信
号を所定時間遅延する遅延回路１６と、該遅延回路の出
力信号と第２の係数（ｂ）とを乗算する第２の乗算回路
１７と、該第２の乗算回路の出力信号が供給される第２
の２の補数化回路１９と、上記Ａ／Ｄ変換回路の出力信
号が供給されるリニアマトリクス回路３と、該リニアマ
トリクス回路の出力信号と上記第１の２の補数化回路の
出力信号とを加算する第１の加算回路４と、該第１の加
算回路の出力信号が供給されるγ補正回路５と、該γ補
正回路の出力信号と上記第２の２の補数化回路の出力信
号とを加算する第２の加算回路６と、該第２の加算回路
の出力信号が供給されるニー補正回路７と、該ニー補正
回路の出力信号が供給され、出力信号を形成するエンコ
ーダ８とを備えたことを特徴とする画像信号処理回路で
ある。

【０００９】

【作用】これによれば、画像強調信号を符号ビットを含
む絶対値化することによってビットの反転を減少させ、
この信号を用いることによってディジタル演算処理の際
の消費電力を大幅に削減することができる。

【００１０】

【実施例】図１において、１は撮影された画像信号の供
給される入力端子であって、この入力端子１からの入力
画像信号がＡ／Ｄ変換回路２に供給される。そしてこの
変換回路２でディジタル化された画像信号がリニアマト
リクス回路３に供給され、このマトリクス回路３からの
信号が加算器４を通じてγ補正回路５に供給される。さ
らにこのγ補正回路５からの信号が加算器６を通じてニ
ー（Ｋｎｅｅ）補正回路７に供給され、このニー補正回
路７からの信号がエンコーダ回路８を通じて出力端子９
に取り出される。

【００１１】また、Ａ／Ｄ変換回路２からの信号がイメ
ージエンハンサ回路を構成するハイパスフィルタ１０に
供給され、このハイパスフィルタ１０からの信号が絶対
値化回路１１に供給される。この絶対値化回路１１から
の信号がイメージエンハンサ回路を構成するコアリング
回路１２に供給され、このコアリング回路１２からの信
号が乗算器１３に供給され端子１４からの所定の係数ａ
が乗算される。この乗算器１３からの信号が２の補数化
回路１５に供給される。そしてこの２の補数化回路１５
からの信号が加算器４に供給される。

【００１２】さらにコアリング回路１２からの信号が遅
延（ＤＬ）回路１６を通じて乗算器１７に供給され端子
１８からの所定の係数ｂが乗算される。この乗算器１７
からの信号が２の補数化回路１９に供給される。そして
この２の補数化回路１９からの信号が加算器６に供給さ
れる。

【００１３】そしてこの回路において、ハイパスフィル
タ１０からの信号が絶対値化回路１１で符号ビットを含
む絶対値化される。すなわちこの符号ビットを含む絶対
値化では、例えば１０進数で＋１０は８ビットで表現す
ると（００００１０１０）なのに対して、１０進数で−
１０は８ビットで表現すると（１０００１０１０）とな
る。ここでこの２つの値では符号ビットのみが反転して
いるものである。

【００１４】すなわちこの回路において、ハイパスフィ
ルタ１０からの画像強調信号が符号ビットを含む絶対値
化される。ここでこの画像強調信号は、入力画像信号の
変化に対して略同じレベルの＋側の信号と、−側の信号
とが連続して発生する波形である。従ってこの信号が符
号ビットを含む絶対値化されることによって略符号ビッ
トのみが反転した信号となり、ディジタル演算処理の際
の消費電力が極めて小さくなる。

【００１５】こうして上述の回路によれば、画像強調信
号（ハイパスフィルタ１０）を符号ビットを含む絶対値
化（絶対値化回路１１）することによってビットの反転
を減少させ、この信号を用いることによってディジタル
演算処理の際の消費電力を大幅に削減することができる
ものである。

【００１６】なお上述の回路において、コアリング回路
１２は小レベル信号に対して不感帯を設けるもので、絶
対値で処理することによって回路を簡略化できる。また
上述の説明は８ビットの場合について行ったが、一般の
画像信号処理において１２ビット等を用いる場合にも同
様であって、特にビット数が多くなった場合に効果が大
きくなるものである。

【００１７】

【発明の効果】この発明によれば、画像強調信号を符号
ビットを含む絶対値化することによってビットの反転を
減少させ、この信号を用いることによってディジタル演
算処理の際の消費電力を大幅に削減することができるよ
うになった。

【図面の簡単な説明】

【図１】本発明による画像信号処理回路の一例の構成図
である。

【図２】従来の回路の構成図である。

【図３】画像信号の説明のための図である。

【符号の説明】

１ 撮影された画像信号の供給される入力端子 ２ Ａ／Ｄ変換回路 ３ リニアマトリクス回路 ４、６ 加算器 ５ γ補正回路 ７ ニー補正回路 ８ エンコーダ回路 ９ 出力端子 １０ イメージエンハンサ回路を構成するハイパスフィ
ルタ １１ 絶対値化回路 １２ イメージエンハンサ回路を構成するコアリング回
路 １３、１７ 乗算器 １４、１８ 係数端子 １５、１９ ２の補数化回路 １６ 遅延回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 入力画像信号をＡ／Ｄ変換するＡ／Ｄ変
   換回路と、 該Ａ／Ｄ変換回路の出力信号が供給されるハイパスフィ
   ルタと、 該ハイパスフィルタの出力信号が供給される絶対値化回
   路と、 該絶対値化回路の出力信号が供給されるコアリング回路
   と、 該コアリング回路の出力信号と第１の係数とを乗算する
   第１の乗算回路と、 該第１の乗算回路の出力信号が供給される第１の２の補
   数化回路と、 上記コアリング回路の出力信号を所定時間遅延する遅延
   回路と、 該遅延回路の出力信号と第２の係数とを乗算する第２の
   乗算回路と、 該第２の乗算回路の出力信号が供給される第２の２の補
   数化回路と、 上記Ａ／Ｄ変換回路の出力信号が供給されるリニアマト
   リクス回路と、 該リニアマトリクス回路の出力信号と上記第１の２の補
   数化回路の出力信号とを加算する第１の加算回路と、 該第１の加算回路の出力信号が供給されるγ補正回路
   と、 該γ補正回路の出力信号と上記第２の２の補数化回路の
   出力信号とを加算する第２の加算回路と、 該第２の加算回路の出力信号が供給されるニー補正回路
   と、 該ニー補正回路の出力信号が供給され、出力信号 を形成
   するエンコーダと を備えたことを特徴とする画像信号処
   理回路。