JPS60254372A - 積和演算装置 - Google Patents
積和演算装置Info
- Publication number
- JPS60254372A JPS60254372A JP59111498A JP11149884A JPS60254372A JP S60254372 A JPS60254372 A JP S60254372A JP 59111498 A JP59111498 A JP 59111498A JP 11149884 A JP11149884 A JP 11149884A JP S60254372 A JPS60254372 A JP S60254372A
- Authority
- JP
- Japan
- Prior art keywords
- multiplier
- booth
- data
- partial products
- multiplicand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は乗数となる係数が予め固定された積和演算装置
に関するものである。
に関するものである。
近年アナログフィルタに代わって、ディジタル信号処理
によシフィルタ特性をもつディジタルフィルタが採用さ
れる機会が多くなってきた。このディジタルフィルタで
は、ＰＯＭ変調された２進入力データとディジタル化さ
れたフィルタ係数を複数回乗算し、その全結果を加算し
て出力するものであるが、標本化周波数が高い応用分野
では乗算器の高速化がディジタルフィルタの性能を左右
するものとなっておシ、乗算器における演算処理時間の
削減が望まれている。
によシフィルタ特性をもつディジタルフィルタが採用さ
れる機会が多くなってきた。このディジタルフィルタで
は、ＰＯＭ変調された２進入力データとディジタル化さ
れたフィルタ係数を複数回乗算し、その全結果を加算し
て出力するものであるが、標本化周波数が高い応用分野
では乗算器の高速化がディジタルフィルタの性能を左右
するものとなっておシ、乗算器における演算処理時間の
削減が望まれている。
一般にディジタル信号処理で使われている乗算手段の中
で高速化に向く方法として、いわゆるブース（Ｂｏｏｔ
ｈ ）の方法がある。ブースの方法とは、２ピントのブ
ースの方法を例にとれば、２の補数で表わされたｍピン
トの被乗数Ｘ［Ｘｍ、Ｘｍ−１・・・Ｘ、）とｎピント
の乗数ＹＣｙｎｔ ｙｎ １ 〕 の乗算において、乗
数Ｙの最下位ピントがら２ピントずつ区切シ、各２ピン
ト対に対応して被乗数Ｘに処理を加える操作を行なって
部分積を生成し、その部分積総てを加算し、乗算結果を
得るものである。そのため、通常の乗算方法で乗数Ｙの
１ピントずつに対して部分積を生成する場合に比較して
、部分積数が半分ですむために高速乗算が可能になるの
である。
で高速化に向く方法として、いわゆるブース（Ｂｏｏｔ
ｈ ）の方法がある。ブースの方法とは、２ピントのブ
ースの方法を例にとれば、２の補数で表わされたｍピン
トの被乗数Ｘ［Ｘｍ、Ｘｍ−１・・・Ｘ、）とｎピント
の乗数ＹＣｙｎｔ ｙｎ １ 〕 の乗算において、乗
数Ｙの最下位ピントがら２ピントずつ区切シ、各２ピン
ト対に対応して被乗数Ｘに処理を加える操作を行なって
部分積を生成し、その部分積総てを加算し、乗算結果を
得るものである。そのため、通常の乗算方法で乗数Ｙの
１ピントずつに対して部分積を生成する場合に比較して
、部分積数が半分ですむために高速乗算が可能になるの
である。
上記で述べた各２ピント対に対応する処理とは、第２図
に示した部分積を生成することを意味している。同図に
おいて、Ｃ３’ｉ＋ｔ ｅ ｙｉ）は乗数Ｙの区分した
２ビツト対を表わし、［ｙｉｔ〕は上記２ピント対Ｃｙ
”ｓ ＋ ｙｉ）の下側ピントを表わしている。
に示した部分積を生成することを意味している。同図に
おいて、Ｃ３’ｉ＋ｔ ｅ ｙｉ）は乗数Ｙの区分した
２ビツト対を表わし、［ｙｉｔ〕は上記２ピント対Ｃｙ
”ｓ ＋ ｙｉ）の下側ピントを表わしている。
すなわち上記３ピントの論理値に応じて適宜第２図示の
演算処理を行なうものであシ、一般にこれをブースの符
号化を呼んでいる。
演算処理を行なうものであシ、一般にこれをブースの符
号化を呼んでいる。
従来の、ブースの方法による乗算器を用いたディジタル
フィルｐの回路構成を示したのが第６図である。同図に
おいて、１は遅延蓄積回路で、ＰＯＭ変調された２進入
カデータを順次遅延蓄積するもので、この出力が被乗数
Ｘとなるものである。２はフィルタ係数の記憶回路で、
この出力が乗数Ｙとなる。５は乗算器で、ブースの符号
化器４を内蔵しておシ、ここでフィルタ係数のブースの
符号化処理を行なった後、乗算結果を得る。この乗算結
果が加算器５で累算器６の内容と加算されて累算が行わ
れ、出力される。
フィルｐの回路構成を示したのが第６図である。同図に
おいて、１は遅延蓄積回路で、ＰＯＭ変調された２進入
カデータを順次遅延蓄積するもので、この出力が被乗数
Ｘとなるものである。２はフィルタ係数の記憶回路で、
この出力が乗数Ｙとなる。５は乗算器で、ブースの符号
化器４を内蔵しておシ、ここでフィルタ係数のブースの
符号化処理を行なった後、乗算結果を得る。この乗算結
果が加算器５で累算器６の内容と加算されて累算が行わ
れ、出力される。
以上のような構成のため、演算処理の中でブースの符号
化処理も必要となり、そのための処理時間を必要として
いた。
化処理も必要となり、そのための処理時間を必要として
いた。
本発明は、乗数となる係数が予め固定されたものにおい
て、この係数のブースの符号化後のデータを記憶回路に
記憶させておいて乗算を行なうことによシ演算処理時間
を短縮化することを目的とする。
て、この係数のブースの符号化後のデータを記憶回路に
記憶させておいて乗算を行なうことによシ演算処理時間
を短縮化することを目的とする。
第１図において、７は記憶回路で、フィルタ係数の代り
にこのフィルタ係数のブースの符号化後のデータを記憶
させである。本発明では、フィルタ係数が固定されてい
ることを前提としておシ、このフィルタ係数を第２図の
演算処理に従って予めブースの符号化後のデータに変換
して、これを記憶回路７に記憶させである。したがって
乗算器８にはブースの符号化器が必要なく、ブースの符
号化処理を省略できるのである。乗算器８では、遅延蓄
積回路１からの被乗数Ｘを受け、記憶回路７からのデー
タに基づいて部分積を生成し、これらを加算するだけで
乗算結果が得られる。この乗算結果は加算器５に供給さ
れ、累算器６の内容と加算されて累算され出力される。
にこのフィルタ係数のブースの符号化後のデータを記憶
させである。本発明では、フィルタ係数が固定されてい
ることを前提としておシ、このフィルタ係数を第２図の
演算処理に従って予めブースの符号化後のデータに変換
して、これを記憶回路７に記憶させである。したがって
乗算器８にはブースの符号化器が必要なく、ブースの符
号化処理を省略できるのである。乗算器８では、遅延蓄
積回路１からの被乗数Ｘを受け、記憶回路７からのデー
タに基づいて部分積を生成し、これらを加算するだけで
乗算結果が得られる。この乗算結果は加算器５に供給さ
れ、累算器６の内容と加算されて累算され出力される。
なお、上記の実施例ではディジタルフィルタの積和演算
装置に適用した場合について述べたが、これに限らず種
々のディジタル処理において係数が固定されたものであ
れば伺にでも適用することができる。
装置に適用した場合について述べたが、これに限らず種
々のディジタル処理において係数が固定されたものであ
れば伺にでも適用することができる。
また上記では２ピントのブースの方法について述べたが
、６ピント以上のブースの方法について同様に適用でき
、る。
、６ピント以上のブースの方法について同様に適用でき
、る。
本発明によれば、固定された係数のブースの符号化後の
データを記憶回路に記憶させておき、入力データを被乗
数と記憶回路のデータに基づいて部分積を生成して乗算
するようにしたので、係数のブースの符号化処理が不要
となり、この処理に要する時間だけ演算処理時間を短縮
することができる。
データを記憶回路に記憶させておき、入力データを被乗
数と記憶回路のデータに基づいて部分積を生成して乗算
するようにしたので、係数のブースの符号化処理が不要
となり、この処理に要する時間だけ演算処理時間を短縮
することができる。
したがって特にディジタルフィルタのように、演算処理
時間がフィルム性能に影響するようなものにおいて大き
な効果を奏する。
時間がフィルム性能に影響するようなものにおいて大き
な効果を奏する。
第１図は本発明の一実施例を示しだブロック図、第２図
は２ピントのブースの方法における演算処理を示した説
明図、第６図は従来の積和演算装置の例を示したブロッ
ク図である。 ５・・・加算器、 ６・・・累係器、 ７・・・記憶回路、 ８・・・乗算器。 第１図 １ 第２図
は２ピントのブースの方法における演算処理を示した説
明図、第６図は従来の積和演算装置の例を示したブロッ
ク図である。 ５・・・加算器、 ６・・・累係器、 ７・・・記憶回路、 ８・・・乗算器。 第１図 １ 第２図
Claims (1)
- 【特許請求の範囲】 入力データを被乗数とし予め固定された係数を乗数とし
てブース（Ｂｏｏｔｈ ）の方法で乗算して積和演算を
行なう積和演算装置において、上記係数のブースの符号
化後のデータを記憶した記憶回路と、 上記入力データを被乗数として受け上記記憶回路のデー
タに基づいて部分積を生成して乗算を行なう、ブースの
符号化器を持たない乗算器と、累算器と、 上記乗算器による乗算結果と上記累算器の内容とを加算
して上記累算器ば供給する加算器とからなる積和演算装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111498A JPS60254372A (ja) | 1984-05-31 | 1984-05-31 | 積和演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111498A JPS60254372A (ja) | 1984-05-31 | 1984-05-31 | 積和演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60254372A true JPS60254372A (ja) | 1985-12-16 |
Family
ID=14562812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59111498A Pending JPS60254372A (ja) | 1984-05-31 | 1984-05-31 | 積和演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60254372A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204795A (ja) * | 1992-12-16 | 1994-07-22 | Mega Chips:Kk | ディジタルフィルタ |
| WO1999059080A1 (en) * | 1998-05-12 | 1999-11-18 | Oak Technology, Inc. | Method and apparatus for determining discrete cosine transforms |
| JP2012022363A (ja) * | 2010-07-12 | 2012-02-02 | Ricoh Co Ltd | 内積演算装置および内積演算方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5578339A (en) * | 1978-12-09 | 1980-06-12 | Casio Comput Co Ltd | Multiplication system |
| JPS55127638A (en) * | 1979-03-26 | 1980-10-02 | Mitsubishi Electric Corp | Digital arithmetic unit |
| JPS5734247A (en) * | 1980-08-07 | 1982-02-24 | Matsushita Electric Ind Co Ltd | Multiplication circuit |
| JPS57141753A (en) * | 1981-02-25 | 1982-09-02 | Nec Corp | Multiplication circuit |
| JPS5872999A (ja) * | 1981-10-28 | 1983-05-02 | シャープ株式会社 | 記憶素子を用いた乗算方式 |
-
1984
- 1984-05-31 JP JP59111498A patent/JPS60254372A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5578339A (en) * | 1978-12-09 | 1980-06-12 | Casio Comput Co Ltd | Multiplication system |
| JPS55127638A (en) * | 1979-03-26 | 1980-10-02 | Mitsubishi Electric Corp | Digital arithmetic unit |
| JPS5734247A (en) * | 1980-08-07 | 1982-02-24 | Matsushita Electric Ind Co Ltd | Multiplication circuit |
| JPS57141753A (en) * | 1981-02-25 | 1982-09-02 | Nec Corp | Multiplication circuit |
| JPS5872999A (ja) * | 1981-10-28 | 1983-05-02 | シャープ株式会社 | 記憶素子を用いた乗算方式 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204795A (ja) * | 1992-12-16 | 1994-07-22 | Mega Chips:Kk | ディジタルフィルタ |
| WO1999059080A1 (en) * | 1998-05-12 | 1999-11-18 | Oak Technology, Inc. | Method and apparatus for determining discrete cosine transforms |
| US6052703A (en) * | 1998-05-12 | 2000-04-18 | Oak Technology, Inc. | Method and apparatus for determining discrete cosine transforms using matrix multiplication and modified booth encoding |
| JP2012022363A (ja) * | 2010-07-12 | 2012-02-02 | Ricoh Co Ltd | 内積演算装置および内積演算方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4751663A (en) | IIR digital filter | |
| US4740906A (en) | Digital lattice filter with multiplexed fast adder/full adder for performing sequential multiplication and addition operations | |
| US5477479A (en) | Multiplying system having multi-stages for processing a digital signal based on the Booth's algorithm | |
| JPH07234778A (ja) | 演算回路 | |
| US5781462A (en) | Multiplier circuitry with improved storage and transfer of booth control coefficients | |
| JPS60254372A (ja) | 積和演算装置 | |
| KR0147942B1 (ko) | 승산기에서의 부스 레코딩회로 | |
| JPH0981541A (ja) | 累算器 | |
| JPH06223097A (ja) | 乗算器、積和演算器の回路記述の発生方法 | |
| JPS60254373A (ja) | 積和演算装置 | |
| US6004022A (en) | Product sum operation apparatus | |
| JP3221076B2 (ja) | ディジタルフィルタ設計法 | |
| JPH0635673A (ja) | 乗算方法及び回路 | |
| KR950002074B1 (ko) | 파이프라인 구조의 잔향부가 시스템 | |
| JP2864598B2 (ja) | ディジタル演算回路 | |
| JPS6259828B2 (ja) | ||
| JPS59194242A (ja) | ディジタル乗算累積加算装置 | |
| JPS63113757A (ja) | 演算回路 | |
| JP2000183753A (ja) | 信号変換装置及び信号変換方法 | |
| KR19990001957U (ko) | 곱셈기의 바이너리 컨벌루션 애더회로 | |
| SU734705A1 (ru) | Специализированный процессор | |
| JP3130797B2 (ja) | 積和演算処理方法およびその装置 | |
| JPH0773161A (ja) | 演算装置 | |
| JPH0828646B2 (ja) | ディジタルフィルタ | |
| JPH0414173A (ja) | 固定小数点演算器 |