JPH0265412A - デジタル・アナログ変換装置 - Google Patents
デジタル・アナログ変換装置Info
- Publication number
- JPH0265412A JPH0265412A JP21660588A JP21660588A JPH0265412A JP H0265412 A JPH0265412 A JP H0265412A JP 21660588 A JP21660588 A JP 21660588A JP 21660588 A JP21660588 A JP 21660588A JP H0265412 A JPH0265412 A JP H0265412A
- Authority
- JP
- Japan
- Prior art keywords
- data
- limiter
- digital
- output
- quantizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 238000013139 quantization Methods 0.000 claims description 14
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はテレビジョン受像機やステレオアンプ等に用い
られるデジタル・アナログ変換装置に関するものである
。
られるデジタル・アナログ変換装置に関するものである
。
従来の技術
近年、衛星放送が受信可能なテレビジョン受像機や、コ
ンパクト・ディスク参プレーヤー等のデジタル音響機器
において、デジタル・アナログ変換装置が不可欠なもの
となっている。以下、図面を参照しながら従来のデジタ
ル・アナログ変換装置の一例について説明する。
ンパクト・ディスク参プレーヤー等のデジタル音響機器
において、デジタル・アナログ変換装置が不可欠なもの
となっている。以下、図面を参照しながら従来のデジタ
ル・アナログ変換装置の一例について説明する。
第３図は従来のデジタル・アナログ変換装置の−構成例
を示すものであるＪ第３図において、１０は加算回路、
１１はリミッタ−１１２は量子化器、１３は予測フィル
タ、１４はＰＷＭ変換器、１５はアナログ−ローパスフ
ィルタである。
を示すものであるＪ第３図において、１０は加算回路、
１１はリミッタ−１１２は量子化器、１３は予測フィル
タ、１４はＰＷＭ変換器、１５はアナログ−ローパスフ
ィルタである。
以下、その動作について説明する。加算回路１０は、ｎ
ビットに量子化されたデジタル入力信号データＸと、予
測フィルタ１３の出力データとを加算する。リミッタ−
１１は前記加算回路１０のｎ ＋１ビツトの出力をｎビ
ットに振幅制限し出力する。量子化器１２は前記リミッ
タ−１１のｎビットの出力を再量子化し、ｍビットとす
る。ただしｍ （ｎである。さらに量子化器１２はｍビ
ットの再量子化出力と前記リミッタ−１１のｎビットの
出力との差である量子化誤差データーＮｑをも出力する
。予測フィルタ１３は、前記量子化器１２の量子化誤差
データーＮ、を入力とし、伝達関数が Ｈ（ｚｌ ＝ ｚ−’ （２−ｚ−’） ・
・−−・ｆｌ）で表されるフィルタ処理を行い予測誤差
の負数を出力し加算回路１０に供給する。ＰＷＭ変換器
１４はｍビットの量子化器１２の量子化出力データＷを
入力データとして、ＰＷＭ変換を行う。アナログ・ロー
パスフィルタ１５は＃Ｕｓｅｐｖｔｕｔｑ換器１４の出
力信号をフィルタリングし出力する。
ビットに量子化されたデジタル入力信号データＸと、予
測フィルタ１３の出力データとを加算する。リミッタ−
１１は前記加算回路１０のｎ ＋１ビツトの出力をｎビ
ットに振幅制限し出力する。量子化器１２は前記リミッ
タ−１１のｎビットの出力を再量子化し、ｍビットとす
る。ただしｍ （ｎである。さらに量子化器１２はｍビ
ットの再量子化出力と前記リミッタ−１１のｎビットの
出力との差である量子化誤差データーＮｑをも出力する
。予測フィルタ１３は、前記量子化器１２の量子化誤差
データーＮ、を入力とし、伝達関数が Ｈ（ｚｌ ＝ ｚ−’ （２−ｚ−’） ・
・−−・ｆｌ）で表されるフィルタ処理を行い予測誤差
の負数を出力し加算回路１０に供給する。ＰＷＭ変換器
１４はｍビットの量子化器１２の量子化出力データＷを
入力データとして、ＰＷＭ変換を行う。アナログ・ロー
パスフィルタ１５は＃Ｕｓｅｐｖｔｕｔｑ換器１４の出
力信号をフィルタリングし出力する。
第３図において、入力信号が小振幅のとき、すなわちリ
ミッタ−１１が線形動作を行う時、以下の式が成り立つ
。
ミッタ−１１が線形動作を行う時、以下の式が成り立つ
。
Ｗ＝ （Ｘ−ｚ ’（２−ｚ ’）・Ｎｑ）＋Ｎｑ−Ｘ
＋ （１−ｚ−’ ）２・Ｎｑ ・・・・・−
（２１ここで（１、−１）２はバイパスフィルタとして
働くので、ｍ子化誤差データＮｑを白色雑音であると仮
定するならば、量子化器１２の出力データＷは、高域で
量子化雑音が大きく、低域で量子化雑音が非常に小さく
なる。さらにＰＷＭ変換器１４の精度はほとんどクロッ
クの精度に依存し、水晶発振子を用いたクロックならば
高い精度が得られる。よって、量子化器１２の出力デー
タＷをｐ Ｗ Ｍ 変換し、アナログ・ローパスフィル
タ１５で低域のみ通過させた後の信号は、高い精度を持
ち、しかも調整がなく、比較的簡単な回路で実現可能で
ある。
＋ （１−ｚ−’ ）２・Ｎｑ ・・・・・−
（２１ここで（１、−１）２はバイパスフィルタとして
働くので、ｍ子化誤差データＮｑを白色雑音であると仮
定するならば、量子化器１２の出力データＷは、高域で
量子化雑音が大きく、低域で量子化雑音が非常に小さく
なる。さらにＰＷＭ変換器１４の精度はほとんどクロッ
クの精度に依存し、水晶発振子を用いたクロックならば
高い精度が得られる。よって、量子化器１２の出力デー
タＷをｐ Ｗ Ｍ 変換し、アナログ・ローパスフィル
タ１５で低域のみ通過させた後の信号は、高い精度を持
ち、しかも調整がなく、比較的簡単な回路で実現可能で
ある。
発明が解決しようとする課題
以下、第３ののデジタル・アナログ変換装置の課題につ
いて説明する。
いて説明する。
第３図に於て、量子化器１２の量子化出力データＷは、
デジタル入力信号データＸに高周波雑音が重畳された信
号となる。
デジタル入力信号データＸに高周波雑音が重畳された信
号となる。
例えば、デジタル入力信号データとして第４図ＣＩ＋、
価）、（Ｃ１の破線で示すような直流データを与えたと
する。すると、量子化器１２の量子化出力データＷは第
４図（１）の実線でしめすような、直流に高周波雑音が
重畳された信号となる。
価）、（Ｃ１の破線で示すような直流データを与えたと
する。すると、量子化器１２の量子化出力データＷは第
４図（１）の実線でしめすような、直流に高周波雑音が
重畳された信号となる。
ところが、入力された直流データが、ＩＪ ミツター１
１の振幅制限の上限値と等しいとすると、量子化器１２
の量子化出力データＷは第４図（ｂｌの実線でしめすよ
うに高周波成分の正値側がクリップされた波形となり、
量子化出力データＷをＰＷＭ変換しアナログ・ローパス
フィルタ１５を通過させると、デジタル・アナログ変換
出力は第４図（ｃｌの実線で示すように理想的な出力よ
り小さな値をとる。
１の振幅制限の上限値と等しいとすると、量子化器１２
の量子化出力データＷは第４図（ｂｌの実線でしめすよ
うに高周波成分の正値側がクリップされた波形となり、
量子化出力データＷをＰＷＭ変換しアナログ・ローパス
フィルタ１５を通過させると、デジタル・アナログ変換
出力は第４図（ｃｌの実線で示すように理想的な出力よ
り小さな値をとる。
すなわち、第３図のデジタル・アナログ変換装置の入出
力関係は第５図のように、完全な直線とはならず、大振
幅の入力時に出力が歪んでしまうという問題があった。
力関係は第５図のように、完全な直線とはならず、大振
幅の入力時に出力が歪んでしまうという問題があった。
以上の問題を数式で表現する。大振幅入力時にリミッタ
−１１で生じる誤差をＮ／とすると、式％式％ となり、出力にリミッタ−１１で生じる誤差Ｎｚがその
まま現れデジタル・アナログ変換の精度を損ねる。
−１１で生じる誤差をＮ／とすると、式％式％ となり、出力にリミッタ−１１で生じる誤差Ｎｚがその
まま現れデジタル・アナログ変換の精度を損ねる。
本発明は、上記問題点に鑑み、従来の構成を若干変更す
ることにより、大振幅の入力時のデジタル・アナログ変
換の歪を改善することのできるデジタル・アナログ変換
装置を提供するものである。
ることにより、大振幅の入力時のデジタル・アナログ変
換の歪を改善することのできるデジタル・アナログ変換
装置を提供するものである。
課題を解決するための手段
上記問題点を解決するために本発明のデジタル・アナロ
グ変換装置は、量子化されたデジタル入力信号データに
予測量子化誤差の負数を加える加算回路と、前記加算回
路の出力データを再量子化するｆ？Ｌ子化型化器前記量
子化器の出力データを振幅制限するリミッタ−と、前記
量子化器の入力データと前記リミッタ−の出力データの
差をとる減算手段と、前記減算手段の出力データを入力
データとし次の量子化誤差を予測し出力する予測フィル
タと、前記リミッタ−の出力データを入ノ１データとす
るＰＷＭ変換器と、前記ＰＷＭ変換器の出力信号より高
周波成分を除去しアナログ出力信号として出力するアナ
ログ・ローパスフィルタとにより構成されている。
グ変換装置は、量子化されたデジタル入力信号データに
予測量子化誤差の負数を加える加算回路と、前記加算回
路の出力データを再量子化するｆ？Ｌ子化型化器前記量
子化器の出力データを振幅制限するリミッタ−と、前記
量子化器の入力データと前記リミッタ−の出力データの
差をとる減算手段と、前記減算手段の出力データを入力
データとし次の量子化誤差を予測し出力する予測フィル
タと、前記リミッタ−の出力データを入ノ１データとす
るＰＷＭ変換器と、前記ＰＷＭ変換器の出力信号より高
周波成分を除去しアナログ出力信号として出力するアナ
ログ・ローパスフィルタとにより構成されている。
作 用
本発明はト記構成によって、大振幅の入力時にリミッタ
−に於て生じる誤差を量子化誤差に加算して予測フィル
ター人力に与えることにより、リミッタ−に於て生ずる
誤差を打ち消すよう働き歪を減少させることができる。
−に於て生じる誤差を量子化誤差に加算して予測フィル
ター人力に与えることにより、リミッタ−に於て生ずる
誤差を打ち消すよう働き歪を減少させることができる。
実施例
以下本発明の実施例について図面を参照しながら説明す
る。第１図は本発明のデジタル・アナログ変換装置の一
実施例のブロック図を示すものである。
る。第１図は本発明のデジタル・アナログ変換装置の一
実施例のブロック図を示すものである。
第１図に於て、１は量子化されたデジタル入力信号デー
タＸに予測量子化誤差の負数を加える加算回路、２は前
記加算回路１の出力データを再量子化する量子化器、３
は前記量子化器２の出力データを振幅制限するリミッタ
−５４は前記量子化器２の入力データと前記リミッタ−
３の出力データの差をとる減算手段、５は前記減算手段
４の出力データを入力データとし次の量子化誤差を予測
し出力する予測フィルタ、６は前記リミッタ−３の出力
データを入力データとするＰＷＭ変換器、７は前記ＰＷ
Ｍ変換器６の出力信号より高周波成分を除去しアナログ
出力信号として出力するアナログ・ローパスフィルタで
ある。
タＸに予測量子化誤差の負数を加える加算回路、２は前
記加算回路１の出力データを再量子化する量子化器、３
は前記量子化器２の出力データを振幅制限するリミッタ
−５４は前記量子化器２の入力データと前記リミッタ−
３の出力データの差をとる減算手段、５は前記減算手段
４の出力データを入力データとし次の量子化誤差を予測
し出力する予測フィルタ、６は前記リミッタ−３の出力
データを入力データとするＰＷＭ変換器、７は前記ＰＷ
Ｍ変換器６の出力信号より高周波成分を除去しアナログ
出力信号として出力するアナログ・ローパスフィルタで
ある。
第１図に示すデジタル・アナログ変換装置の小振幅入力
時の動作については、リミッタ−３を除き従来技術の項
で述べた第３図のデジタル・アナログ変換装置と同一で
あるので、詳しい説明を省略する。
時の動作については、リミッタ−３を除き従来技術の項
で述べた第３図のデジタル・アナログ変換装置と同一で
あるので、詳しい説明を省略する。
第１図に示すデジタル・アナログ変換装置の動作を式（
２）、及び式（３）と同様の形式で表現すると、Ｗ＝Ｘ
−ｚ−’（２ｚ−’）・（Ｎｑ＋Ｎｐ）＋Ｎｑ＋Ｎｚ＝
Ｘ＋（Ｉ Ｚ”）２・（Ｎｑ＋Ｎυ −−−−−−（
４１ここでＮｑは量子化器２で発生する量子化誤差、Ｎ
ｌは大振幅入力時にＩＪ ミツター３で発生する誤差で
ある。
２）、及び式（３）と同様の形式で表現すると、Ｗ＝Ｘ
−ｚ−’（２ｚ−’）・（Ｎｑ＋Ｎｐ）＋Ｎｑ＋Ｎｚ＝
Ｘ＋（Ｉ Ｚ”）２・（Ｎｑ＋Ｎυ −−−−−−（
４１ここでＮｑは量子化器２で発生する量子化誤差、Ｎ
ｌは大振幅入力時にＩＪ ミツター３で発生する誤差で
ある。
式（４）より量子化出力データＷに含まれる、リミッタ
−３で発生した誤差Ｎｐは量子化誤差〜ｑと同様に高域
で振幅が大、低域で振幅が小となることがわかる。
−３で発生した誤差Ｎｐは量子化誤差〜ｑと同様に高域
で振幅が大、低域で振幅が小となることがわかる。
式（３）と式（４）の比較より、第１図に示すデジタル
・アナログ変換装置のデジタル・アナログ変換精度の改
善効果は明らかである。
・アナログ変換装置のデジタル・アナログ変換精度の改
善効果は明らかである。
第２図に本発明のデジタル・アナログ変換装置の他の実
施例のブロック図を示す。以下第２図のデジタル・アナ
ログ変換装置について説明する。
施例のブロック図を示す。以下第２図のデジタル・アナ
ログ変換装置について説明する。
第２図に於て、８は量子化されたデジタル入力信号デー
タＸに直流オフセット・データを加える第２の加算回路
、９は量子化器２の入力データを振幅制限する第２のＩ
Ｊ ミツターである。第２図のデジタル・アナログ変換
装置の動作は、基本的には第１図及び第３図のデジタル
・アナログ変換装置と同一であるので、動作説明は省略
する。
タＸに直流オフセット・データを加える第２の加算回路
、９は量子化器２の入力データを振幅制限する第２のＩ
Ｊ ミツターである。第２図のデジタル・アナログ変換
装置の動作は、基本的には第１図及び第３図のデジタル
・アナログ変換装置と同一であるので、動作説明は省略
する。
第２の加算回路８は、本出願人が先に出願した（特願昭
６３−１１３９０６号）もので、デジタル・アナログ変
換精度を改善するためのものである。この第２の加算回
路８によりデジタル入力信号データＸに直流オフセット
・データを加えるため以後の処理のデータのビット数が
増加する。データのビット数が増加したままで以後の処
理を行うと、アナログ出力信号のダイナミックレンジが
小さくなる。そこで第２のリミッタ−９を用いてデータ
のビット数を減らし、アナログ出力信号のダイナミック
レンジが小さくなることを防いでいる。なお、第２のリ
ミッタ−９は、予測フィルタ５の入力データを振幅制限
するように入力しても良いものである。
６３−１１３９０６号）もので、デジタル・アナログ変
換精度を改善するためのものである。この第２の加算回
路８によりデジタル入力信号データＸに直流オフセット
・データを加えるため以後の処理のデータのビット数が
増加する。データのビット数が増加したままで以後の処
理を行うと、アナログ出力信号のダイナミックレンジが
小さくなる。そこで第２のリミッタ−９を用いてデータ
のビット数を減らし、アナログ出力信号のダイナミック
レンジが小さくなることを防いでいる。なお、第２のリ
ミッタ−９は、予測フィルタ５の入力データを振幅制限
するように入力しても良いものである。
発明の効果
以上のように、本発明によれば、量子化されたデジタル
入力信号データに予測量子化誤差の負数を加える第１の
加算回路と、前記第１の加算回路の出力データを再量子
化する量子化器と、前記量子化器の出力データを振幅制
限する第１のリミッタ−と、前記量子化器の入力データ
と前記第１のリミッタ−の出力データの差をとる減算手
段と、前記減算手段の出力データを入力データとし次の
量子化誤差を予測し出力する予測フィルタと、前記第１
のリミッタ−の出力データを入力データとするＰＷＭ変
換器と、前記ＰＷＭ変換器の出力信号より高周波成分を
除去しアナログ出力信号として出力するアナログ・ロー
パスフィルタとを備えることにより、大振幅入力時のデ
ジタル・アナログ変換精度を改善することができ、その
実用効果は大なるものがある。
入力信号データに予測量子化誤差の負数を加える第１の
加算回路と、前記第１の加算回路の出力データを再量子
化する量子化器と、前記量子化器の出力データを振幅制
限する第１のリミッタ−と、前記量子化器の入力データ
と前記第１のリミッタ−の出力データの差をとる減算手
段と、前記減算手段の出力データを入力データとし次の
量子化誤差を予測し出力する予測フィルタと、前記第１
のリミッタ−の出力データを入力データとするＰＷＭ変
換器と、前記ＰＷＭ変換器の出力信号より高周波成分を
除去しアナログ出力信号として出力するアナログ・ロー
パスフィルタとを備えることにより、大振幅入力時のデ
ジタル・アナログ変換精度を改善することができ、その
実用効果は大なるものがある。
第１図は本発明のデジタル・アナログ変換装置の一実施
例のブロック図、第２図は本発明のデジタル・アナログ
変換装置の他の実施例のブロック図、第３図は従来例の
デジタル・アナログ変換装置のブロック図、第４図ａ、
ｂ、ｃは第３図のデジタル・アナログ変換装置の入力に
直流データを与えた時の各部信号波形を示す波形図、第
５図は第３図のデジタル・アナログ変換装置の入出力関
係を示す特性図である。 １・・・・・・第１の加算回路、２・・・・・・量子化
器、３・・・・・・第１のリミッタ−１４・・・・・・
減算手段、５・・・・・・予測フィルタ、６・・・・・
・ＰＷＭ変換器、７・・・・・・アナログ・ローパスフ
ィルタ、８・・・・・・第２の加算回路、９・・・・・
・第２のリミッタ−０
例のブロック図、第２図は本発明のデジタル・アナログ
変換装置の他の実施例のブロック図、第３図は従来例の
デジタル・アナログ変換装置のブロック図、第４図ａ、
ｂ、ｃは第３図のデジタル・アナログ変換装置の入力に
直流データを与えた時の各部信号波形を示す波形図、第
５図は第３図のデジタル・アナログ変換装置の入出力関
係を示す特性図である。 １・・・・・・第１の加算回路、２・・・・・・量子化
器、３・・・・・・第１のリミッタ−１４・・・・・・
減算手段、５・・・・・・予測フィルタ、６・・・・・
・ＰＷＭ変換器、７・・・・・・アナログ・ローパスフ
ィルタ、８・・・・・・第２の加算回路、９・・・・・
・第２のリミッタ−０
Claims (3)
- （１）量子化されたデジタル入力信号データに予測量子
化誤差の負数を加える第１の加算回路と、前記第１の加
算回路の出力データを再量子化する量子化器と、前記量
子化器の出力データを振幅制限する第１のリミッターと
、前記量子化器の入力データと前記第１のリミッターの
出力データの差をとる減算手段と、前記減算手段の出力
データを入力データとし次の量子化誤差を予測し出力す
る予測フィルタと、前記第１のリミッターの出力データ
を入力データとするＰＷＭ変換器と、前記ＰＷＭ変換器
の出力信号より高周波成分を除去しアナログ出力信号と
して出力するアナログ・ローパスフィルタとを備えたデ
ジタル・アナログ変換装置。 - （２）量子化されたデジタル入力信号データに直流オフ
セット・データを加える第２の加算回路と、量子化器の
入力データを振幅制限する第２のリミッターとを、付加
した特許請求の範囲第１項記載のデジタル・アナログ変
換装置。 - （３）量子化されたデジタル入力信号データに直流オフ
セット・データを加える第２の加算回路と、予測フィル
タの入力データを振幅制限する第２のリミッターとを、
付加した特許請求の範囲第１項記載のデジタル・アナロ
グ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21660588A JPH0265412A (ja) | 1988-08-31 | 1988-08-31 | デジタル・アナログ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21660588A JPH0265412A (ja) | 1988-08-31 | 1988-08-31 | デジタル・アナログ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0265412A true JPH0265412A (ja) | 1990-03-06 |
Family
ID=16691044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21660588A Pending JPH0265412A (ja) | 1988-08-31 | 1988-08-31 | デジタル・アナログ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0265412A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7532141B2 (en) | 2007-01-22 | 2009-05-12 | Panasonic Corporation | Pulse width modulation method and digital analogue converter using the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5725741A (en) * | 1980-06-03 | 1982-02-10 | Licentia Gmbh | Pcm signal digital-to-analog converting method |
| JPS61158220A (ja) * | 1984-12-29 | 1986-07-17 | Sony Corp | 信号伝送装置 |
-
1988
- 1988-08-31 JP JP21660588A patent/JPH0265412A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5725741A (en) * | 1980-06-03 | 1982-02-10 | Licentia Gmbh | Pcm signal digital-to-analog converting method |
| JPS61158220A (ja) * | 1984-12-29 | 1986-07-17 | Sony Corp | 信号伝送装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7532141B2 (en) | 2007-01-22 | 2009-05-12 | Panasonic Corporation | Pulse width modulation method and digital analogue converter using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4968987A (en) | Delta-sigma modulation analog to digital converter | |
| US5208594A (en) | Signal processor that uses a delta-sigma modulation | |
| KR0185999B1 (ko) | 다수의 시그마-델타 변조기로 구성된 a/d 신호 변환기 | |
| US5345233A (en) | Digital Σ-Δ modulator | |
| US20050012545A1 (en) | Device and method for signal processing | |
| JPH0346415A (ja) | ディジタル・アナログ変換回路 | |
| US5144306A (en) | Noise shaping circuit | |
| US4859883A (en) | Digital circuit arrangement for quantization-noise reduction | |
| US6476752B1 (en) | Signal processing system employing two bit ternary signal | |
| JPH07162312A (ja) | ノイズシェイパ | |
| JP2744006B2 (ja) | 非線形ａ／ｄ変換回路及び非線形ａ／ｄ変換方法 | |
| JPH0265412A (ja) | デジタル・アナログ変換装置 | |
| US7298307B2 (en) | ΣΔ-analog-to-digital modulator and digital filter for improved noise immunity | |
| JP3232865B2 (ja) | デジタル／アナログ信号変換装置 | |
| US7003358B2 (en) | Audio signal processors | |
| US5990818A (en) | Method and apparatus for processing sigma-delta modulated signals | |
| JP3812774B2 (ja) | １ビット信号処理装置 | |
| JP3040546B2 (ja) | ノイズシェーピングａ−ｄ変換器 | |
| JP3438018B2 (ja) | Ａ／ｄ変換装置及びｄ／ａ変換装置 | |
| JPH04331517A (ja) | 信号加算装置および信号加算方法 | |
| JPH09307447A (ja) | 高次δς変調器とδς変調型コンバータ | |
| JPS62122331A (ja) | デイジタル信号のノンリニア圧縮装置 | |
| JP3127477B2 (ja) | ノイズシェーピング回路 | |
| JPH04160822A (ja) | Ｄ／ａ変換装置 | |
| KR0163904B1 (ko) | 디지탈 시그마-델타 기법을 이용한 디지탈/아날로그 변환회로 |