JP2763336B2 - 色情報信号処理装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、夫々のビット数が８ビットの赤色情報デー
タと緑色情報データと青色情報データとを入力し、入力
された前記赤色情報データと緑色情報データと青色情報
データから色差情報信号を形成する色情報信号処置装置
に関するものである。

［従来の技術］ 映像信号を扱う技術分野において、最近では該映像信
号をデイジタル化して扱う装置が用いられる様になって
きた。

上述の様な装置において例えばRGB信号を輝度信号Ｙ
と色差信号Ｒ−Y,B−Ｙに変換するマトリクス回路は該R
GB信号を各色成分毎にデイジタル化し、デイジタル化さ
れた各色成分信号に係数を乗算し、該係数が乗算された
色成分信号を加減算する事によりデイジタル信号の状態
でRGB信号を輝度信号Ｙ、色差信号Ｒ−Y,B−Ｙに変換し
ている。

［発明が解決しようとする問題点］ しかしながら、上述の様に映像信号をデイジタル化し
て処理する場合には加算器、減算器、係数乗算器等の各
種演算回路が必要となる。そして、処理の精度や画質を
向上させる為、映像信号をデイジタル化する際のサンプ
リング周波数を高くしたり、１サンプル当たりの量子化
ビツト数を増やしたりすると、該各種演算回路を高速に
処理が行なえるものが必要となり消費電力が増大してし
まうという問題があった。

そこで、本発明は簡単で低消費電力な構成にて色差情
報信号を形成する事ができる色情報信号処理装置を提供
する事を目的とする。

［問題を解決する為の手段］ 本発明の色情報信号処理装置は、夫々のビット数が８
ビットの赤色情報データと緑色情報データと青色情報デ
ータとを入力し、入力された前記赤色情報データと緑色
情報データと青色情報データから色差情報信号を形成す
る装置であって、入力された前記赤色情報データに係数
2^-1を乗算し、出力する第１係数乗算手段と、入力され
た前記緑色情報データに係数2^-2,2^-3,2^-5,2^-6を夫々乗
算し、出力する第２係数乗算手段と、入力された前記青
色情報データに係数2^-4,2^-6を夫々乗算し、出力する第
３係数乗算手段と、前記２係数乗算手段より出力される
データのうち、係数2^-2が乗算されたデータの上位６ビ
ットと係数2^-3が乗算されたデータの上位５ビットと係
数2^-5が乗算されたデータの上位３ビットと係数2^-6が乗
算されたデータの上位２ビットとを入力し、入力された
データを加算し、出力する第１加算手段と、前記３係数
乗算手段より出力されるデータのうち、係数2^-4が乗算
されたデータの上位４ビットと係数2^-6が乗算されたデ
ータの上位２ビットとを入力し、入力されたデータを加
算し、出力する第２加算手段と、前記２係数乗算手段よ
り出力されるデータのうち、係数2^-2が乗算されたデー
タの下位２ビットと係数2^-3が乗算されたデータの下位
３ビットと係数2^-5が乗算されたデータの下位５ビット
と係数2^-6が乗算されたデータの下位６ビットとを入力
し、入力されたデータを加算し、出力する第３加算手段
と、前記３係数乗算手段より出力されるデータのうち、
係数2^-4が乗算されたデータの下位４ビットと係数2^-6が
乗算されたデータの下位６ビットとを入力し、入力され
たデータを加算し、出力する第４加算手段と、前記第１
係数乗算手段より出力されるデータと前記第１加算手段
より出力されるデータと第２加算手段より出力されるデ
ータとを入力し、入力された前記第１係数乗算手段より
出力されるデータから、入力された前記第１加算手段よ
り出力されるデータと入力された前記第２加算手段より
出力されるデータとを加算したデータを減算し、出力す
る減算手段と、前記第３加算手段より出力されるデータ
と第４加算手段より出力されるデータとを入力し、入力
されたデータを加算し、出力する第５加算手段と、前記
減算手段より出力されるデータと前記第５加算手段より
出力されるデータとを入力し、入力された前記減算手段
より出力されるデータから入力された前記第５加算手段
より出力されるデータを減算することにより色差情報信
号を形成する色差情報信号形成手段とを具備したもので
ある。

［作用］ 上述の構成により、構成を簡略化する事ができる様に
なる。

［実施例］ 以下、本発明を本発明の実施例を用いて説明する。

ここでは、本発明の一実施例として、RGB信号より輝
度信号Ｙ、色差信号Ｒ−Y,B−Ｙを形成するマトリクス
回路に本発明を適用した場合について説明する。

上述のマトリクス回路のうち、RGB信号より色差信号
Ｒ−Ｙを形成する回路の概略構成を第１図に示す。

ところで、Ｒ−Ｙ信号は下記の（１）式の様に表わす
事ができる。

Ｒ−Ｙ＝0.50R−0.0786B−0.4214G …（１） 今、0.5≒2^-1,0.0786≒2^-4＋2^-6, 0.4214≒2^-2＋2^-3＋2^-5＋2^-6と近似すると（１）式は下
記の（２）式の様に表わす事ができる。

Ｒ−Ｙ＝2^-1R−｛（2^-4＋2^-6）Ｂ＋（2^-2＋2^-3＋2^-5＋2^-6）Ｇ｝ …（２） 第１図に示した構成は上述の（２）式に基づいて構成
したものである。

第１図において、例えばビデオカメラ等により形成さ
れたRGB信号は不図示のA/D変換器により１サンプル当り
８ビツトのデイジタル信号に変換された後、該デイジタ
ルRGB信号は各色成分毎に入力端子10a,10b,10cにより図
示の如く入力される。

そして、入力端子10aより入力されたＲデータは係数
乗算器11aに供給され、入力端子10bより入力されたＧデ
ータは係数乗算器11b〜11cに供給され、更に、入力端子
10cより入力されたＢデータは係数乗算器11f,11gに供給
される。

係数乗算器11aは入力端子10aより供給されるＲデータ
に係数“2^-1"を乗算するもので、具体的には、入力され
る８ビツトのＲデータを下位ビツト側に１ビツトシフト
し、７ビツトのデータとして出力するもので、係数乗算
器11aより出力されたデータはフリツプフロツプ13aに供
給される。

また、係数乗算器11b〜11fは入力端子10bより供給さ
れるＧデータに夫々係数“2^-2",“2^-3",“2^-5",“2^-6",
を乗算するもので、具体的には、入力される８ビツトの
Ｇデータを下位ビツト側に夫々“２ビツト",“３ビツ
ト",“５ビツト",“６ビツト”シフトするもので、入力
された８ビツトのＧデータのうち係数乗算器11bからは
上位６ビツトが加算器12aに、下位２ビツトが加算器12d
に供給され、係数乗算器11cからは上位５ビツトが加算
器12aに、下位３ビツトが加算器12dに供給され、係数乗
算器11dからは上位３ビツトが加算器12bに、下位５ビツ
トが加算器12eに供給され、係数乗算器11eからは上位２
ビツトが加算器12bに、下位６ビツトが加算器12eに供給
される。

加算器12a〜12eでは供給されたデータを夫々加算し、
更に加算器12a,12bの出力を加算器12gにて加算し、加算
器12d,12eの出力を加算器12hにて加算し、加算器12gの
出力はフリツプフロツプ13bに、加算器12cの出力はフリ
ツプフロツプ13cに、加算器12hの出力はフリツプフロツ
プ13dに供給される。

また、係数乗算器11f,11gは入力端子10cより供給され
るＢデータに夫々係数“2^-4",“2^-6"を乗算するもの
で、具体的には入力される８ビツトのＢデータを下位ビ
ツト側に夫々“４ビツト",“６ビツト”シフトするもの
で、入力された８ビツトのＢデータのうち係数乗算器11
fからは上位４ビツトが加算器12cに、下位４ビツトが加
算器12fに供給され、係数乗算器11gからは上位２ビツト
が加算器12cに、下位６ビツトが加算器12fに供給され
る。

そして、加算器12c,12fでは供給されたデータを夫々
加算し、加算器12cの出力はフリツプフロツプ13cに、加
算器12fの出力はフリツプフロツプ13eに供給される。

フリツプフロツプ13a〜13eは時間調整のため供給され
たデータを遅延する為のもので、フリツプフロツプ13a
の出力は減算器14aの＋端子に供給され、フリツプフロ
ツプ13b,13cの出力は加算器12iに供給され、フリツプフ
ロツプ13d,13eの出力は加算器12jに供給される。

そして、加算器12iでは供給されたデータを加算し、
減算器14aの−端子に供給し、前述の様にフリツプフロ
ツプ13aより供給されているデータより加算器12iより供
給されているデータが減算され、減算器14aの出力はD/A
変換器15aに供給される。

また、加算器12jでは供給されたデータが加算され、
加算器12jの出力はD/A変換器15bに供給される。

そして、D/A変換器15a,15bでは供給されたデータを夫
々アナログ信号に変換して出力し、D/A変換器15aより出
力された信号は減算器14bの＋端子に、D/A変換器15bよ
り出力された信号は減算器14bの−端子に供給され、減
算器14bからはＲ−Ｙ信号が出力される。

第１図において、係数乗算器11b〜11gより加算器12a
〜12cに供給されているデータは各係数乗算器において
係数を乗算した時の整数部を表わし、加算器12d〜12fに
供給されているデータは少数部を表わしており、本実施
例では係数乗算結果を整数部と少数部とに分離してデイ
ジタル的に演算を行なった後、アナログ信号に変換し、
更にアナログ化された信号により演算を行なう様に構成
したので、個々の加算器のビツト数を減らし、構成を簡
略化する事ができ、消費電力を低く抑える事ができる様
になる。

尚、本実施例ではRGB信号よりＲ−Ｙ信号を形成する
マトリクス回路を例に本発明を説明して来たが、本発明
はこれに限らず、RGB信号よりＢ−Ｙ信号あるいはＹ信
号を形成するマトリクス回路にも適用する事ができ、同
様の効果を得る事ができるものである。

［発明の効果］ 以上、説明して来た様に、本発明によれば、簡単で、
低消費電力な構成にて色差情報信号を形成する事ができ
る色情報信号処理装置を提供する事ができる様になる。

【図面の簡単な説明】

第１図は本発明の一実施例としてのマトリクス回路の概
略構成を示した図である。 10a〜10c……入力端子 11a〜11g……係数乗算器 12a〜12j……加算器 13a〜13e……フリツプフロツプ 14a,14b……減算器 15a,15b……D/A変換器

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】夫々のビット数が８ビットの赤色情報デー
   タと緑色情報データと青色情報データとを入力し、入力
   された前記赤色情報データと緑色情報データと青色情報
   データから色差情報信号を形成する装置であって、 入力された前記赤色情報データに係数2^-1を乗算し、出
   力する第１係数乗算手段と、 入力された前記緑色情報データに係数2^-2,2^-3,2^-5,2^-6
   を夫々乗算し、出力する第２係数乗算手段と、 入力された前記青色情報データに係数2^-4,2^-6を夫々乗
   算し、出力する第３係数乗算手段と、 前記２係数乗算手段より出力されるデータのうち、係数
   2^-2が乗算されたデータの上位６ビットと係数2^-3が乗算
   されたデータの上位５ビットと係数2^-5が乗算されたデ
   ータの上位３ビットと係数2^-6が乗算されたデータの上
   位２ビットとを入力し、入力されたデータを加算し、出
   力する第１加算手段と、 前記３係数乗算手段より出力されるデータのうち，係数
   2^-4が乗算されたデータの上位４ビットと係数2^-6が乗算
   されたデータの上位２ビットとを入力し、入力されたデ
   ータを加算し、出力する第２加算手段と、 前記２係数乗算手段より出力されるデータのうち、係数
   2^-2が乗算されたデータの下位２ビットと係数2^-3が乗算
   されたデータの下位３ビットと係数2^-5が乗算されたデ
   ータの下位５ビットと係数2^-6が乗算されたデータの下
   位６ビットとを入力し、入力されたデータを加算し、出
   力する第３加算手段と、 前記３係数乗算手段より出力されるデータのうち、係数
   2^-4が乗算されたデータの下位４ビットと係数2^-6が乗算
   されたデータの下位６ビットとを入力し、入力されたデ
   ータを加算し、出力する第４加算手段と、 前記第１係数乗算手段より出力されるデータと前記第１
   加算手段より出力されるデータと第２加算手段より出力
   されるデータとを入力し、入力された前記第１係数乗算
   手段より出力されるデータから、入力された前記第１加
   算手段より出力されるデータと入力された前記第２加算
   手段より出力されるデータとを加算したデータを減算
   し、出力する減算手段と、 前記第３加算手段より出力されるデータと第４加算手段
   より出力されるデータとを入力し、入力されたデータを
   加算し、出力する第５加算手段と、 前記減算手段より出力されるデータと前記第５加算手段
   より出力されるデータとを入力し、入力された前記減算
   手段より出力されるデータから入力された前記第５加算
   手段より出力されるデータを減算することにより色差情
   報信号を形成する色差情報信号形成手段 とを具備した事を特徴とする色情報信号処理装置。