JPH09167946A - Ｃｓｄフィルターの信号処理方法及びその回路 - Google Patents
Ｃｓｄフィルターの信号処理方法及びその回路Info
- Publication number
- JPH09167946A JPH09167946A JP8253463A JP25346396A JPH09167946A JP H09167946 A JPH09167946 A JP H09167946A JP 8253463 A JP8253463 A JP 8253463A JP 25346396 A JP25346396 A JP 25346396A JP H09167946 A JPH09167946 A JP H09167946A
- Authority
- JP
- Japan
- Prior art keywords
- csd
- coefficient
- filter
- scale factor
- real
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【課題】 ＣＳＤフィルターの信号処理方法及びその回
路を提供する。 【解決手段】 本発明のＣＳＤフィルターの信号処理方
法は、フィルター特性に最適の実係数を求める段階と、
求められた実係数をＣＳＤコードに変換する変換エラー
が最小となるスケールファクターを各実係数に算出する
段階と、算出されたスケールファクターを用いて最適の
ＣＳＤ係数を形成する段階と、生成された最適のＣＳＤ
係数を用いて入力データをフィルターリングする段階と
よりなる。実係数をＣＳＤ係数への変換を時間領域で処
理することにより、周波数領域で処理するよりも処理速
度を改善し、ノンゼロデジット数が固定された状態でビ
ットの解像度を高めて各種形態、即ち、適応型フィルタ
ーと複合位相フィルターに適用することができる。
路を提供する。 【解決手段】 本発明のＣＳＤフィルターの信号処理方
法は、フィルター特性に最適の実係数を求める段階と、
求められた実係数をＣＳＤコードに変換する変換エラー
が最小となるスケールファクターを各実係数に算出する
段階と、算出されたスケールファクターを用いて最適の
ＣＳＤ係数を形成する段階と、生成された最適のＣＳＤ
係数を用いて入力データをフィルターリングする段階と
よりなる。実係数をＣＳＤ係数への変換を時間領域で処
理することにより、周波数領域で処理するよりも処理速
度を改善し、ノンゼロデジット数が固定された状態でビ
ットの解像度を高めて各種形態、即ち、適応型フィルタ
ーと複合位相フィルターに適用することができる。
Description
【０００１】
【発明の属する技術分野】本発明はＣＳＤ（Canonic Si
gned Digit）コードを用いるフィルターの信号処理方法
及びその回路に係り、特にスケールファクターの解像度
を高めてフィルターの性能を改善させ、各種形態のフィ
ルターに適応しうるＣＳＤフィルターの信号処理方法及
びその回路に関する。
gned Digit）コードを用いるフィルターの信号処理方法
及びその回路に係り、特にスケールファクターの解像度
を高めてフィルターの性能を改善させ、各種形態のフィ
ルターに適応しうるＣＳＤフィルターの信号処理方法及
びその回路に関する。
【０００２】
【従来の技術】ディジタルフィルターは信号処理におい
て最も肝心でありながらも、頻繁に用いられる構成要素
である。このディジタルフィルターは遅延器、乗算器及
び加算器からなる。最も簡単なディジタルフィルターの
形態は信号の遅延のない乗算器であり、同様の形態のフ
ィルターの大部分は利得制御などのための信号処理に用
いられる。
て最も肝心でありながらも、頻繁に用いられる構成要素
である。このディジタルフィルターは遅延器、乗算器及
び加算器からなる。最も簡単なディジタルフィルターの
形態は信号の遅延のない乗算器であり、同様の形態のフ
ィルターの大部分は利得制御などのための信号処理に用
いられる。
【０００３】ディジタルフィルターの複雑度はフィルタ
ーの長さに依存すると共に、入力される信号のビット
数、乗算器の係数（フィルター係数）及び加算器のビッ
ト数により決められるビット解像度にも依存する。ディ
ジタルフィルターは通常に多数の乗算器で構成される
が、大面積及び大電力を必要とする乗算器の特性から集
積回路ＩＣで構成する場合、ワンチップ化（one-chip s
olution)に多くの制約が伴われる。実に最近にディジタ
ル信号の処理応用において、多機能を複合的にディジタ
ルフィルターを用いて具現する場合、ワンチップ化に鑑
みて必要なフィルターの長さより短いディジタルフィル
ターを用いた。例えば、固定型係数のバイリニア（bili
near）特性により構成することができる補間フィルター
がある。
ーの長さに依存すると共に、入力される信号のビット
数、乗算器の係数（フィルター係数）及び加算器のビッ
ト数により決められるビット解像度にも依存する。ディ
ジタルフィルターは通常に多数の乗算器で構成される
が、大面積及び大電力を必要とする乗算器の特性から集
積回路ＩＣで構成する場合、ワンチップ化（one-chip s
olution)に多くの制約が伴われる。実に最近にディジタ
ル信号の処理応用において、多機能を複合的にディジタ
ルフィルターを用いて具現する場合、ワンチップ化に鑑
みて必要なフィルターの長さより短いディジタルフィル
ターを用いた。例えば、固定型係数のバイリニア（bili
near）特性により構成することができる補間フィルター
がある。
【０００４】この側面から、ディジタルフィルターの乗
算器を簡略化することにより、ハードウェアの複雑度を
低減しようとする多くの研究が行われてきた。このう
ち、ＣＳＤコードを用いて乗算器を構成し、これを用い
てディジタルフィルターを構成した。ＣＳＤコードを用
いてフィルターを具現するためには、設計されたフィル
ターの実係数をすべてＣＳＤ係数に変換すべきである。
しかしながら、単純な量子化だけでは変換に相当な性能
の劣化が発生するので、このために各種最適化技法が次
の文献から提案された： 1 Y.C. Lim and B.R. Parke
r, "FIR filter designover a discrete powers-of-two
coefficients space," IEEE Trans. on Acoust., Spee
ch and Signal Processing, vol. ASSP-31, pp. 583-59
1, June 1983 ;2 Q.Zhao and Y.Tadokoro, "A simple
design of FIR filters with powers-of-two coefficie
nts, IEEE Trans. on Circuit and Systems, vol. 35,
no. 5,pp. 566-570, May 1988 ; 3 Henry Samueli,
"An improved search algorithm for the deseign of m
ultiplierless FIR filters with powers-of-two coeff
icients, " IEEE Trans., on Circuit and Systems, vo
l. 36, no.7, pp. 1044-1047, July 1989.上述した参照
文献〔１〕の最適化法は最適の実係数を求めた後、これ
を量子化して“混合整数線形プログラミングアルゴリズ
ム”を用いて最適の変換を可能にする。
算器を簡略化することにより、ハードウェアの複雑度を
低減しようとする多くの研究が行われてきた。このう
ち、ＣＳＤコードを用いて乗算器を構成し、これを用い
てディジタルフィルターを構成した。ＣＳＤコードを用
いてフィルターを具現するためには、設計されたフィル
ターの実係数をすべてＣＳＤ係数に変換すべきである。
しかしながら、単純な量子化だけでは変換に相当な性能
の劣化が発生するので、このために各種最適化技法が次
の文献から提案された： 1 Y.C. Lim and B.R. Parke
r, "FIR filter designover a discrete powers-of-two
coefficients space," IEEE Trans. on Acoust., Spee
ch and Signal Processing, vol. ASSP-31, pp. 583-59
1, June 1983 ;2 Q.Zhao and Y.Tadokoro, "A simple
design of FIR filters with powers-of-two coefficie
nts, IEEE Trans. on Circuit and Systems, vol. 35,
no. 5,pp. 566-570, May 1988 ; 3 Henry Samueli,
"An improved search algorithm for the deseign of m
ultiplierless FIR filters with powers-of-two coeff
icients, " IEEE Trans., on Circuit and Systems, vo
l. 36, no.7, pp. 1044-1047, July 1989.上述した参照
文献〔１〕の最適化法は最適の実係数を求めた後、これ
を量子化して“混合整数線形プログラミングアルゴリズ
ム”を用いて最適の変換を可能にする。
【０００５】文献〔２〕では、前記文献〔１〕の最適化
法が過度な計算時間と変換可能なフィルターの長さが約
４０ダップ程度に限られる問題を解決するため、最適変
換のために時間領域と周波数領域を混用して変換する準
最適のアルゴリズムを提案している。文献〔３〕では、
前記文献〔２〕のアルゴリズムを最適のスケールファク
ターとローカル二重確率変数探索アルゴリズムを用いて
改善した。そして、実係数を初期ＣＳＤ係数への変換か
ら発生する量子化エラーを補償するためにノンゼロデジ
ット数（Ｌ）を増加させた。この文献〔３〕から提案さ
れたように、フィルター係数の量子化エラーが０．５以
上の場合は、ノンゼロデジットの付加的な割当ては基本
的にビット数を増加させるようになり、固定型のフィル
ターには有用であるが、適応型フィルターや複合位相を
有する構造のフィルターではハードウェアが複雑で使用
しにくくなった。
法が過度な計算時間と変換可能なフィルターの長さが約
４０ダップ程度に限られる問題を解決するため、最適変
換のために時間領域と周波数領域を混用して変換する準
最適のアルゴリズムを提案している。文献〔３〕では、
前記文献〔２〕のアルゴリズムを最適のスケールファク
ターとローカル二重確率変数探索アルゴリズムを用いて
改善した。そして、実係数を初期ＣＳＤ係数への変換か
ら発生する量子化エラーを補償するためにノンゼロデジ
ット数（Ｌ）を増加させた。この文献〔３〕から提案さ
れたように、フィルター係数の量子化エラーが０．５以
上の場合は、ノンゼロデジットの付加的な割当ては基本
的にビット数を増加させるようになり、固定型のフィル
ターには有用であるが、適応型フィルターや複合位相を
有する構造のフィルターではハードウェアが複雑で使用
しにくくなった。
【０００６】上述した文献に記述された最適化アルゴリ
ズムは周波数領域上において通過帯域と遮断帯域のリッ
プルに基づく変換なので、多い計算量が求められて適応
型フィルターや複合位相フィルターに適用することがで
きない問題点がある。そのうえ、周波数領域においてリ
ップルにより係数変換できないフィルターには前記アル
ゴリズムを適用しにくい。例えば、ゴースト除去用の等
化フィルターやゴースト除去フィルターなどには前記ア
ルゴリズムを適用することができないので、このフィル
ターでは残留ゴーストの量などを用いて実係数をＣＤＳ
係数に変換している。
ズムは周波数領域上において通過帯域と遮断帯域のリッ
プルに基づく変換なので、多い計算量が求められて適応
型フィルターや複合位相フィルターに適用することがで
きない問題点がある。そのうえ、周波数領域においてリ
ップルにより係数変換できないフィルターには前記アル
ゴリズムを適用しにくい。例えば、ゴースト除去用の等
化フィルターやゴースト除去フィルターなどには前記ア
ルゴリズムを適用することができないので、このフィル
ターでは残留ゴーストの量などを用いて実係数をＣＤＳ
係数に変換している。
【０００７】かつ、前記文献から提案された最適化アル
ゴリズムは一つのスケールファクターを全体フィルター
係数に対して割当てることは非効率的であり、フィルタ
ーの性能低下を引き起こしてＣＳＤコードの不均一性の
限界を解決できない問題点がある。
ゴリズムは一つのスケールファクターを全体フィルター
係数に対して割当てることは非効率的であり、フィルタ
ーの性能低下を引き起こしてＣＳＤコードの不均一性の
限界を解決できない問題点がある。
【０００８】
【発明が解決しようとする課題】上述した問題点を克服
するため、本発明の目的は周波数領域の最適化変換なし
に時間領域で実係数を直ちにＣＳＤコードで表現される
フィルター係数に変換するＣＳＤフィルターの信号処理
方法を提供することにある。本発明の他の目的は予め設
定されたノンゼロデジット数の増加なしにスケールファ
クターの数を調整してスケールファクターの解像度を高
めて各種形態のフィルターに適応しうるＣＳＤフィルタ
ーの信号処理方法を提供することにある。
するため、本発明の目的は周波数領域の最適化変換なし
に時間領域で実係数を直ちにＣＳＤコードで表現される
フィルター係数に変換するＣＳＤフィルターの信号処理
方法を提供することにある。本発明の他の目的は予め設
定されたノンゼロデジット数の増加なしにスケールファ
クターの数を調整してスケールファクターの解像度を高
めて各種形態のフィルターに適応しうるＣＳＤフィルタ
ーの信号処理方法を提供することにある。
【０００９】かつ、本発明のさらに他の目的は実係数を
部分的最適化により得られたグループ化されたスケール
ファクターによりＣＳＤ係数に変換するＣＳＤフィルタ
ーの信号処理方法を提供することにある。本発明のさら
に他の目的は多数のスケールファクターにより変換され
たＣＳＤ係数を多数のスケールファクターに対応する多
数の逆スケールファクターにより処理するＣＳＤフィル
ターの信号処理方法を提供することにある。
部分的最適化により得られたグループ化されたスケール
ファクターによりＣＳＤ係数に変換するＣＳＤフィルタ
ーの信号処理方法を提供することにある。本発明のさら
に他の目的は多数のスケールファクターにより変換され
たＣＳＤ係数を多数のスケールファクターに対応する多
数の逆スケールファクターにより処理するＣＳＤフィル
ターの信号処理方法を提供することにある。
【００１０】かつ、本発明のさらに他の目的は前記ＣＳ
Ｄフィルターの信号処理方法に適するＣＳＤフィルター
回路を提供することにある。
Ｄフィルターの信号処理方法に適するＣＳＤフィルター
回路を提供することにある。
【００１１】
【課題を解決するための手段】前記前述した目的を達成
するため、本発明によるＣＳＤフィルターの信号処理方
法は、ＣＳＤコードで表現されるフィルター係数により
所望のフィルター特性を有するＣＳＤフィルターの信号
処理方法において、（ａ）前記フィルター特性に最適の
実係数を求める段階と、（ｂ）前記求められた実係数を
ＣＳＤコードに変換するときの変換エラーが最小になる
スケールファクタを前記各実係数ごとに算出する段階
と、（ｃ）前記スケールファクターを用いて最適のＣＳ
Ｄ係数を生成する段階と、（ｄ）前記生成されたＣＳＤ
係数を用いて入力データをフィルターリングする段階と
を含むことを特徴とする。
するため、本発明によるＣＳＤフィルターの信号処理方
法は、ＣＳＤコードで表現されるフィルター係数により
所望のフィルター特性を有するＣＳＤフィルターの信号
処理方法において、（ａ）前記フィルター特性に最適の
実係数を求める段階と、（ｂ）前記求められた実係数を
ＣＳＤコードに変換するときの変換エラーが最小になる
スケールファクタを前記各実係数ごとに算出する段階
と、（ｃ）前記スケールファクターを用いて最適のＣＳ
Ｄ係数を生成する段階と、（ｄ）前記生成されたＣＳＤ
係数を用いて入力データをフィルターリングする段階と
を含むことを特徴とする。
【００１２】かつ、本発明によるＣＳＤフィルターはＣ
ＳＤコードで表現されるフィルター係数により所望の特
性を有するＮ−タップのＣＳＤフィルター回路におい
て、入力データを遅延して直列に連結されたＮ−１個の
単位遅延器と、前記フィルター特性により求められた実
係数に所定の利得を乗算して得た係数と前記実係数との
エラーが最小となる各実数にスケールファクターを算出
し、前記算出されたスケールファクターを用いて最適の
ＣＳＤ係数を発生するＣＳＤ係数発生器と、前記Ｎ−１
個の単位遅延器の出力に前記ＣＳＤ係数を乗算するＮ個
の乗算器と、前記Ｎ個のＣＳＤ乗算器の出力と、前記各
実係数に算出された各スケールファクターと逆数関係に
ある逆スケールファクターとを演算するＮ個の演算器
と、前記Ｎ個の演算器の出力を加算して最終フィルター
出力を出力する加算器とを含むことを特徴とする。
ＳＤコードで表現されるフィルター係数により所望の特
性を有するＮ−タップのＣＳＤフィルター回路におい
て、入力データを遅延して直列に連結されたＮ−１個の
単位遅延器と、前記フィルター特性により求められた実
係数に所定の利得を乗算して得た係数と前記実係数との
エラーが最小となる各実数にスケールファクターを算出
し、前記算出されたスケールファクターを用いて最適の
ＣＳＤ係数を発生するＣＳＤ係数発生器と、前記Ｎ−１
個の単位遅延器の出力に前記ＣＳＤ係数を乗算するＮ個
の乗算器と、前記Ｎ個のＣＳＤ乗算器の出力と、前記各
実係数に算出された各スケールファクターと逆数関係に
ある逆スケールファクターとを演算するＮ個の演算器
と、前記Ｎ個の演算器の出力を加算して最終フィルター
出力を出力する加算器とを含むことを特徴とする。
【００１３】
【発明の実施の形態】以下、添付した図面に基づき本発
明の実施の形態を詳細に説明する。まず、一般的なＣＳ
Ｄコードの特徴について図１を参照して説明すると、次
のとおりである。ＣＳＤコードとは、固定された個数の
デジットに“−１”または“１”が割当てられ、その残
りデジットには“０”が割当てられるコードである。こ
れを数式で表すと、次の式（１）のとおりである。
明の実施の形態を詳細に説明する。まず、一般的なＣＳ
Ｄコードの特徴について図１を参照して説明すると、次
のとおりである。ＣＳＤコードとは、固定された個数の
デジットに“−１”または“１”が割当てられ、その残
りデジットには“０”が割当てられるコードである。こ
れを数式で表すと、次の式（１）のとおりである。
【００１４】
【数１】
【００１５】ここで、ｋ番目の桁値を有する係数Ｓk は
Ｓk ∈｛−１，０，１｝、Ｐk ∈｛０，１，．．，Ｍ｝
であり、Ｍは全体デジットの数であり、Ｌは“０”でな
いデジットの数（以下、ノンゼロデジット数をＬと称す
る）である。“−１”または“１”を有するデジットの
数、すなわち、ノンゼロ値はＬ以下である。そして、Ｃ
ＳＤ表現は“０”でない係数Ｓk の二つが相互隣接しな
いようにする最小限の表現と定義される。
Ｓk ∈｛−１，０，１｝、Ｐk ∈｛０，１，．．，Ｍ｝
であり、Ｍは全体デジットの数であり、Ｌは“０”でな
いデジットの数（以下、ノンゼロデジット数をＬと称す
る）である。“−１”または“１”を有するデジットの
数、すなわち、ノンゼロ値はＬ以下である。そして、Ｃ
ＳＤ表現は“０”でない係数Ｓk の二つが相互隣接しな
いようにする最小限の表現と定義される。
【００１６】たとえば、１２７／１２８＝０．９９２１
８７５は一般的な二進数の表現では、０．１１１１１１
１であり、七つのノンゼロデジットを有するが、これを
“Ｌ＝２”の場合のＣＳＤコードで表現する場合、
“１．００００００１”になる。ここで、１は−１を示
す。通常の２を底とする二進コード（radix-2 binary c
ode)に比べてＣＳＤコードが有する長所はネガティブデ
ジットによる融通性によりＣＳＤコードは少ない個数の
“０”でないデジットで表現されうるということであ
る。
８７５は一般的な二進数の表現では、０．１１１１１１
１であり、七つのノンゼロデジットを有するが、これを
“Ｌ＝２”の場合のＣＳＤコードで表現する場合、
“１．００００００１”になる。ここで、１は−１を示
す。通常の２を底とする二進コード（radix-2 binary c
ode)に比べてＣＳＤコードが有する長所はネガティブデ
ジットによる融通性によりＣＳＤコードは少ない個数の
“０”でないデジットで表現されうるということであ
る。
【００１７】このようにＣＳＤコードで表現されるフィ
ルター係数（以下、ＣＳＤ係数という）を用いるフィル
ターでＬを制限して乗算に必要な加算／減算の回数を低
減することができる。すなわち、ＣＳＤ係数を用いるフ
ィルターではＣＳＤ係数が固定された個数のデジットで
“−１”または“１”で表わされるため、ＣＳＤ乗算器
を“Ｌ”ほどのシフタと“Ｌ−１”ほどの加算器／減算
器を用いて容易に具現することができる。したがって、
フィルター内の各乗算器を構成するために求められる加
算器／減算器の数はＬ−１になるように制限しうる。そ
の結果、ディジタルフィルターのハードウェアの容量を
減らすことができる。
ルター係数（以下、ＣＳＤ係数という）を用いるフィル
ターでＬを制限して乗算に必要な加算／減算の回数を低
減することができる。すなわち、ＣＳＤ係数を用いるフ
ィルターではＣＳＤ係数が固定された個数のデジットで
“−１”または“１”で表わされるため、ＣＳＤ乗算器
を“Ｌ”ほどのシフタと“Ｌ−１”ほどの加算器／減算
器を用いて容易に具現することができる。したがって、
フィルター内の各乗算器を構成するために求められる加
算器／減算器の数はＬ−１になるように制限しうる。そ
の結果、ディジタルフィルターのハードウェアの容量を
減らすことができる。
【００１８】図１はノンゼロデジット２と３で６−と８
−デジットコードのためのＣＳＤ係数の分布を示し、◇
（６−デジット）はＬ＝２及びＭ＝６の場合を示し、＋
（６−デジット）はＬ＝３とＭ＝６の場合を示し、□
（８−デジット）はＬ＝２とＭ＝８の場合を示し、Ｘ
（８−デジット）はＬ＝３とＭ＝８の場合を示す。ＣＳ
Ｄ係数の分布は図１からわかるように極めて不均一であ
り、前記ＣＳＤ係数はＣＳＤ係数が小さい値を有する領
域に集中されている。ＭとＬが小さいほど、ＣＳＤ係数
の分布は不均一になる。しかしながら、ＭとＬが大きい
ほど、フィルターの計算量は増えるので、ＭとＬは小さ
くしながら、効率よくＣＳＤ係数への変換が求められ
た。
−デジットコードのためのＣＳＤ係数の分布を示し、◇
（６−デジット）はＬ＝２及びＭ＝６の場合を示し、＋
（６−デジット）はＬ＝３とＭ＝６の場合を示し、□
（８−デジット）はＬ＝２とＭ＝８の場合を示し、Ｘ
（８−デジット）はＬ＝３とＭ＝８の場合を示す。ＣＳ
Ｄ係数の分布は図１からわかるように極めて不均一であ
り、前記ＣＳＤ係数はＣＳＤ係数が小さい値を有する領
域に集中されている。ＭとＬが小さいほど、ＣＳＤ係数
の分布は不均一になる。しかしながら、ＭとＬが大きい
ほど、フィルターの計算量は増えるので、ＭとＬは小さ
くしながら、効率よくＣＳＤ係数への変換が求められ
た。
【００１９】この特性を有するＣＳＤフィルターにおい
ては実際に計算された実数型の実際フィルター係数（以
下、実係数という）を直ちにＣＳＤ係数に変換しない。
その代わりに、スケールファクターを実係数に乗算して
実係数の大きさを再調整したのち、ＣＳＤ係数に変換す
る。この処理（スケールファクターが１より小さい場
合）により、ＣＳＤ係数の分布密度が相対滴に低い領域
に存在する相対的に大きい値を有する実係数は、ＣＳＤ
係数の分布密度が相対的に高い領域内に存在する相対的
に小さい値を有するＣＳＤ係数に変換される。
ては実際に計算された実数型の実際フィルター係数（以
下、実係数という）を直ちにＣＳＤ係数に変換しない。
その代わりに、スケールファクターを実係数に乗算して
実係数の大きさを再調整したのち、ＣＳＤ係数に変換す
る。この処理（スケールファクターが１より小さい場
合）により、ＣＳＤ係数の分布密度が相対滴に低い領域
に存在する相対的に大きい値を有する実係数は、ＣＳＤ
係数の分布密度が相対的に高い領域内に存在する相対的
に小さい値を有するＣＳＤ係数に変換される。
【００２０】スケールファクターの使用の基本前提条件
は、変換係数と実係数に一定の利得を付加することであ
り、前記二つの係数は正規化された同一な周波数特性を
有する。即ち、スケールファクターを用いて実係数をＣ
ＳＤ係数に変換することは、フィルターの利得がフィル
ターの周波数特性に影響を与えないから可能である。し
かしながら、実係数をスケールファクターを用いてＣＳ
Ｄ係数に変換すると、フィルターの利得は増加したり、
減少したりする。このような利得の変動はスケールファ
クターの逆数である逆スケールファクターをＣＳＤ係数
に乗算することにより低減しうる。実係数をＣＳＤ係数
に変換するとき、発生する量子化エラー（以下、変換エ
ラーという）はスケールファクターの処理と逆スケール
ファクターの処理により低減することができる。
は、変換係数と実係数に一定の利得を付加することであ
り、前記二つの係数は正規化された同一な周波数特性を
有する。即ち、スケールファクターを用いて実係数をＣ
ＳＤ係数に変換することは、フィルターの利得がフィル
ターの周波数特性に影響を与えないから可能である。し
かしながら、実係数をスケールファクターを用いてＣＳ
Ｄ係数に変換すると、フィルターの利得は増加したり、
減少したりする。このような利得の変動はスケールファ
クターの逆数である逆スケールファクターをＣＳＤ係数
に乗算することにより低減しうる。実係数をＣＳＤ係数
に変換するとき、発生する量子化エラー（以下、変換エ
ラーという）はスケールファクターの処理と逆スケール
ファクターの処理により低減することができる。
【００２１】図２及び図３を参照して従来のＣＳＤフィ
ルターのスケールファクター応用方法及び回路を説明す
る。一般に入力信号（ｘ）に対するＮ−タップフィルタ
ーの出力ｙは、下記の式２で表わされる。
ルターのスケールファクター応用方法及び回路を説明す
る。一般に入力信号（ｘ）に対するＮ−タップフィルタ
ーの出力ｙは、下記の式２で表わされる。
【００２２】
【数２】
【００２３】従来のスケールファクターは、下記の式
（３）及び式（４）に示したように、最適の実係数ｈ
（ｎ）に利得Ａを乗算して最も近似したＣＳＤコードｈ
（ｎ）に変換された値と実係数ｈ（ｎ）とのエラーＥ
（Ａ）を最小とする。
（３）及び式（４）に示したように、最適の実係数ｈ
（ｎ）に利得Ａを乗算して最も近似したＣＳＤコードｈ
（ｎ）に変換された値と実係数ｈ（ｎ）とのエラーＥ
（Ａ）を最小とする。
【００２４】
【数３】
【００２５】
【数４】
【００２６】ここで、〔Ａ・ｈ（ｎ）〕は実係数ｈ
（ｎ）を与えられたＣＳＤコードのうち最も近似値に単
純量子化するＣＳＤ変換をいう。上述したように、スケ
ールファクターの使用によるフィルターの利得付加は周
波数特性に影響を及ぼさないという提条件下に、一定の
利得を加えてＣＳＤコードの不均一な特性による変換エ
ラーを低減するので、スケールファクターの使用がＣＳ
Ｄの応用では一般化された。
（ｎ）を与えられたＣＳＤコードのうち最も近似値に単
純量子化するＣＳＤ変換をいう。上述したように、スケ
ールファクターの使用によるフィルターの利得付加は周
波数特性に影響を及ぼさないという提条件下に、一定の
利得を加えてＣＳＤコードの不均一な特性による変換エ
ラーを低減するので、スケールファクターの使用がＣＳ
Ｄの応用では一般化された。
【００２７】前記式（３）及び式（４）から求められた
スケールファクターによる従来のフィルターの信号処理
方法に対する概念図は図２に示したとおりである。図２
において、ＣＳＤ係数発生器１１０の動作は計算による
ものであり、ＣＳＤフィルターの係数が固定型であれ
ば、充分な計算能力を有するマイクロプロセッサや制御
器などにより計算が可能である。そして、ＣＳＤフィル
ター１２０はＣＳＤ乗算器、加算器などのハードウェア
で構成されることができる。
スケールファクターによる従来のフィルターの信号処理
方法に対する概念図は図２に示したとおりである。図２
において、ＣＳＤ係数発生器１１０の動作は計算による
ものであり、ＣＳＤフィルターの係数が固定型であれ
ば、充分な計算能力を有するマイクロプロセッサや制御
器などにより計算が可能である。そして、ＣＳＤフィル
ター１２０はＣＳＤ乗算器、加算器などのハードウェア
で構成されることができる。
【００２８】図２に示した信号処理方法は下記のステッ
プ１〜ステップ６で説明する。 ステップ１：該当フィルター（例えば、高域通過フィル
ター、低域通過フィルター）機能によるフィルターデザ
インアルゴリズム（ツールという）により最適のＮ個の
実係数（ｃｏｅｆ ０，ｃｏｅｆ （Ｎ−１））を求め
る。 ステップ２：所定のＬに対して前記式３及び式４を用い
て一つのスケールファクターを求め、求められたスケー
ルファクターによりＮ個の実係数を最も近似したＣＳＤ
係数（一次ＣＳＤ係数）に変換する。
プ１〜ステップ６で説明する。 ステップ１：該当フィルター（例えば、高域通過フィル
ター、低域通過フィルター）機能によるフィルターデザ
インアルゴリズム（ツールという）により最適のＮ個の
実係数（ｃｏｅｆ ０，ｃｏｅｆ （Ｎ−１））を求め
る。 ステップ２：所定のＬに対して前記式３及び式４を用い
て一つのスケールファクターを求め、求められたスケー
ルファクターによりＮ個の実係数を最も近似したＣＳＤ
係数（一次ＣＳＤ係数）に変換する。
【００２９】ステップ３：リップル量に基づく周波数領
域上における最適化アルゴリズムを用いる。 ステップ４：変換された一次ＣＳＤ係数を最適化アルゴ
リズムにより最適化したＣＳＤ係数（二次ＣＳＤ係数）
（ＣＳＤ ｃｏｅｆ ０−ＣＳＤ ｃｏｅｆ （Ｎ−
１））を生成する。
域上における最適化アルゴリズムを用いる。 ステップ４：変換された一次ＣＳＤ係数を最適化アルゴ
リズムにより最適化したＣＳＤ係数（二次ＣＳＤ係数）
（ＣＳＤ ｃｏｅｆ ０−ＣＳＤ ｃｏｅｆ （Ｎ−
１））を生成する。
【００３０】ステップ５：最適のＣＳＤ係数と入力デー
タをＣＳＤ乗算器を用いて乗算（以下、ＣＳＤ乗算とい
う）する。 ステップ６：ステップ５の乗算結果と求められたスケー
ルファクターの逆数である一つの逆スケールファクター
を演算して最終フィルター出力を出力する。図２に示し
た方法に用いる最適化アルゴリズムは周波数特性のリッ
プルを変数として用いるが、これは多くの計算量と計算
時間を必要とする。
タをＣＳＤ乗算器を用いて乗算（以下、ＣＳＤ乗算とい
う）する。 ステップ６：ステップ５の乗算結果と求められたスケー
ルファクターの逆数である一つの逆スケールファクター
を演算して最終フィルター出力を出力する。図２に示し
た方法に用いる最適化アルゴリズムは周波数特性のリッ
プルを変数として用いるが、これは多くの計算量と計算
時間を必要とする。
【００３１】かつ、上述した方法は、周波数領域上にお
ける最適化方法を用いない場合（適応型フィルター、複
合位相フィルター）やリップル量に基づいて変換特性を
知らない場合（ゴースト除去フィルター、ゴースト除去
用の等化フィルター）には使用しにくい。図３は図２に
示した方法による４−タップＣＳＤフィルターの回路図
である。図３における４−タップＣＳＤフィルター回路
は、入力データを遅延して直列に連結された三つの単位
遅延器１２１〜１２３と、第１ＣＳＤ係数と入力データ
を乗算する第１ＣＳＤ乗算器１２４と、第１単位遅延器
１２１の出力と第２ＣＳＤ係数を乗算する第２ＣＳＤ乗
算器１２５と、第２単位遅延器１２２の出力と第３ＣＳ
Ｄ係数を乗算する第３ＣＳＤ乗算器１２６と、第３単位
遅延器１２３の出力と第４ＣＳＤ係数を乗算する第４Ｃ
ＳＤ乗算器１２７と、第１及び第２ＣＳＤ乗算器１２
４，１２５の出力を加算する第１加算器１２８と、第３
及び第４ＣＳＤ乗算器１２６，１２７の出力を加算する
第２加算器１２９と、第１及び第２加算器１２８，１２
９の出力を加算する第３加算器１３０と、第３加算器１
３０の出力を一つの逆スケールファクターにより演算す
る演算器１３１とからなる。
ける最適化方法を用いない場合（適応型フィルター、複
合位相フィルター）やリップル量に基づいて変換特性を
知らない場合（ゴースト除去フィルター、ゴースト除去
用の等化フィルター）には使用しにくい。図３は図２に
示した方法による４−タップＣＳＤフィルターの回路図
である。図３における４−タップＣＳＤフィルター回路
は、入力データを遅延して直列に連結された三つの単位
遅延器１２１〜１２３と、第１ＣＳＤ係数と入力データ
を乗算する第１ＣＳＤ乗算器１２４と、第１単位遅延器
１２１の出力と第２ＣＳＤ係数を乗算する第２ＣＳＤ乗
算器１２５と、第２単位遅延器１２２の出力と第３ＣＳ
Ｄ係数を乗算する第３ＣＳＤ乗算器１２６と、第３単位
遅延器１２３の出力と第４ＣＳＤ係数を乗算する第４Ｃ
ＳＤ乗算器１２７と、第１及び第２ＣＳＤ乗算器１２
４，１２５の出力を加算する第１加算器１２８と、第３
及び第４ＣＳＤ乗算器１２６，１２７の出力を加算する
第２加算器１２９と、第１及び第２加算器１２８，１２
９の出力を加算する第３加算器１３０と、第３加算器１
３０の出力を一つの逆スケールファクターにより演算す
る演算器１３１とからなる。
【００３２】この際、ＣＳＤ係数発生器１１０から出力
される第１〜第４ＣＳＤ係数は、図２で説明したよう
に、第１〜第４実係数に対して一つのスケールファクタ
ーにより最も近似したＣＳＤ係数に変換させ、変換され
た一次ＣＳＤ係数を周波数領域で最適化変換を行うこと
により得られた二次ＣＳＤ係数である。そして、逆スケ
ールファクターはスケールファクターの逆数値を有す
る。
される第１〜第４ＣＳＤ係数は、図２で説明したよう
に、第１〜第４実係数に対して一つのスケールファクタ
ーにより最も近似したＣＳＤ係数に変換させ、変換され
た一次ＣＳＤ係数を周波数領域で最適化変換を行うこと
により得られた二次ＣＳＤ係数である。そして、逆スケ
ールファクターはスケールファクターの逆数値を有す
る。
【００３３】図３に示した従来の方法により具現された
４−タップＣＳＤフィルター回路は、ＣＳＤ係数発生器
１１０で実係数からＣＳＤ係数に変換するに長時間が所
要され、スケールファクターの選定による初期変換エラ
ーにより変換性能も良くないという問題がある。したが
って、発明者は従来のＣＳＤフィルターの変換方法の問
題点を克服するために、ＣＳＤ係数の特性により多数の
スケールファクター及び多数の逆スケールファクターを
用いて固定されたノンゼロデジットに対して時間領域上
の変換だけでも充分な変換効果を有する方法を提案して
いる。この提案された方法は多数のスケールファクター
によりＣＳＤ係数の不均一な特性による変換エラーを効
率よく除去または分散させてＣＳＤ係数による信号処理
を有用にしている。そして、従来のＣＳＤフィルターで
はスケールファクター処理を周波数領域上における変換
最適化のためのプリフィルターとして用いるが、本発明
ではスケールファクターの応用それ自体を変換最適化の
方法に用いる。したかって、変換最適化段階が不要にな
り、計算時間を縮むことができる。
４−タップＣＳＤフィルター回路は、ＣＳＤ係数発生器
１１０で実係数からＣＳＤ係数に変換するに長時間が所
要され、スケールファクターの選定による初期変換エラ
ーにより変換性能も良くないという問題がある。したが
って、発明者は従来のＣＳＤフィルターの変換方法の問
題点を克服するために、ＣＳＤ係数の特性により多数の
スケールファクター及び多数の逆スケールファクターを
用いて固定されたノンゼロデジットに対して時間領域上
の変換だけでも充分な変換効果を有する方法を提案して
いる。この提案された方法は多数のスケールファクター
によりＣＳＤ係数の不均一な特性による変換エラーを効
率よく除去または分散させてＣＳＤ係数による信号処理
を有用にしている。そして、従来のＣＳＤフィルターで
はスケールファクター処理を周波数領域上における変換
最適化のためのプリフィルターとして用いるが、本発明
ではスケールファクターの応用それ自体を変換最適化の
方法に用いる。したかって、変換最適化段階が不要にな
り、計算時間を縮むことができる。
【００３４】次に、本発明により時間領域上におけるス
ケールファクター制御により実係数をＣＳＤ係数に変換
する方法について説明する。ＣＳＤ係数への変換は求め
られる特性により設計されたフィルターの実係数に近接
することを必要とする。このため、式（３）及び式
（４）は次の式（５）、式（６）のように各フィルター
係数（実係数）ごとにスケールファクターを有する形態
に変形する。理論的には各フィルター係数にスケールフ
ァクターと逆スケールファクターを加えると、Ｌ＝１の
場合でも完全に
ケールファクター制御により実係数をＣＳＤ係数に変換
する方法について説明する。ＣＳＤ係数への変換は求め
られる特性により設計されたフィルターの実係数に近接
することを必要とする。このため、式（３）及び式
（４）は次の式（５）、式（６）のように各フィルター
係数（実係数）ごとにスケールファクターを有する形態
に変形する。理論的には各フィルター係数にスケールフ
ァクターと逆スケールファクターを加えると、Ｌ＝１の
場合でも完全に
【００３５】
【外１】
【００３６】になり得る。したがって、本発明では各フ
ィルター係数に１以上のスケールファクター／逆スケー
ルファクターを加えることにより、すなわち、スケール
ファクターの解像度を高めることにより、Ｌを増加する
ことなく変換性能を工場させるＣＳＤ係数の変換が可能
である。
ィルター係数に１以上のスケールファクター／逆スケー
ルファクターを加えることにより、すなわち、スケール
ファクターの解像度を高めることにより、Ｌを増加する
ことなく変換性能を工場させるＣＳＤ係数の変換が可能
である。
【００３７】
【数５】
【００３８】
【数６】
【００３９】ここで、式（５）により最適化された各実
係数ｈ（ｎ）にスケールファクターを別途に加えてこの
値を変化させながら、前記式（５）により得られた最も
近似したＣＳＤコードと実係数とのエラーＥ（Ａ）の和
を最小とする。スケールファクターの解像度の増加によ
りＥ（Ａ）値が従来の方法に比べてはるかに小さくな
る。この方法によれば、周波数領域上における最適化を
不要とするため、計算量や計算時間が顕著に減る。
係数ｈ（ｎ）にスケールファクターを別途に加えてこの
値を変化させながら、前記式（５）により得られた最も
近似したＣＳＤコードと実係数とのエラーＥ（Ａ）の和
を最小とする。スケールファクターの解像度の増加によ
りＥ（Ａ）値が従来の方法に比べてはるかに小さくな
る。この方法によれば、周波数領域上における最適化を
不要とするため、計算量や計算時間が顕著に減る。
【００４０】式（５）及び式（６）のＡo ＝
Ａ1 ，．．，＝ＡN-2 ＝ＡN-1 ＝Ａであれば、式（５）
及び式（６）は式（３）及び式（４）と同じ結果を得
る。この式を再び各係数に対するエラーを最小化する
と、次のようになる。
Ａ1 ，．．，＝ＡN-2 ＝ＡN-1 ＝Ａであれば、式（５）
及び式（６）は式（３）及び式（４）と同じ結果を得
る。この式を再び各係数に対するエラーを最小化する
と、次のようになる。
【００４１】
【数７】
【００４２】ここで、ｎ＝０，１，２，．．，Ｎ−１で
ある。変形式（７）から各係数にＥ（Ａk ）が最小とな
るスケールファクターを求めることにより、ＣＳＤ実係
数への完全な変換が可能である。即ち、
ある。変形式（７）から各係数にＥ（Ａk ）が最小とな
るスケールファクターを求めることにより、ＣＳＤ実係
数への完全な変換が可能である。即ち、
【００４３】
【数８】
【００４４】となる。実際の構成においては、スケール
ファクターと逆スケールファクターが実数でなく、二次
またはＣＳＤ形態の場合が多い。それにもかかわらず、
式（８）から近似値が得られる。従来の方法において
は、すべての係数のスケールファクターが同じ値を有す
る。即ち、ＳＦ １＝ＳＦ ２＝，．．，＝ＳＦ ｎ＝
ＳＦ（＝Ａ）である。
ファクターと逆スケールファクターが実数でなく、二次
またはＣＳＤ形態の場合が多い。それにもかかわらず、
式（８）から近似値が得られる。従来の方法において
は、すべての係数のスケールファクターが同じ値を有す
る。即ち、ＳＦ １＝ＳＦ ２＝，．．，＝ＳＦ ｎ＝
ＳＦ（＝Ａ）である。
【００４５】本発明のＣＳＤフィルターの信号処理方法
を概念的に示すと、図４のとおりである。図４におい
て、ＣＳＤ係数発生器２１０の動作は計算によることで
あり、充分な計算能力を有するマイクロプロセッサや制
御器などにより計算が可能である。そして、ＣＳＤフィ
ルター２２０はＣＳＤ乗算器、加算器などのハードウェ
アで構成されることができる。
を概念的に示すと、図４のとおりである。図４におい
て、ＣＳＤ係数発生器２１０の動作は計算によることで
あり、充分な計算能力を有するマイクロプロセッサや制
御器などにより計算が可能である。そして、ＣＳＤフィ
ルター２２０はＣＳＤ乗算器、加算器などのハードウェ
アで構成されることができる。
【００４６】図４に示した信号処理方法は次のステップ
１１〜ステップ１５で説明する。 ステップ１１：該当フィルター機能によるフィルターデ
ザインツールにより最適のＮ個の実係数（ｃｏｅｆ ０
−ｃｏｅｆ （Ｎ−１））を求める。 ステップ１２：所定のノンゼロデジット数（Ｌ）に対し
て前記式（６）及び式（７）により各実係数に対応する
スケールファクター（ＳＦ ０−ＳＦ （Ｎ−１））を
算出する。
１１〜ステップ１５で説明する。 ステップ１１：該当フィルター機能によるフィルターデ
ザインツールにより最適のＮ個の実係数（ｃｏｅｆ ０
−ｃｏｅｆ （Ｎ−１））を求める。 ステップ１２：所定のノンゼロデジット数（Ｌ）に対し
て前記式（６）及び式（７）により各実係数に対応する
スケールファクター（ＳＦ ０−ＳＦ （Ｎ−１））を
算出する。
【００４７】ステップ１３：前記前述された各スケール
ファクターを用いて前記実係数を最も近似したＣＳＤコ
ードに変換すると、最適のＣＳＤ係数（ＣＳＤ ｃｏｅ
ｆ ０−ＣＳＤ ｃｏｅｆ （Ｎ−１））となる。 ステップ１４：前記変換された最適のＣＳＤ係数と入力
データを乗算する。 ステップ１５：ステップ１４の乗算結果とステップ１２
で求められ各スケールファクターと逆数関係にあるＮ個
の逆スケールファクター（ＲＳＦ ０−ＲＳＦ （Ｎ−
１））を演算して最終フィルター出力を出力する。
ファクターを用いて前記実係数を最も近似したＣＳＤコ
ードに変換すると、最適のＣＳＤ係数（ＣＳＤ ｃｏｅ
ｆ ０−ＣＳＤ ｃｏｅｆ （Ｎ−１））となる。 ステップ１４：前記変換された最適のＣＳＤ係数と入力
データを乗算する。 ステップ１５：ステップ１４の乗算結果とステップ１２
で求められ各スケールファクターと逆数関係にあるＮ個
の逆スケールファクター（ＲＳＦ ０−ＲＳＦ （Ｎ−
１））を演算して最終フィルター出力を出力する。
【００４８】したがって、図４に示した方法でＣＳＤ係
数を求めると、図２に示した従来の方法のように周波数
領域上における最適化を不要とするので、計算量や計算
時間が顕著に減る。本発明は文献〔２〕などで用いられ
るローカル探索アルゴリズムにより求められたスケール
ファクターによる初期変換エラーを低減することがで
き、計算速度及び変換性能の改善により本発明は固定型
フィルター係数を用いる固定型フィルターのみならず、
複合位相フィルター、可変型フィルター係数を用いる適
応型フィルターにも適用することができる。
数を求めると、図２に示した従来の方法のように周波数
領域上における最適化を不要とするので、計算量や計算
時間が顕著に減る。本発明は文献〔２〕などで用いられ
るローカル探索アルゴリズムにより求められたスケール
ファクターによる初期変換エラーを低減することがで
き、計算速度及び変換性能の改善により本発明は固定型
フィルター係数を用いる固定型フィルターのみならず、
複合位相フィルター、可変型フィルター係数を用いる適
応型フィルターにも適用することができる。
【００４９】図５は図４に示した方法により具現された
４−タップＣＳＤフィルターの回路図である。図５にお
いて、４−タップＣＳＤフィルターは、入力データを遅
延して直列に連結された三つの単位遅延器２２１〜２２
３と、第１ＣＳＤ係数と入力データを乗算する第１ＣＳ
Ｄ乗算器２２４と、第１単位遅延器２２１の出力と第２
ＣＳＤ係数を乗算する第２ＣＳＤ乗算器２２５と、第２
単位遅延器２２２の出力と第３ＣＳＤ係数を乗算する第
３ＣＳＤ乗算器２２６と、第３単位遅延器２２３の出力
と第４ＣＳＤ係数を乗算する第４ＣＳＤ乗算器２２７
と、第１乃至第４ＣＳＤ乗算器２２４〜２２７の各出力
を第１乃至第４逆スケールファクターと演算する第１乃
至第４演算器２２８〜２３１と、第１乃至第４演算器２
２８〜２３１の出力を加算して最終フィルター出力を出
力する加算器２３２とからなる。
４−タップＣＳＤフィルターの回路図である。図５にお
いて、４−タップＣＳＤフィルターは、入力データを遅
延して直列に連結された三つの単位遅延器２２１〜２２
３と、第１ＣＳＤ係数と入力データを乗算する第１ＣＳ
Ｄ乗算器２２４と、第１単位遅延器２２１の出力と第２
ＣＳＤ係数を乗算する第２ＣＳＤ乗算器２２５と、第２
単位遅延器２２２の出力と第３ＣＳＤ係数を乗算する第
３ＣＳＤ乗算器２２６と、第３単位遅延器２２３の出力
と第４ＣＳＤ係数を乗算する第４ＣＳＤ乗算器２２７
と、第１乃至第４ＣＳＤ乗算器２２４〜２２７の各出力
を第１乃至第４逆スケールファクターと演算する第１乃
至第４演算器２２８〜２３１と、第１乃至第４演算器２
２８〜２３１の出力を加算して最終フィルター出力を出
力する加算器２３２とからなる。
【００５０】この際、ＣＳＤ係数発生器２１０から出力
される第１乃至第４ＣＳＤ係数は、図４で説明したよう
にフィルター特性により求められた第１乃至第４実係数
に対して式（６）及び式（７）により算出された第１乃
至第４スケールファクターにより変換されたＣＳＤ係数
である。前記ＣＳＤ係数発生器２１０はフィルター特性
により実係数を求め、求められた実係数に利得を乗算し
てＣＳＤコードのうち最も近似したＣＳＤコードに変換
した係数と前記実係数とのエラーが最小となる各実係数
にスケールファクターを算出するマイクロプロセッサ
と、前記算出されたスケールファクターが２-SF で表現
されれば、前記ＣＳＤコードに変換した係数をシフティ
ングして最適のＣＳＤ係数を発生するシフタとから構成
されることができる。
される第１乃至第４ＣＳＤ係数は、図４で説明したよう
にフィルター特性により求められた第１乃至第４実係数
に対して式（６）及び式（７）により算出された第１乃
至第４スケールファクターにより変換されたＣＳＤ係数
である。前記ＣＳＤ係数発生器２１０はフィルター特性
により実係数を求め、求められた実係数に利得を乗算し
てＣＳＤコードのうち最も近似したＣＳＤコードに変換
した係数と前記実係数とのエラーが最小となる各実係数
にスケールファクターを算出するマイクロプロセッサ
と、前記算出されたスケールファクターが２-SF で表現
されれば、前記ＣＳＤコードに変換した係数をシフティ
ングして最適のＣＳＤ係数を発生するシフタとから構成
されることができる。
【００５１】かつ、演算器２２８〜２３１は乗算器２２
４〜２２７の出力を逆スケールファクターによりシフテ
ィングするシフタまたは乗算器２２４〜２２７の出力を
逆スケールファクターと乗算するＣＳＤ乗算器で構成さ
れる。ここで、スケールファクターの演算をシフタで構
成する場合には逆スケールファクターの演算もシフタで
構成されるので、追加的なハードウェアの負担が全然な
い。この際、スケールファクターと逆スケールファクタ
ーは２-SF で表現される。
４〜２２７の出力を逆スケールファクターによりシフテ
ィングするシフタまたは乗算器２２４〜２２７の出力を
逆スケールファクターと乗算するＣＳＤ乗算器で構成さ
れる。ここで、スケールファクターの演算をシフタで構
成する場合には逆スケールファクターの演算もシフタで
構成されるので、追加的なハードウェアの負担が全然な
い。この際、スケールファクターと逆スケールファクタ
ーは２-SF で表現される。
【００５２】ＣＳＤ乗算器は図６に示したようにＬほど
のシフタとＬ−１ほどの加算器／減算器を用いて具現す
ることができ、図６はＬ＝２の場合で第１乗算器２２４
を例として説明する。図６において、ＣＳＤ乗算器２２
４は、入力データを受けてＣＳＤ係数の値に応じて桁移
動させ、その結果を出力する二つのシフトマトリックス
224.1, 224.2 と、二つのシフトマトリックス 224.1,
224.2 の出力データをＣＳＤ係数発生器２２０から発生
するＣＳＤ係数のうち“１”に応じて２の補数に変換す
る二つの２の補数変換器 224.3, 224.4 と、二つの２の
補数変換器 224.3, 224.4 の出力を加算する加算器 22
4.5とからなる。ここで、高速モードだけで動作する加
算器 224.5の出力端に接続されるレジスタ 224.6がさら
に備えられてもよい。かつ、ＣＳＤフィルターが適応型
であれば、シフトマトリックスがバレルシフタに取り替
えられてもよく、固定型であれば、シフタに取り替えら
れてもよい。そして、２の補数変換器はインバータと機
能器とから構成されるが、加算の場合は加算器 224.5と
タップ間の加算器のキャリ入力とを用いることができ
る。
のシフタとＬ−１ほどの加算器／減算器を用いて具現す
ることができ、図６はＬ＝２の場合で第１乗算器２２４
を例として説明する。図６において、ＣＳＤ乗算器２２
４は、入力データを受けてＣＳＤ係数の値に応じて桁移
動させ、その結果を出力する二つのシフトマトリックス
224.1, 224.2 と、二つのシフトマトリックス 224.1,
224.2 の出力データをＣＳＤ係数発生器２２０から発生
するＣＳＤ係数のうち“１”に応じて２の補数に変換す
る二つの２の補数変換器 224.3, 224.4 と、二つの２の
補数変換器 224.3, 224.4 の出力を加算する加算器 22
4.5とからなる。ここで、高速モードだけで動作する加
算器 224.5の出力端に接続されるレジスタ 224.6がさら
に備えられてもよい。かつ、ＣＳＤフィルターが適応型
であれば、シフトマトリックスがバレルシフタに取り替
えられてもよく、固定型であれば、シフタに取り替えら
れてもよい。そして、２の補数変換器はインバータと機
能器とから構成されるが、加算の場合は加算器 224.5と
タップ間の加算器のキャリ入力とを用いることができ
る。
【００５３】図６に示した動作を説明すると、シフタマ
トリックス 224.1, 224.2 は貯蔵ししていたデータをＣ
ＳＤ係数発生器２１０から発生されるＣＳＤ係数値に応
じて桁移動させ、２の補数変換器 224.3, 224.4 ではＣ
ＳＤ係数のうちデジット“１”であれば、シフトマトリ
ックス 224.1, 224.2 の出力を２の補数に変換し、ＣＳ
Ｄ係数のうちデジット“０”とデジット“１”に対して
は２の補数変換器 224.3, 224.4 は動作しない。加算器
224.5では２の補数変換器 224.3, 224.4 の出力を加算
する。
トリックス 224.1, 224.2 は貯蔵ししていたデータをＣ
ＳＤ係数発生器２１０から発生されるＣＳＤ係数値に応
じて桁移動させ、２の補数変換器 224.3, 224.4 ではＣ
ＳＤ係数のうちデジット“１”であれば、シフトマトリ
ックス 224.1, 224.2 の出力を２の補数に変換し、ＣＳ
Ｄ係数のうちデジット“０”とデジット“１”に対して
は２の補数変換器 224.3, 224.4 は動作しない。加算器
224.5では２の補数変換器 224.3, 224.4 の出力を加算
する。
【００５４】以上のように図４乃至図６で説明したよう
に、実係数ごとにエラーが最小となるスケールファクタ
ーと逆スケールファクターを加えると、計算速度と変換
性能は優秀であるが、ハードウェア量が増える。したが
って、実際の応用ではハードウェア量を考慮してスケー
ルファクターの解像度を制限すべきである。したがっ
て、各フィルター係数のスケールファクターの類似性に
応じてグループ化する必要がある。一方、スケールファ
クター／逆スケールファクターの演算をシフタだけで構
成する場合は、ハードウェア量が増えない。
に、実係数ごとにエラーが最小となるスケールファクタ
ーと逆スケールファクターを加えると、計算速度と変換
性能は優秀であるが、ハードウェア量が増える。したが
って、実際の応用ではハードウェア量を考慮してスケー
ルファクターの解像度を制限すべきである。したがっ
て、各フィルター係数のスケールファクターの類似性に
応じてグループ化する必要がある。一方、スケールファ
クター／逆スケールファクターの演算をシフタだけで構
成する場合は、ハードウェア量が増えない。
【００５５】本発明ではフィルター領域に応じてスケー
ルファクターを分割してグループ化したり、類似したス
ケールファクターをグループ化してスケールファクター
の解像度を制限することができる。すなわち、前者の場
合は、求められた所定桁の実係数どうしには同一なスケ
ールファクターを加えるようにして、変換エラーを最小
化する方法でスケールファクターを制御しうるが、この
形態は特に複合位相フィルターの応用などに有用であ
る。後者の場合は、類似したスケールファクターをグル
ープとする多数の組合せのうちＥ（Ａ）が最小となる組
合せを選択するようになる。
ルファクターを分割してグループ化したり、類似したス
ケールファクターをグループ化してスケールファクター
の解像度を制限することができる。すなわち、前者の場
合は、求められた所定桁の実係数どうしには同一なスケ
ールファクターを加えるようにして、変換エラーを最小
化する方法でスケールファクターを制御しうるが、この
形態は特に複合位相フィルターの応用などに有用であ
る。後者の場合は、類似したスケールファクターをグル
ープとする多数の組合せのうちＥ（Ａ）が最小となる組
合せを選択するようになる。
【００５６】図７には本発明の他の実施例であってスケ
ールファクターの数が２に制限された場合のフィルター
の信号処理方法の概念図を示す。図７において、ＣＳＤ
係数発生器３１０の動作は計算によるものであり、充分
な計算能力を有するマイクロプロセッサやコントローラ
などにより計算が可能である。そして、ＣＳＤフィルタ
ー３２０はＣＳＤ乗算器、加算器などのハードウェアで
構成されることができる。
ールファクターの数が２に制限された場合のフィルター
の信号処理方法の概念図を示す。図７において、ＣＳＤ
係数発生器３１０の動作は計算によるものであり、充分
な計算能力を有するマイクロプロセッサやコントローラ
などにより計算が可能である。そして、ＣＳＤフィルタ
ー３２０はＣＳＤ乗算器、加算器などのハードウェアで
構成されることができる。
【００５７】図７に示した信号処理方法を下記のステッ
プ２１〜ステップ２５で説明する。 ステップ２１：該当フィルター機能によるフィルターデ
ザインツールにより最適のＮ個の実係数（ｃｏｅｆ ０
−ｃｏｅｆ （Ｎ−１））を求める。 ステップ２２：ＣＳＤ係数の特性に応じて所定デジット
の実係数に対して同じスケールファクターを加えたり、
各実係数に対応する類似したスケールファクターをグル
ープ化して所定の数（ここでは、２）のスケールファク
ター（ＳＦ ０，ＳＦ １）を算出する。この際、スケ
ールファクターは前記式（５）及び式（６）を用いて求
める。
プ２１〜ステップ２５で説明する。 ステップ２１：該当フィルター機能によるフィルターデ
ザインツールにより最適のＮ個の実係数（ｃｏｅｆ ０
−ｃｏｅｆ （Ｎ−１））を求める。 ステップ２２：ＣＳＤ係数の特性に応じて所定デジット
の実係数に対して同じスケールファクターを加えたり、
各実係数に対応する類似したスケールファクターをグル
ープ化して所定の数（ここでは、２）のスケールファク
ター（ＳＦ ０，ＳＦ １）を算出する。この際、スケ
ールファクターは前記式（５）及び式（６）を用いて求
める。
【００５８】ステップ２３：前記グループ化から得られ
た二つのスケールファクターを用いて各実係数をＣＳＤ
コードに変換すると、このＣＳＤコードが最適のＣＳＤ
係数（ＣＳＤ ｃｏｅｆ ０−ＣＳＤ ｃｏｅｆ （Ｎ
−１））である。 ステップ２４：前記最適のＣＳＤ係数と入力データをＣ
ＳＤ乗算する。 ステップ２５：ステップ２４の乗算結果とステップ２２
で求められた二つのスケールファクターは逆数関係にあ
る二つの逆スケールファクター（ＲＳＦ ０，ＲＳＦ
２）を演算して最終のフィルター出力を出力する。
た二つのスケールファクターを用いて各実係数をＣＳＤ
コードに変換すると、このＣＳＤコードが最適のＣＳＤ
係数（ＣＳＤ ｃｏｅｆ ０−ＣＳＤ ｃｏｅｆ （Ｎ
−１））である。 ステップ２４：前記最適のＣＳＤ係数と入力データをＣ
ＳＤ乗算する。 ステップ２５：ステップ２４の乗算結果とステップ２２
で求められた二つのスケールファクターは逆数関係にあ
る二つの逆スケールファクター（ＲＳＦ ０，ＲＳＦ
２）を演算して最終のフィルター出力を出力する。
【００５９】図７に示したようにスケールファクターを
グループ化する形態の構成を応用すると、例えば複合位
相フィルターの各フィルターに別途のスケールファクタ
ーを加えると、全体性能を改善することができる。か
つ、本発明を図２に示したような従来のＣＳＤフィルタ
ーの信号処理方法に適用して、すなわち、複数のスケー
ルファクターにより一次ＣＳＤ係数に変換したのち、周
波数領域上におけるリップルなどに基づく最適化アルゴ
リズムを用いて最適のＣＳＤ係数を発生すると、変換性
能は改善することができる。
グループ化する形態の構成を応用すると、例えば複合位
相フィルターの各フィルターに別途のスケールファクタ
ーを加えると、全体性能を改善することができる。か
つ、本発明を図２に示したような従来のＣＳＤフィルタ
ーの信号処理方法に適用して、すなわち、複数のスケー
ルファクターにより一次ＣＳＤ係数に変換したのち、周
波数領域上におけるリップルなどに基づく最適化アルゴ
リズムを用いて最適のＣＳＤ係数を発生すると、変換性
能は改善することができる。
【００６０】図８は図７に示した方法により具現されて
４−タップのＣＳＤフィルターの回路図である。図８に
おいて、４−タップのＣＳＤフィルターは、入力データ
を遅延して直列に連結された三つの単位遅延器３２１〜
３２３と、第１ＣＳＤ係数と入力データを乗算する第１
ＣＳＤ乗算器３２４と、第１単位遅延器３２１の出力と
第２ＣＳＤ係数を乗算する第２ＣＳＤ乗算器３２５と、
第２単位遅延器３２２の出力と第３ＣＳＤ係数を乗算す
る第３ＣＳＤ乗算器３２６と、第３単位遅延器３２３の
出力と第４ＣＳＤ係数を乗算する第４乗算器３２７と、
第１及び第２ＣＳＤ乗算器３２４，３２５の出力を加算
する第１加算器３２８と、第３及び第４ＣＳＤ乗算器３
２６，３２７の出力を加算する第２加算器３２９と、第
１加算器３２８の出力と第１逆スケールファクターを演
算する第１演算器３３０と、第２加算器３２９の出力と
第２逆スケールファクターを演算する第２演算器３３１
と、第１及び第２演算器３３０，３３１の出力を加算し
て最終のフィルター出力を出力する加算器３３２とから
構成される。
４−タップのＣＳＤフィルターの回路図である。図８に
おいて、４−タップのＣＳＤフィルターは、入力データ
を遅延して直列に連結された三つの単位遅延器３２１〜
３２３と、第１ＣＳＤ係数と入力データを乗算する第１
ＣＳＤ乗算器３２４と、第１単位遅延器３２１の出力と
第２ＣＳＤ係数を乗算する第２ＣＳＤ乗算器３２５と、
第２単位遅延器３２２の出力と第３ＣＳＤ係数を乗算す
る第３ＣＳＤ乗算器３２６と、第３単位遅延器３２３の
出力と第４ＣＳＤ係数を乗算する第４乗算器３２７と、
第１及び第２ＣＳＤ乗算器３２４，３２５の出力を加算
する第１加算器３２８と、第３及び第４ＣＳＤ乗算器３
２６，３２７の出力を加算する第２加算器３２９と、第
１加算器３２８の出力と第１逆スケールファクターを演
算する第１演算器３３０と、第２加算器３２９の出力と
第２逆スケールファクターを演算する第２演算器３３１
と、第１及び第２演算器３３０，３３１の出力を加算し
て最終のフィルター出力を出力する加算器３３２とから
構成される。
【００６１】この際、ＣＳＤ係数発生器３１０から出力
される第１乃至第４ＣＳＤ係数は図７に上述されたよう
にフィルター特性により得られた第１乃至第４実係数に
対してＣＳＤ係数の特性に応じてグループ化された第１
及び第２スケールファクターにより変換された結果であ
る。そして、第１及び第２逆スケールファクターは第１
及び第２スケールファクターとは逆数関係にある。
される第１乃至第４ＣＳＤ係数は図７に上述されたよう
にフィルター特性により得られた第１乃至第４実係数に
対してＣＳＤ係数の特性に応じてグループ化された第１
及び第２スケールファクターにより変換された結果であ
る。そして、第１及び第２逆スケールファクターは第１
及び第２スケールファクターとは逆数関係にある。
【００６２】本発明の理想的な場合である図５は、ＲＳ
Ｆが各係数の演算ごとに存在するのでハードウェア量が
増えることもある。しかしながら、シフタで構成される
場合にはハードウェア量は増えず、係数変換速度は速く
てスケールファクターの解像度による変換性能も優れ
る。その反面、図８はＲＳＦ演算によりハードウェア量
を低減するための構成でスケールファクターの解像度を
所定の数字に制限した場合である。このとき、実際のフ
ィルターにおけるＲＳＦ演算が図５の理想的な場合に比
べて減ることがわかる。
Ｆが各係数の演算ごとに存在するのでハードウェア量が
増えることもある。しかしながら、シフタで構成される
場合にはハードウェア量は増えず、係数変換速度は速く
てスケールファクターの解像度による変換性能も優れ
る。その反面、図８はＲＳＦ演算によりハードウェア量
を低減するための構成でスケールファクターの解像度を
所定の数字に制限した場合である。このとき、実際のフ
ィルターにおけるＲＳＦ演算が図５の理想的な場合に比
べて減ることがわかる。
【００６３】すなわち、本発明おいて性能はスケール解
像度によるハードウェアの複雑性とトレードオフ（trad
e-off)関係にある。かつ、スケールファクターや逆スケ
ールファクターの演算をシフタだけで制限する場合は、
変換性能が多少制限されるが、ハードウェアの増加を防
止することができる。
像度によるハードウェアの複雑性とトレードオフ（trad
e-off)関係にある。かつ、スケールファクターや逆スケ
ールファクターの演算をシフタだけで制限する場合は、
変換性能が多少制限されるが、ハードウェアの増加を防
止することができる。
【００６４】結論的に本発明では従来の変換方法が実係
数全体に一つのスケールファクターを用いることに比べ
て変換性能を改善するために二つ以上のスケールファク
ターを拡大することによりフィルター係数間の差による
変換エラーを低減している。かつ、本発明は文献〔３〕
のビット解像度により変換エラーを減らすことに対して
スケール解像度を増やすことにより変換性能を向上させ
ている。
数全体に一つのスケールファクターを用いることに比べ
て変換性能を改善するために二つ以上のスケールファク
ターを拡大することによりフィルター係数間の差による
変換エラーを低減している。かつ、本発明は文献〔３〕
のビット解像度により変換エラーを減らすことに対して
スケール解像度を増やすことにより変換性能を向上させ
ている。
【００６５】
【発明の効果】上述したように、本発明の方法は実係数
のＣＳＤ係数への変換を時間領域で処理することによ
り、周波数領域で処理するよりも処理速度を改善するこ
とができる。かつ、本発明はノンゼロデジット数が固定
されている状態でビット解像度を高めて各種形態、即
ち、適応型フィルターや複合位相フィルターに適用する
ことができる。
のＣＳＤ係数への変換を時間領域で処理することによ
り、周波数領域で処理するよりも処理速度を改善するこ
とができる。かつ、本発明はノンゼロデジット数が固定
されている状態でビット解像度を高めて各種形態、即
ち、適応型フィルターや複合位相フィルターに適用する
ことができる。
【図１】ＣＳＤ係数の分布を示す図面である。
【図２】従来のＣＳＤフィルターの信号処理方法を説明
するための概念図である。
するための概念図である。
【図３】図２に示した方法により具現されたＣＳＤフィ
ルターの回路図である。
ルターの回路図である。
【図４】本発明の一実施例によるＣＳＤフィルターの信
号処理方法を説明するための概念図である。
号処理方法を説明するための概念図である。
【図５】図４に示した方法により具現されたＣＳＤフィ
ルターの回路図である。
ルターの回路図である。
【図６】図５に示したＣＳＤ乗算器の詳細図である。
【図７】本発明の他の実施例によるＣＳＤフィルターの
信号処理方法を説明するための概念図である。
信号処理方法を説明するための概念図である。
【図８】図７に示した方法により具現されたＣＳＤフィ
ルターの回路図である。
ルターの回路図である。
２１０ ＣＳＤ係数発生器 ２２０ ＣＳＤフィルター ２２１ 第１単位遅延器 ２２２ 第２単位遅延器 ２２３ 第３単位遅延器 ２２４ 第１ＣＳＤ乗算器 ２２４．１，２２４．２ シフトマトリックス ２２４．３，２２４．４ ２の補数変換器 ２２４．５ 加算器 ２２４．６ レジスタ ２２５ 第２ＣＳＤ乗算器 ２２６ 第３ＣＳＤ乗算器 ２２７ 第４ＣＳＤ乗算器 ２２８ 第１演算器 ２２９ 第２演算器 ２３０ 第３演算器 ２３１ 第４演算器 ３１０ ＣＳＤ係数発生器 ３２０ ＣＳＤフィルター ３２１ 第１単位遅延器 ３２２ 第２単位遅延器 ３２３ 第３単位遅延器 ３２４ 第１ＣＳＤ乗算器 ３２５ 第２ＣＳＤ乗算器 ３２６ 第３ＣＳＤ乗算器 ３２７ 第４ＣＳＤ乗算器 ３２８ 第１加算器 ３２９ 第２加算器 ３３０ 第１演算器 ３３１ 第２演算器 ３３２ 加算器
Claims (29)
- 【請求項１】 ＣＳＤ（Canonic Signed Digit）コード
で表現されるフィルター係数により所望のフィルター特
性を有するＣＳＤフィルターの信号処理方法において、 （ａ）前記フィルター特性に最適の実係数を求める段階
と、 （ｂ）前記求められた実係数をＣＳＤコードに変換する
ときの変換エラーが最小になるスケールファクターを前
記各実係数ごとに算出する段階と、 （ｃ）前記スケールファクターを用いて最適のＣＳＤ係
数を生成する段階と、 （ｄ）前記生成されたＣＳＤ係数を用いて入力データを
フィルターリングする段階とを含むことを特徴とするＣ
ＳＤフィルターの信号処理方法。 - 【請求項２】 前記（ｂ）段階では、 前記実係数に所定の利得を乗算して最も近似したＣＳＤ
コードに変換した係数と前記実係数とのエラーの和が最
小になるように各実係数にスケールファクターを算出す
ることを特徴とする請求項１に記載のＣＳＤフィルター
の信号処理方法。 - 【請求項３】 前記（ｃ）段階では、 前記各実係数に算出されたスケールファクターを実係数
に乗算して時間領域上におけるＣＳＤ係数を生成するこ
とを特徴とする請求項１に記載のＣＳＤフィルターの信
号処理方法。 - 【請求項４】 前記（ｃ）段階は、 （ｃ１）前記各実係数に算出されたスケールファクター
を実係数に乗算して一次ＣＳＤ係数に変換する段階と、 （ｃ２）リップル量に基づく周波数領域上における最適
化アルゴリズムを用いて前記一次ＣＳＤ係数から最適の
二次ＣＳＤ係数を生成する段階とを含むことを特徴とす
る請求項１に記載のＣＳＤフィルターの信号処理方法。 - 【請求項５】 ＣＳＤコードで表現されるフィルター係
数により所望のフィルター特性を有するＣＳＤフィルタ
ーの信号処理方法において、 （ａ）前記フィルター特性に最適の実係数を求める段階
と、 （ｂ）前記求められた実係数をＣＳＤコードに変換する
ときの変換エラーが最小になるスケールファクターを前
記各実係数に算出する段階と、 （ｃ）前記各実係数に算出されたスケールファクターを
用いてＣＳＤ係数を生成する段階と、 （ｄ）前記生成されたＣＳＤ係数に入力データを乗算す
る段階と、 （ｅ）前記（ｄ）段階の乗算結果と、前記スケールファ
クターと逆数関係にある逆スケールファクターとを演算
して最終フィルター出力を出力する段階とを含むことを
特徴とするＣＳＤフィルターの信号処理方法。 - 【請求項６】 前記（ｂ）段階は、 前記実係数に所定の利得を乗算して最も近似したＣＳＤ
コードに変換した係数と前記実係数とのエラーの和が最
小になるように各実係数にスケールファクターを算出す
ることを特徴とする請求項５に記載のＣＳＤフィルター
の信号処理方法。 - 【請求項７】 ＣＳＤコードで表現されるフィルター係
数により所望のフィルター特性を有するＣＳＤフィルタ
ーの信号処理方法において、 （ａ）前記フィルター特性に最適の実係数を求める段階
と、 （ｂ）前記実係数をＣＳＤコードに変換するときの変換
エラーが最小になる複数のスケールファクターを算出す
る段階と、 （ｃ）前記スケールファクターを用いて最適のＣＳＤ係
数を生成する段階と、 （ｄ）前記生成されたＣＳＤ係数を用いて入力データを
フィルターリングする段階とを含むことを特徴とするＣ
ＳＤフィルターの信号処理方法。 - 【請求項８】 前記（ｂ）段階は、 （ｂ１）ＣＳＤ係数の特性に応じて所定桁の実係数同士
をグループ化する段階と、 （ｂ２）前記グループ化した各実係数に所定の利得を乗
算して最も近似したＣＳＤコードと前記グループ化した
各実係数とのエラーの和が最小となる各グループにスケ
ールファクターを算出する段階とを含むことを特徴とす
る請求項７に記載のＣＳＤフィルターの信号処理方法。 - 【請求項９】 前記（ｂ）段階は、 （ｂ１′）前記実係数に所定の利得を乗算して最も近似
したＣＳＤコードに変換した係数と前記実係数とのエラ
ーの和が最小となるように前記各実係数にスケールファ
クターを算出する段階と、 （ｂ２′）前記算出されたスケールファクターと類似し
た値を有するスケールファクターをグループ化する段階
とを含むことを特徴とする請求項７に記載のＣＳＤフィ
ルターの信号処理方法。 - 【請求項１０】 前記（ｃ）段階は、 実係数に前記複数のスケールファクターを乗算して時間
領域上におけるＣＳＤ係数を生成することを特徴とする
請求項７に記載のＣＳＤフィルターの信号処理方法。 - 【請求項１１】 前記（ｃ）段階は、 （ｃ１）実係数に前記複数のスケールファクターを乗算
して一次ＣＤＳ係数に変換する段階と、 （ｃ２）リップル量に基づく周波数領域上における最適
化アルゴリズムを用いて前記一次ＣＳＤ係数から最適の
２次ＣＳＤ係数を生成する段階とを含むことを特徴とす
る請求項７に記載のＣＳＤフィルターの信号処理方法。 - 【請求項１２】 ＣＳＤコードで表現されるフィルター
係数により所望のフィルター特性を有するＣＳＤフィル
ターの信号処理方法において、 （ａ）前記フィルター特性に最適の実係数を求める段階
と、 （ｂ）前記実係数をＣＳＤコードに変換するときの変換
エラーが最小になる複数のスケールファクターを算出す
る段階と、 （ｃ）前記算出された複数のスケールファクターを用い
てＣＳＤコードに変換してＣＳＤ係数を生成する段階
と、 （ｄ）前記生成されたＣＳＤ係数に入力データを乗算す
る段階と、 （ｅ）前記（ｄ）段階の乗算結果と、前記複数のスケー
ルファクターと逆数関係にある複数の逆スケールファク
ターとを演算して最終フィルター出力を出力する段階と
を含むことを特徴とするＣＳＤフィルターの信号処理方
法。 - 【請求項１３】 前記（ｂ）段階は、 （ｂ１）ＣＳＤ係数特性に応じて所定桁の実数どうしを
グループ化する段階と、 （ｂ２）前記グループ化した
各実係数に所定の利得を乗算して最も近似したＣＳＤコ
ードに変換した係数と前記グループ化した各実係数との
エラーの和が最小となる各グループにスケールファクタ
ーを算出する段階とを含むことを特徴とする請求項１２
に記載のＣＳＤフィルターの信号処理方法。 - 【請求項１４】 前記（ｂ）段階は、 （ｂ１′）前記実係数に所定の利得を乗算して最も近似
したＣＳＤコードに変換した係数と前記実係数とのエラ
ーの和が最小になるように各実係数にスケールファクタ
ーを算出する段階と、 （ｂ２′）前記（ｂ１′）段階で各実係数に算出された
スケールファクターと類似した値を有するスケールファ
クターをグループ化する段階とを含むことを特徴とする
請求項１２に記載のＣＳＤフィルターの信号処理方法。 - 【請求項１５】 ＣＳＤコードで表現されるフィルター
係数により所望のフィルター特性を有するＮ−タップの
ＣＳＤフィルター回路において、 入力データを遅延して直列に連結されたＮ−１個の単位
遅延器と、 前記フィルター特性により求められた実係数に所定の利
得を乗算してＣＳＤコードのうち、最も近似したＣＳＤ
コードに変換した係数と前記実係数とのエラーが最小と
なる各実数にスケールファクターを算出し、前記算出さ
れたスケールファクターを用いて最適のＣＳＤ係数を発
生するＣＳＤ係数発生器と、 前記Ｎ−１個の単位遅延器の出力に前記ＣＳＤ係数を乗
算するＮ個の乗算器と、 前記Ｎ個のＣＳＤ乗算器の出力と、前記各実係数に算出
された各スケールファクターと逆数関係にある逆スケー
ルファクターとを演算するＮ個の演算器と、 前記Ｎ個の演算器の出力を加算して最終フィルター出力
を出力する加算器とを含むことを特徴とするＣＳＤフィ
ルター回路。 - 【請求項１６】 前記複数の各ＣＳＤ乗算器は、 前記ＣＳＤ係数発生器で発生するＣＳＤ係数の各桁値に
応じて入力されるデータを桁移動させ、ＣＳＤコードの
ノンゼロデジット数（non-zero digit) に当てるシフト
マトリックスと、 前記Ｌ個のシフトマトリックスの出力を２の補数に変換
するＬ個の変換器と、 前記Ｌ個の変換器の出力を加算するＬ−１個の加算器と
からなることを特徴とする請求項１５に記載のＣＳＤフ
ィルター回路。 - 【請求項１７】 前記ＣＳＤフィルターは適応型であ
り、シフトマトリックスはバレルシフタで構成されるこ
とを特徴とする請求項１６に記載のＣＳＤフィルター回
路。 - 【請求項１８】 前記ＣＳＤフィルターは固定型であ
り、シフトマトリックスはシフタで構成されることを特
徴とする請求項１６に記載のＣＳＤフィルター回路。 - 【請求項１９】 前記Ｌ個の各変換器は前記ＣＳＤ係数
“−１”を表すデジットでのみ該当シフトマトリックス
の出力を２の補数に変換するためのインバータ及び加算
器から構成されることを特徴とする請求項１６に記載の
ＣＳＤフィルター回路。 - 【請求項２０】 前記Ｎ個の各演算器は各ＣＳＤ乗算器
の出力を各逆スケールファクタ値に応じてシフティング
させて出力するシフタで構成されることを特徴とする請
求項１５に記載のＣＳＤフィルター回路。 - 【請求項２１】 前記Ｎ個の各演算器は各ＣＳＤ乗算器
の出力に各逆スケールファクタ値を乗算するＣＳＤ乗算
器で構成されることを特徴とする請求項１５に記載のＣ
ＳＤフィルター回路。 - 【請求項２２】 前記ＣＳＤ係数発生器はフィルターの
特性に応じて実係数を求め、求められた実係数に所定の
利得を乗算してＣＳＤコードのうち最も近似したＣＳＤ
コードに変換した係数と前記実係数とのエラーが最小と
なる各実係数にスケールファクトを算出するマイクロプ
ロセッサと、 前記算出したスケールファクタに応じて前記ＣＳＤコー
ドに変換した係数をシフティングして最適のＣＳＤ係数
を発生するシフタとを含むことを特徴とする請求項１５
に記載のＣＳＤフィルター回路。 - 【請求項２３】 ＣＳＤコードで表現されるフィルター
係数により所望のフィルター特性を有するＮタップのＣ
ＳＤフィルター回路において、 入力データを遅延して直列に連結されたＮ−１個の単位
遅延器と、 前記フィルター特性により求められた実係数に所定の利
得を乗算して最も近似したＣＳＤコードに変換した係数
と前記実係数とのエラーが最小となる複数（Ｍ）のスケ
ールファクターを用いてＣＳＤ係数を発生するＣＳＤ係
数発生器と、 前記Ｎ−１個の単位遅延器の出力にＭ個のスケールファ
クターに対応して発生されたＣＳＤ係数を乗算するＮ個
のＣＳＤ乗算器と、 前記Ｎ個のＣＳＤ乗算器の出力のうち同一なスケールフ
ァクターを乗算したＣＳＤ乗算器の出力同士を加算する
Ｍ個の加算器と、 前記Ｍ個の加算器の出力を前記Ｍ個のスケールファクタ
ーとは逆数関係にあるＭ個の逆スケールファクターによ
り演算するＭ個の演算器と、 前記Ｍ個の演算器の出力を加算して最終フィルター出力
を出力する加算器とを含むことを特徴とするＣＳＤフィ
ルター回路。 - 【請求項２４】 前記ＣＳＤ係数発生器は、 ＣＳＤ係数特性に応じて所定桁の実係数どうしをグルー
プ化して前記グループ化した実係数に所定の利得を乗算
して最も近似したＣＳＤコードに変換した係数と前記グ
ループ化した実係数とのエラーの和が最小となるグルー
プにスケールファクターを算出することを特徴とする請
求項２３に記載のＣＳＤフィルター回路。 - 【請求項２５】 前記ＣＳＤ係数発生器は、 前記求められた実係数に所定の利得を乗算して最も近似
したＣＳＤコードに変換した係数と前記実係数とのエラ
ーの和が最小になるように各実係数にスケールファクタ
ーを算出して算出されたスケールファクターと類似した
値を有するスケールファクターどうしをグループ化して
複数のスケールファクターを算出することを特徴とする
請求項２３に記載のＣＳＤフィルター回路。 - 【請求項２６】 前記Ｎ個の各ＣＳＤ乗算器は、 前記ＣＳＤ係数発生器から発生するＣＳＤ係数の各桁値
に応じて入力されるデータを桁移動させ、ＣＳＤコード
のノンゼロデジット数に相当するシフトマトリックス
と、 前記Ｌ個のシフトマトリックスの出力を前記ＣＳＤ係数
に応じて２の補数に変換するＬ個の変換器と、 前記Ｌ個の変換器の出力を加算するＬ−１個の加算器と
からなることを特徴とする請求項２３に記載のＣＳＤフ
ィルター回路。 - 【請求項２７】 前記Ｍ個の各演算器は各Ｍ個の加算器
の出力を複数の各逆スケールファクター値に応じてシフ
ティングさせて出力するシフタで構成されることを特徴
とする請求項２３に記載のＣＳＤフィルター回路。 - 【請求項２８】 前記Ｍ個の各演算器は各Ｍ個の加算器
の出力と複数の各逆スケールファクター値を乗算するＣ
ＳＤ乗算器で構成されることを特徴とする請求項２３に
記載のＣＳＤフィルター回路。 - 【請求項２９】 前記ＣＳＤ係数発生器はフィルター特
性に応じて実係数を求め、求められた実係数に所定の利
得を乗算してＣＳＤコードのうち最も近似したＣＳＤコ
ードに変換した係数と前記実係数とのエラーが最小とな
る各実係数にスケールファクターを算出するマイクロプ
ロセッサと、 前記スケールファクターに応じて前記ＣＳＤコードに変
換した係数をシフティングして最適のＣＳＤ係数を発生
するシフタとを含むことを特徴とする請求項２３に記載
のＣＳＤフィルター回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR33999/1995 | 1995-09-30 | ||
| KR1019950033999A KR100248021B1 (ko) | 1995-09-30 | 1995-09-30 | Csd 필터의 신호처리방법과 그 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09167946A true JPH09167946A (ja) | 1997-06-24 |
Family
ID=19429262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8253463A Pending JPH09167946A (ja) | 1995-09-30 | 1996-09-25 | Ｃｓｄフィルターの信号処理方法及びその回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5831880A (ja) |
| EP (1) | EP0766388B1 (ja) |
| JP (1) | JPH09167946A (ja) |
| KR (1) | KR100248021B1 (ja) |
| CN (2) | CN1084965C (ja) |
| DE (1) | DE69635543T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006505181A (ja) * | 2002-10-30 | 2006-02-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | デジタル・フィルタのフィルタ係数を決定する方法およびデジタル・フィルタ |
| CN113193854A (zh) * | 2021-05-19 | 2021-07-30 | 中国人民解放军国防科技大学 | 一种基于滤波器系数高增益的无乘法滤波器设计方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980054467A (ko) * | 1996-12-27 | 1998-09-25 | 김영환 | 데시메이션(Decimation) 필터 |
| US6681059B1 (en) * | 1998-07-28 | 2004-01-20 | Dvdo, Inc. | Method and apparatus for efficient video scaling |
| US6411976B1 (en) * | 1998-08-10 | 2002-06-25 | Agere Systems Guardian Corp. | Efficient filter implementation |
| US6757326B1 (en) * | 1998-12-28 | 2004-06-29 | Motorola, Inc. | Method and apparatus for implementing wavelet filters in a digital system |
| US6625628B1 (en) * | 1999-03-30 | 2003-09-23 | Nec Corporation | Method and apparatus for digital filter |
| US6505221B1 (en) | 1999-09-20 | 2003-01-07 | Koninklijke Philips Electronics N.V. | FIR filter utilizing programmable shifter |
| US6396548B1 (en) * | 1999-10-29 | 2002-05-28 | Koninklijke Philips Electronics N.V. | System and method for multimode operation of a digital filter with shared resources |
| US6590931B1 (en) * | 1999-12-09 | 2003-07-08 | Koninklijke Philips Electronics N.V. | Reconfigurable FIR filter using CSD coefficient representation |
| US6313773B1 (en) * | 2000-01-26 | 2001-11-06 | Sonic Innovations, Inc. | Multiplierless interpolator for a delta-sigma digital to analog converter |
| US7406178B2 (en) * | 2001-04-06 | 2008-07-29 | Texas Instruments Incorporated | Efficient digital audio automatic gain control |
| KR100422449B1 (ko) * | 2001-11-12 | 2004-03-11 | 삼성전자주식회사 | 수직 공통패턴을 사용한 저전력 ｃｓｄ 선형위상 디지털필터 구조 및 그에 따른 필터구현방법 |
| US20030140079A1 (en) * | 2002-01-18 | 2003-07-24 | Murphy Charles Douglas | Multiple number representations for multiplication complexity reduction in signal processing transforms |
| US6993551B2 (en) | 2002-04-12 | 2006-01-31 | Visteon Global Technologies, Inc. | Sparse-coefficient functions for reducing computational requirements |
| US7277479B2 (en) * | 2003-03-02 | 2007-10-02 | Mediatek Inc. | Reconfigurable fir filter |
| CN100397913C (zh) * | 2003-06-13 | 2008-06-25 | 上海迪申电子科技有限责任公司 | 一种采用csd方法实现的误差反馈型高阶△∑调制器 |
| JP3668780B2 (ja) * | 2003-12-09 | 2005-07-06 | 独立行政法人産業技術総合研究所 | Ｆｉｒフィルタ |
| EP1617324B1 (en) * | 2004-07-13 | 2007-09-12 | STMicroelectronics S.r.l. | System for digital signal processing using the CSD representation |
| US20060218213A1 (en) * | 2005-03-24 | 2006-09-28 | Shereef Shehata | Optimization technique for FIR and IIR filter design |
| KR100926983B1 (ko) * | 2005-07-15 | 2009-11-17 | 닛본 덴끼 가부시끼가이샤 | 적응디지털필터, ｆｍ수신기, 신호처리방법 및 프로그램 |
| DE102008007181A1 (de) | 2008-02-01 | 2009-08-06 | Ashland-Südchemie-Kernfest GmbH | Verwendung von verzweigten Alkandiolcarbonsäurediestern in Gießereibindemitteln auf Polyurethanbasis |
| CN101425794B (zh) * | 2008-11-27 | 2011-11-23 | 四川虹微技术有限公司 | 固定系数数字滤波器 |
| US9908737B2 (en) | 2011-10-07 | 2018-03-06 | Perfectvision Manufacturing, Inc. | Cable reel and reel carrying caddy |
| US10410700B1 (en) | 2018-09-28 | 2019-09-10 | The Mitre Corporation | Systems and method for a low-power correlator architecture using shifting coefficients |
| US10879877B1 (en) | 2018-09-28 | 2020-12-29 | The Mitre Corporation | Systems and method for a low power correlator architecture using distributed arithmetic |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4967388A (en) * | 1988-04-21 | 1990-10-30 | Harris Semiconductor Patents Inc. | Truncated product partial canonical signed digit multiplier |
| DE3882435T2 (de) * | 1987-05-18 | 1994-01-27 | Advanced Micro Devices Inc | Aufbesserung von kanonischen, mit Vorzeichenziffern behafteten Filterkoeffizienten. |
| US5014263A (en) * | 1987-10-02 | 1991-05-07 | Advanced Micro Devices, Inc. | Adaptive echo-canceller with double-talker detection |
| JP2534737B2 (ja) * | 1987-11-24 | 1996-09-18 | 日本電気ホームエレクトロニクス株式会社 | ゴ―スト除去用フィルタ回路 |
| US5058047A (en) * | 1989-05-30 | 1991-10-15 | Advanced Micro Devices, Inc. | System and method for providing digital filter coefficients |
| CA2064252C (en) * | 1989-07-25 | 2000-09-26 | Mark R. Gehring | Digital filter and method of design |
| US5479363A (en) * | 1993-04-30 | 1995-12-26 | The Regents Of The University Of California | Programmable digital signal processor using switchable unit-delays for optimal hardware allocation |
| US5590065A (en) * | 1994-08-10 | 1996-12-31 | Crystal Semiconductor Corporation | Digital decimation filter for delta sigma analog-to-digital conversion with reduced hardware compelexity |
-
1995
- 1995-09-30 KR KR1019950033999A patent/KR100248021B1/ko not_active IP Right Cessation
-
1996
- 1996-09-13 DE DE69635543T patent/DE69635543T2/de not_active Expired - Lifetime
- 1996-09-13 EP EP96306660A patent/EP0766388B1/en not_active Expired - Lifetime
- 1996-09-20 CN CN96113110A patent/CN1084965C/zh not_active Expired - Fee Related
- 1996-09-20 US US08/716,891 patent/US5831880A/en not_active Expired - Fee Related
- 1996-09-25 JP JP8253463A patent/JPH09167946A/ja active Pending
-
2001
- 2001-10-09 CN CN011353724A patent/CN1217483C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006505181A (ja) * | 2002-10-30 | 2006-02-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | デジタル・フィルタのフィルタ係数を決定する方法およびデジタル・フィルタ |
| CN113193854A (zh) * | 2021-05-19 | 2021-07-30 | 中国人民解放军国防科技大学 | 一种基于滤波器系数高增益的无乘法滤波器设计方法 |
| CN113193854B (zh) * | 2021-05-19 | 2022-07-08 | 中国人民解放军国防科技大学 | 一种基于滤波器系数高增益的无乘法滤波器设计方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69635543T2 (de) | 2006-06-14 |
| KR970016955A (ko) | 1997-04-28 |
| CN1391345A (zh) | 2003-01-15 |
| KR100248021B1 (ko) | 2000-03-15 |
| US5831880A (en) | 1998-11-03 |
| EP0766388A3 (en) | 1998-01-07 |
| EP0766388A2 (en) | 1997-04-02 |
| CN1217483C (zh) | 2005-08-31 |
| CN1084965C (zh) | 2002-05-15 |
| EP0766388B1 (en) | 2005-12-07 |
| CN1150722A (zh) | 1997-05-28 |
| DE69635543D1 (de) | 2006-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09167946A (ja) | Ｃｓｄフィルターの信号処理方法及びその回路 | |
| US6112218A (en) | Digital filter with efficient quantization circuitry | |
| US5541864A (en) | Arithmetic-free digital interpolation filter architecture | |
| US5212659A (en) | Low precision finite impulse response filter for digital interpolation | |
| WO1995019081A1 (en) | Multi-phase filter/dac | |
| US7298310B2 (en) | Continuous-time digital signal generation, transmission, storage and processing | |
| US4835723A (en) | Phase coordinated multistage digital filter | |
| US5930160A (en) | Multiply accumulate unit for processing a signal and method of operation | |
| CN100525102C (zh) | 用于确定数字滤波器的滤波系数的方法和数字滤波器 | |
| US10853068B2 (en) | Method for operating a digital computer to reduce the computational complexity associated with dot products between large vectors | |
| JPWO2007102611A1 (ja) | 補間関数生成回路 | |
| US5488576A (en) | Amplitude adaptive filter | |
| US6058404A (en) | Apparatus and method for a class of IIR/FIR filters | |
| US5233549A (en) | Reduced quantization error FIR filter | |
| US7054896B2 (en) | Method for implementing a multiplier-less FIR filter | |
| US20020158785A1 (en) | Digital-t0-analog converter using different multiplicators between first and second portions of a data holding period | |
| JPH0346813A (ja) | デジタル・フィルタ回路 | |
| Dhobi et al. | Fpga implementation of fir filter using various algorithms: a retrospective | |
| JP2000047852A (ja) | 乗算装置、該乗算装置を複数備える固定係数型ｆｉｒディジタルフィルタ | |
| US4807174A (en) | Apparatus and method for quantizing a set of weights for a weighted sum signal processing system | |
| EP1098507A2 (en) | Image processing apparatus | |
| JP3225614B2 (ja) | データ圧縮装置 | |
| JP2797467B2 (ja) | 量子化器および逆量子化器 | |
| JP2001168682A (ja) | ディジタルフィルタ | |
| CN114204917A (zh) | 具有近似乘法运算能力的滤波器及其方法 |