KR0161374B1 - 디지탈 최대값 검출 회로 - Google Patents

Abstract

본 발명은 디지탈 최대값 검출 회로에 관한 것이다.

본 발명에 따른 디지탈 최대값 데이타 검출 회로는 입력되는 데이타 및 저장된 이전 최대값 데이타를 MSB로부터 LSB로 차례로 출력하고, 출력되는 비트들의 크기를 비교하며, 데이타의 입력이 완료된 후 비교 결과에 따라 판정 신호를 출력하며, 판정 신호에 응답하여 입력된 데이타 혹은 이전 최대값 데이타를 선택하여 새로운 최대값 데이타로서 저장하는 구성을 가진다.

본 발명에 따른 디지탈 최대값 검출 회로는 회로구성이 간단해지고 제품을 고급화시킬 수 있는 효과를 갖는다.

Description

디지탈 최대값 검출 회로

제1도는 본 발명의 디지탈 최대값 검출 회로의 블럭도를 나타내는 것이다.

제2도는 제1도에 나타낸 블럭도의 상세 회로도를 나타내는 것이다.

제3도는 제1도와 제2도에 나타낸 신호들의 형태를 나타내는 것이다.

본 발명은 최대값 검출 회로에 관한 것으로, 특히 디지탈 회로로 구성된 최대값 검출 회로에 관한 것이다.

일반적으로 오디오 시스템에서 음성의 최대 진폭을 눈으로 확인함으로써 더 좋은 환경에서 오디오를 감상 할 수가 있다. 이를 위하여 최대값 검출기가 제공된다. 종래의 최대값 검출기는 아날로그 오디오 시스템상에서 아날로그 방식으로 처리하였다. 그런데, 아날로그 시스템이 디지탈화함에 따라서 디지탈 방식에 의한 최대값의 검출이 필요하게 되었다.

따라서, 본 발명의 목적은 디지탈 방식에 적합하고 회로 구성이 간단한 최대값 데이타 검출 회로를 제공하는데 있다.

상기의 목적을 달성하기 위한 본 발명의 디지탈 최대값 검출 회로는 입력되는 L채널 오디오 데이타 및 L채널의 이전 최대값 데이타를 MSB로부터 LSB로 차례로 출력하거나 판정 신호에 응답하여 입력되는 L채널 오디오 데이타 혹은 L채널의 이전 최대값 데이타를 최대값 데이타로서 저장하는 제1채널 데이타 처리부; 입력되는 R채널 데이타 및 R채널의 이전 최대값 데이타를 MSB로부터 LSB로 차례로 출력하거나 판정 신호에 응답하여 입력되는 R채널 오디오 데이타 혹은 R채널의 이전 최대값 데이타를 새로운 최대값 데이타로서 저장하는 제2채널 데이타 처리부; 및 제1채널 데이타 처리부 혹은 제2채널 데이타 처리부에 출력되는 비트들을 비교하여 최대값을 가지는 데이타를 검출하며, L채널 오디오 데이타 혹은 R채널 오디오 데이타의 입력이 완료된 후 검출된 결과에 따라 판정 신호를 출력하는 최대값 데이타 검출 수단을 포함함을 특징으로 한다. 이하 첨부된 도면을 참고로하여 본 발명의 구성 및 동작을 상세히 설명한다.

제1도는 본 발명에 따른 최대값 데이타 검출 회로의 일 실시예를 보이는 블럭도이다.

제1도에 도시된 장치는 배타 논리합 수단(1), 입력되는 L채널 오디오 데이타 및 이전 최대값 데이타를 MSB로부터 LSB로 차례로 출력하거나 결정된 L채널 최대값 데이타를 저장하는 제1채널 데이타 처리부(200), 입력되는 R채널 데이타 및 이전 최대값 데이타를 MSB로부터 LSB로 차례로 출력하거나 결정된 R채널 최대값 데이타를 저장하는 제2채널 데이타 처리부(300) 그리고, 제1채널 데이타 처리부(200) 혹은 제2채널 데이타 처리부(300)에서 출력되는 비트들을 비교하여 최대값을 가지는 데이타를 검출하는 최대값 데이타 검출 수단(12)를 포함한다.

제1채널 데이타 처리부(200) 및 제2채널 데이타 처리부(300)는 각각 입력되는 각 채널의 오디오 데이타를 저장하는 데이타 저장 수단(2, 3), 최대값 데이타를 임시로 저장하는 최대값 저장 수단(6, 7), 최대값 데이타를 디스플레이 장치등으로 출력하기 위해 저장하는 출력 데이타 저장 수단(10, 11), 데이타 저장 수단(2, 3) 혹은 최대값 저장수단(6, 7)에서 제공되는 데이타들 중의 하나를 선택하여 최대값 저장수단(6, 7)에 출력하는 제1선택 수단(4, 5), 그리고 최대값 저장 수단(6, 7) 혹은 출력 데이타 저장 수단(10, 11)에서 제공되는 데이타 중의 하나를 선택하여 출력 데이타 저장 수단(10, 11)으로 출력하는 제2선택 수단(8, 9)을 구비한다. 제1도에 있어서, 제1채널 데이타 처리부(200)의 최대값 저장 수단(6) 및 제2채널 데이타 처리부(300)의 최대값 저장수단(7)의 내부에 점선으로 표시된 것은 Q출력 단자와 IN1사이에 접속된 상태를 보이기 위한 것이다.

여기서, 데이타 저장 수단(2, 3) 및 최대값 저장 수단(6, 7)은 쉬프트 레지스터로 구성되고, 제1선택 수단(4, 5) 및 제2선택 수단(8, 9)는 멀티플렉서로 구성된다.

최대값 데이타 검출 수단(12)은 제1채널의 현재 데이타 및 이전 데이타 혹은 제2채널의 현재 데이타 및 이전 데이타를 비트 순서로 비교하여 그들 중에서 큰 값을 가지는 데이타를 나타내는 판정 신호 FDSB를 출력한다.

제1도에 도시된 장치에 있어서, 오디오 데이타(ADAT)는 제1채널(LEFT 채널) 및 제2채널(RIGHT 채널)의 16비트 데이타가 교번적으로 전송되는 것이다.

제1도에 도시된 장치는 제1채널(LEFT 채널)의 오디오 데이타가 전송되는 중에는 제1채널 데이타 처리부(200)와 최대값 데이타 검출수단(12)이 동작하고, 반대로 제2채널(RIGHT 채널)의 오디오 데이타가 전송되는 중에는 제2채널 데이타 처리부(300)와 최대값 데이타 검출수단(12)이 동작한다. 어떤 채널의 오디오 데이타가 전송되는 가는 좌우채널 구분 신호 LRCH에 의해 알려진다.

배타 논리합수단(1)은 오디오 데이타(ADAT)에 부가된 비트들과 부호 비트를 제거하기 위한 것이다.

데이타 저장수단(2)는 16개의 직렬 연결된 D-플립플롭들로 구성되어 있다. D플립플롭(2_2~2_16)들 각각의 데이타 입력 단자(D)는 각각 전단 D플립플롭(2_1~2_15)들의 출력 단자(Q)에 연결되어 있고 클럭 신호(DL11) 및 리세트 신호(RESET)는 모든 D플립플롭(2_1~2_16)들 클럭 신호 단자(CK) 및 리세트 신호 단자(RESET)에 연결되어 있다. 이러한 구성은 16비트 직렬 쉬프트 레지스터의 구성으로서 입력되는 데이타를 클럭 신호(DL11)에 동기하여 순차로 좌측으로 쉬프트시키는 기능을 수행한다. 데이타 저장수단(2)은 동작 초기에 리세트 신호 RESET신호에 의해 리세트된다.

최대값 저장 수단(6)은 16개의 직렬 연결된 D-플립플롭들로 구성되어 있다. D플립플롭(6_2~6_16)들 각각의 데이타 입력 단자(D)는 각각 전단 D플립플롭(6_1~6_15)들의 출력 단자(Q)에 연결되어 있고 클럭 신호(DL13) 및 리세트 신호(RESET)는 모든 D플립플롭(6_1~6_16)들 클럭 신호 단자(CK) 및 리세트 신호 단자(RESET)에 연결되어 있다. 이러한 구성은 16비트 직렬 쉬프트 레지스터의 구성으로서 입력되는 데이타를 클럭 신호(DL13)에 동기하여 순차로 좌측으로 쉬프트시키는 기능을 수행한다. 최대값 저장 수단(6)은 동작 초기에 좌채널 메모리 리세트 신호 LMRES에 의해 리세트된다.

제1선택 수단(4)은 최대값 저장 수단(6)이 좌측 순환리프트 동작을 하게 하거나, 데이타 저장 수단(2) 혹은 최대값 저장 수단(6)에 저장된 데이타 중의 하나를 선택하여 다시 최대값 저장 수단(6)에 저장시키는 동작을 수행한다.

제1선택 수단(4)은 L채널 인에이블 신호 LADEN가 하이레벨인 동안은 제2입력 단자(IN2)로 입력되는 신호를 선택하여 출력함으로써 최대값 저장 수단(6)이 좌측 순환리프트 동작을 하게 된다.

그리고, 제1선택 수단(4)은 다음의 좌우채널 구분 신호 LRCH가 발생할 때 판정 신호 FDSB에 따라 데이타 저장 수단(2) 혹은 최대값 저장 수단(6)에 저장된 데이타 중의 하나를 선택하여 다시 최대값 저장 수단(6)에 저장시키는 동작을 수행한다.

제1선택수단(4)은 그에 인가되는 2비트의 데이타를 선택적으로 출력하기 위한 16개의 멀티플렉서(4_1~4_16)로 구성되어 있다. 멀티플렉서들(4_1~4_16)의 두 개의 입력단자들 중의 하나는 제1데이타 저장수단(2)의 D플립플롭의 출력 단자(Q)에 접속되고, 다른 하나는 최대값 저장 수단(6)의 D플립플롭의 출력 단자(Q)에 접속된다. 각 멀티플렉서(4_1~4_16)들의 선택 동작은 DL12에 의해 제어된다.

DL12는 판정 신호 FDSB와 좌우 채널 구분 신호 LRCH의 앤드연산에 의해 발생되는 것으로서, L채널 인에이블 신호가 하이인 동안은 로우레벨을 유지하고, LR채널 구분 신호가 하이 레벨에서 로우 레벨로 변화할 때 판정 신호 FDSB의 값에 따라 하이 혹은 로우 레벨이 된다.

제2선택수단(8)는 신호(DL14)에 응답하는 선택 신호 단자와 최대값 저장 수단(6)의 출력신호와 출력 데이타 저장 수단(10)의 출력 데이타를 각각 입력하는 두 개의 입력 단자(IN1, IN2)와 선택된 신호를 출력 데이타 저장수단(10)에 출력하는 출력 단자(OUT)를 가진 16개의 멀티플렉서(8_1~8_16)로 구성되어 있다.

출력 데이타 저장 수단(10)은 클럭 신호 DL15에 응답하여 쉬프트 동작을 수행한다. 쉬프트 동작의 결과 좌채널의 최대값 데이타 LPEDATA가 출력된다.

데이타 저장 수단(2), 제1선택 수단(4), 그리고 최대값 저장 수단(6)에 의한 비트별 출력 동작을 상세히 설명한다. 여기서, 최대값 저장 수단(6)에 이전의 최대값이 저장되어 있는 것으로 가정한다.

데이타 저장 수단(2)은 그의 클럭 단자에 인가되는 클럭 신호 DL11에 따라 그에 입력되는 16비트 데이타를 순차로 쉬프트하여 래치한다. 여기서, 16비트의 오디오 데이타는 MSB로부터 LSB의 순서로 입력된다. 순차 입력되는 16비트 오디오 데이타는 제1플립플롭(2_1)부터 제16플립플롭(2_16)까지 좌측으로 차례로 쉬프트되어 저장된다.

최대값 저장 수단(6)은 그의 클럭 단자에 인가되는 클럭 신호 DL12에 따라 그에 래치된 데이타를 순차로 좌측으로 순환 쉬프트한다. 이는 추후에 설명되는 바와 같이 현재 입력되는 데이타와 이전이 최대값 데이타들 사이의 동일 위치의 비트들을 비교하기 위함이다.

클럭 신호 DL11의 첫 번째 클럭에서 입력되는 오디오 데이타의 최상위 비트(MSB)가 제1플립플롭(2_1)에 래치되고, 래치된 MSB는 제1플립플롭(2_1)의 출력 단자(Q), 제1선택 수단(4)의 첫 번째 멀티플렉서(4_1)의 제1입력 단자(IN1), 그리고 최대값 데이타 검출수단(12)의 LD1입력 단자에 나타난다.

클럭 신호 DL13의 첫 번째 클럭에서 최대값 저장 수단(6)에 저장된 이전 최대값 데이타가 1비트 좌측으로 순환 쉬프트되고, 이에 따라 16번째 플립플롭(6_16)에 저장되었던 이전 최대값 데이타의 MSB가 제1선택 수단(4)의 첫 번째 멀티플렉서(4_1)의 제2입력 단자(IN2)를 거쳐서 첫 번째 플립플롭(6_1)에 래치되고, 래치된 이전 최대값 데이타의 MSB는 제1플립 플롭(6_1)의 출력 단자(Q), 그리고 최대값 데이타 검출수단(12)의 LD2입력 단자에 나타난다. 여기서, 제1선택 수단(2)의 선택 동작을 제어하는 선택 신호 DL12는 제2입력 단자(IN2)에 입력되는 신호를 선택하도록 예를 들면 로우 상태를 유지하여 최대값 저장 수단(6)의 순환 쉬프트 동작을 보장한다.

클럭 신호 DL11의 두 번째 클럭에서 입력되는 오디오 데이타의 두 번째 비트가 제1플립플롭(2_1)에 래치되고, 래치된 MSB는 제1플립플롭(2_1)의 출력 단자(Q), 제1선택 수단(4)의 첫 번째 멀티플렉서(4_1)의 제1입력 단자(IN1), 그리고 최대값 데이타 검출 수단(12)의 LD1입력 단자에 나타난다. 또한 원래 제1플립플롭(2_1)에 래치되었던 MSB는 제2플립플롭(2_2)에 래치된다.

클럭 신호 DL13의 두 번째 클럭에서 최대값 저장 수단(6)에 저장된 이전 최대값 데이타가 1비트 좌측으로 순환 쉬프트되고, 이에 따라 16번째 플립플롭(6_16)에 저장되었던 이전 최대값 데이타의 두 번째 비트(MSB+1)가 제1선택 수단(4)의 첫 번째 멀티플렉서(4_1)의 제2입력 단자(IN2)를 거쳐서 첫 번째 플립플롭(6_1)에 래치되고, 래치된 이전 최대값 데이타의 두 번째 비트(MSB+1)는 제1플립플롭(6_1)의 출력 단자(Q), 그리고 최대값 데이타 검출 수단(12)의 LD1입력 단자에 나타난다. 또한, 첫 번째 플립플롭(6_1)에 저장되었던 MSB는 두 번째 플립플롭(6_2)에 래치된다.

이와 같이 하여 클럭 신호 DL11의 열여섯 번째 클럭에서 입력되는 오디오 데이타가 데이타 저장 수단(2)에 모두 래치된다. 여기서, 첫 번째 플립플롭(2_1)은 입력되는 오디오 데이타의 MSB를 래치하고, 열여섯 번째 플립플롭(2_16)은 입력되는 오디오 데이타의 LSB를 래치한다.

또한, 클럭 신호 DL13의 열여섯 번째 클럭에서 이전 최대값 데이타가 최대값 저장 수단(6)에 완전히 한바퀴 순환쉬프트된다. 이에 따라, 첫 번째 플립플롭(6_1)은 이전 최대값 데이타의 MSB를 래치하고, 열여섯 번째 플립플롭(6_16)은 이전 최대값 데이타의 LSB를 래치한다.

데이타 저장 수단(2)의 첫 번째 플립플롭(2_1)의 출력 및 최대값 저장 수단(6)의 첫 번째 플립플롭(6_1)의 출력은 각각 최대값 데이타 검출 수단(12)의 입력 LD1 및 LD2로서 제공된다.

데이타 저장 수단(2)의 쉬프트 동작에 의해 LD1은 입력되는 비트는 입력되는 오디오 데이타의 MSB로부터 LSB까지 변화한다. 또한, 최대값 저장 수단(6)의 순환 쉬프트 동작에 의해 LD2는 이전 최대값 데이타의 MSB로부터 LSB까지 변화한다. 이에 따라, 입력되는 오디오 데이타의 어떤 위치의 비트 및 그 위치에 상용하는 이전 최대값 데이타의 비트가 최대 데이타 검출 수단에 제공된다.

최대값 데이타 검출 수단(12)은 입력되는 오디오 데이타의 MSB와 이전 최대값 데이타의 MSB, 입력되는 오디오 데이타의 MSB+1와 이전 최대값 데이타의 MSB+1, ... 입력되는 오디오 데이타의 LSB와 이전 최대값 데이타의 LSB의 순서로 차례로 비교하게 된다.

이렇게 입력되는 오디오 데이타의 이전 최대값 데이타의 MSB로부터 LSB로 비교하는 이유는 상측의 어떤 비트에 있어서 크기 차이가 발생하면 그 하위의 비트들은 비교할 필요가 없게 되기 때문이다.

제2도는 제1도에 도시된 최대 데이타 검출수단의 상세한 구성을 보이는 블럭도이다.

제2도에 도시된 장치는 선택부(100, 101), 신호 발생부(102), 저장부(103, 104), 익스클루시브 오아게이트(105), 제3저장부(106), 앤드게이트(107), 토글링부(108)을 구비한다.

제2도에 있어서, FDSB는 출력되는 비교 판정 신호이고, LRCH는 좌우채널 구분 신호이고, 오디오 데이타의 BCK는 비트 클럭 신호이고, RESB2는 리세트 신호이고, LADEN은 좌채널 인에이블 신호이고, RADEN은 우채널 인에이블 신호이고, FDEN은 판정 신호 FDSB의 출력을 허가하고 인에이블 신호이다.

제1선택부(100)은 좌우채널 구분 신호 LRCH에 응답하여 제1채널 데이타 처리부(200)에서 출력되는 LD1 혹은 제2채널 데이타 처리부(300)에서 출력되는 RD1을 선택하고, 제2선택부(101)은 좌우채널 구분 신호 LRCH에 응답하여 제1채널 데이타 처리부(200)에서 출력되는 LD2 혹은 제2채널 데이타 처리부(300)에서 출력되는 RD2를 선택한다. 좌우채널 구분 신호 LRCH가 하이레벨 즉, L채널 오디오 데이타가 입력되는 것을 나타내게 되면 선택부(100, 101)은 각각 LD1, LD2를 선택한다. 반대로, 좌우채널 구분 신호 LRCH가 로우 레벨 즉, R채널 오디오 데이타가 입력되는 것을 나타내게 되면 선택부(100, 101)은 각각 RD1, RD2를 선택한다.

신호 발생부(102)은 L채널 또는 R채널 인에이블신호(LADEN, RADEN)에 응답하고 클럭 신호(BCK)와 토글링부(108)의 출력 신호 DR19에 응답하여 신호(DT20)를 발생한다.

신호 발생부(102)가 L채널 또는 R채널 인에이블신호(LADEN, RADEN)에 응답하여 동작하기 때문에 저장부(103, 104)은 L채널 오디오 데이타가 전송되는 구간 혹은 R채널 오디오 데이타가 전송되는 구간에서만 동작한다. 또한, 신호 발생부(102)가 토글링부(108)의 출력신호 DL19에 응답하여 동작하기 때문에 추후 설명되는 바와 같이 최대값 데이타 검출 수단(12)에 입력되는 두 비트에 차이가 발생한 이후에는 저장부(103, 104)이 래치 동작을 수행하지 않게 된다.

저장부(103, 104)은 비트 클럭 신호(BCK) 및 리세트 신호 RESB2에 응답하여 리세트 되고 신호(DR20)에 응답하여 선택부(100)의 출력신호를 저장한다. 리세트 신호 RESEB2는 LADEN 신호 혹은 RADEN신호 바로 전에 발생하는 신호이다. 즉, 저장부(103, 104)은 LADEN 신호 혹은 RADEN신호 바로 전에 리세트된다.

EXOR게이트(105)는 저장부들(103, 104)의 출력신호를 배타 논리합한다. 여기서, 저장부들(103, 104)에 저장된 비트들이 서로 다른 값을 가지면 EXOR게이트(105)의 출력은 하이(논리 1)가 된다.

제3저장부(106)은 신호(RESB2)에 응답하여 리세트되고 신호(BCK)에 응답하여 EXOR게이트(105)의 출력신호를 저장한다.

AND게이트(107)는 EXOR게이트(105)의 출력신호와 제3저장부(106)의 출력신호를 입력하여 논리곱 연산을 수행한다.

토글링부(108)은 신호 RESB2에 응답하여 AND게이트(107)의 출력신호를 토글링한다.

비교 및 래치부(120)는 저장부(103, 104)에 저장된 비트들을 비교하고, 비교 결과를 FDEN신호가 발생할 때까지 래치하며, FDEN신호가 발생할 때 판정 신호 FDSB를 발생하는 동작을 수행한다. 판정 신호 FDSB는 현재 입력되는 데이타가 이전의 최대값 데이타보다 크면 하이레벨이 되고, 반대이면 로우 레벨이 된다.

비교 및 래치부(120)은 신호(RESB2)와 상기 저장부(103)의 출력신호를 입력하여 비논리곱하기 위한 NAND게이트(109), 신호(RESB2)와 저장부(104)의 출력신호를 입력하여 비논리곱하기 위한 NAND게이트(110), NAND게이트(109)의 출력신호를 입력하여 비논리곱하기 위한 NAND게이트(110), NAND게이트(109)의 출력신호와 신호(BCK)와 NAND게이트(110)의 출력신호를 입력하여 비논리곱하여 NAND게이트(110)에 입력하기 위한 NAND게이트(111), NAND게이트(110)의 출력신호와 신호(FDEN)을 입력하여 논리곱하여 제1선택 수단(4)(또는 5)를 제어하기 위한 판정 신호 FDSB를 출력하는 AND게이트(112)로 구성되어 있다.

NAND게이트(109, 110)는 RESB2신호가 하이 레벨인 저장부(103, 104)에 저장된 비트들을 비교한다. 저장부(103)에 저장된 비트가 저장부(104)에 저장된 비트보다 크다면 즉, 저장부(103)에 저장된 비트가 하이 레벨이고 저장부(104)에 저장된 비트가 로우 레벨이라면 난드게이트(109)의 출력은 로우 레벨이 된다. 이에 따라 RS플립플롭을 구성하는 두 개의 난드게이트(110, 111)의 출력은 하이 레벨이 된다. 반대의 경우에는 RS플립플롭을 구성하는 두 개의 난드게이트(110, 111)의 출력은 로우 레벨이 된다.

저장부(103, 104)에 저장된 비트들이 같은 레벨 즉, 모두 하이 레벨이거나 모두 로우 레벨인 경우에는 이전 값을 유지한다.

RS플립플롭을 구성하는 두 개의 난드게이트(110, 111)의 출력은 FDEN신호가 인가될 때 앤드게이트(113)를 통하여 판정 신호로서 출력된다. 저장부(103)에 저장된 비트 즉, 현재 입력되는 오디오 데이타가 최대값 저장 수단(6)에 저장된 데이타보다 경우에는 판정 신호 FDSB는 하이 레벨이 되고, 반대의 경우에는 로우 레벨이 된다.

이에 따라 FDEN신호가 발생되는 구간에서 제1선택 수단(4) 및 제2선택 수단(8)은 현재 입력되는 오디오 데이타 혹은 이전의 최대값 데이타중의 하나를 선택하여 출력한다. 제1선택 수단(4) 및 제2선택 수단(8)에서 출력되는 데이타는 각각 최대값 저장 수단(6) 및 출력 데이타 자정 수단(10)에 저장된다.

제3도는 제1도 및 제2도에 도시된 장치의 각부 파형을 보이는 파형도이다.

제3도에 있어서 LRCH신호는 시리얼로 전송되는 오디오 데이타 ADAT신호에서 제1채널(LEFT 채널)의 데이타와 제2채널(RIGHT 채널)의 데이타를 구분하는 좌우채널 구분 신호이다.

BCK신호는 시리얼 데이타의 비트 클럭 신호이고, SINV신호는 양 채널에서 부호 비트가 구간을 나타내는 부호 비트 신호이다.

FDSB는 최대값 데이타 검출 수단(12)에서 출력되는 신호로서, 입력되는 오디오 데이타와 이전 최대값 데이타 중에서 어떤 것이 큰 것인지를 나타내는 판정 신호이다.

RADEN는 RIGHT 채널의 크기 데이타들이 전송되는 구간을 나타내는 R채널 인에이블 신호이고, LADEN는 LEFT 채널의 크기 데이타들이 전송되는 구간을 나타내는 L채널 인에이블 신호이다.

DR11 및 DR13은 각각 제2채널 데이타 처리부(300)의 데이타 저장 수단(3) 및 최대값 저장 수단(7)의 클럭 신호이고, DL11 및 DL13은 각각 제1채널 데이타 처리부(200)의 데이타 저장 수단(2) 및 최대값 저장 수단(6)의 클럭 신호이다.

DR12 및 DL12는 각각 제2채널 데이타 처리부(300)의 제1선택 수단(5) 및 제1채널 데이타 처리부(200)의 제1선택 수단(4)의 선택동작을 제어하는 선택 신호이며, 판정 신호 FDSB와 좌우 채널 구분 신호 LRCH의 앤드연산에 의해 발생된다.

DR17은 DR12와 R채널 인에이블 신호 RADEN를 오아 연산하여 발생하는 신호로서 제2채널 데이타 처리부(300)의 최대값 저장 수단(7)의 동작을 제어하기 위한 신호이며, DR17과 비트 클럭 신호 BCK를 난드 연산함에 의해 제2도에 도시된 DR13신호가 만들어진다. 마찬가지로, DL17은 DL12와 L채널 인에이블 신호 LADEN를 오아 연산하여 발생하는 신호로서 제1채널 데이타 처리부(200)의 최대값 저장 수단(6)의 동작을 제어하기 위한 신호이며, DL17과 비트 클럭 신호 BCK를 난드 연산함에 의해 제2도에 도시된 DL13신호가 만들어진다.

RESB2는 제2도에 도시된 최대값 데이타 검출 수단(12)를 리세트 시키기 위한 리세트 신호이다.

DT13 내지 DT21신호는 제2도에 도시된 최대값 데이타 검출 수단(12)의 내부 발생 신호이다.

제1도 및 제2도에 도시된 장치의 동작을 제3도를 참조하여 설명한다.

제1도에 도시된 장치에 있어서, 각 채널의 오디오 데이타는 24비트로 구성되며 이중에서 실질적으로 오디오 신호의 크기를 나타내는 것은 16비트 데이타이다.

여기서, 최대값 검출을 위해 필요한 비트는 16비트의 크기 비트들 뿐이며, 이를 얻기 위해 배타 논리합 수단(1)이 사용된다.

배타 논리합 수단(1)은 오디오 데이타 ADAT와 부호 비트 신호 SINV의 배타 논리합을 수행하여 양 채널의 크기 데이타(16비트)만을 추려낸다.

배타 논리합 수단(1)을 통하여 검출된 16비트의 오디오 데이타 ADAT는 제1채널 데이타 처리부(200) 및 제2채널 데이타 처리부(300)에 제공된다.

제1채널(LEFT 채널)의 오디오 데이타가 전송되는 중에는 제1채널 데이타 처리부(200)의 최대값 데이타 검출 수단(12)이 동작하고, 반대로 제2채널(RIGHT 채널)의 오디오 데이타가 전송되는 중에는 제2채널 데이타 처리부(300)와 최대값 데이타 검출 수단(12)이 동작하므로 이후 설명은 제1채널 데이타 처리부(200)의 동작만을 예를 들어 설명한다. 제2채널 데이타 처리부(300)는 동작 기간만이 다를 뿐 그 동작은 제1채널 데이타 처리부(300)과 동일하므로 생략한다.

신호(DL11)의 16개의 클럭 신호에 응답하여 16개의 16비트 데이타가 직렬로 제1 데이타 저장 수단(2)으로 입력된다. 상기 제1데이타 저장 수단(2)으로 L채널 데이타가 저장되는 것과 동시에 이전의 데이타의 L채널 최대값 데이타와의 비교를 최대값 데이타 검출 수단(12)에서 하게 된다.

최대값 데이타 검출 수단(12)은 L채널과 R채널의 피이크 데이타를 검출하기 위하여 공통으로 사용된다.

최대값 데이타 검출 수단(12)의 동작은 다음과 같다. 신호(RESB2)가 좌우채널 구분 신호 LRCH의 반주기마다 로우레벨로 되면 신호들(DT13, DT14, DT18)은 로우레벨로 되고 신호(DT19)는 하이레벨이 된다. 그리고 L채널 입력 데이타와 이전의 L채널 최대 데이타를 MSB로부터 LSB순서로 최대값 데이타 검출 수단(12)에서 비교하게 된다. 입력되는 L채널 데이타가 이전 L채널 최대값보다 작게 되면 신호(DT15)는 하이레벨로 되고 신호(DT19)는 로우레벨로 된다.(이 값은 두 데이타가 차이가 나는 데이타에서 발생한다.) 그러면, 나머지 입력되지 않은 비트들은 신호(DT20)이 로우레벨이기 때문에 비교의 대상이 되지 않는다.

이 경우 신호(DT17)과 신호(DT18)이 로우레벨로 고정되어 판정 신호 FDSB가 로우레벨로 되므로 입력되는 데이타는 제1선택수단(4)를 통하여 입력되지 못하고 이전 최대값 데이타가 그대로 최대값 저장 수단(6)에 저장되고 이 값은 다음의 입력 데이타와 비교되도록 한다.

두 번째 경우는 입력되는 데이타가 이전 최대값보다 클 경우에 신호(DT15)는 하이레벨이 되고 신호(DT19)는 로우레벨이 된다. 이 때 신호(DT16)은 로우레벨이 되고 신호(DT18)은 하이레벨이 된다. 이 때, 신호(FDEN)이 하이레벨로 상승하는 시점에서 데이타 저장수단(2)에 있는 입력 데이타는 최대값 저장 수단(6)에 입력된다. 이에 따라 새로운 최대값 데이타가 최대값 저장 수단(6)에 저장된다.

이러한 동작을 L, R채널에 반복적으로 수행함으로 일정한 시간내에 피이크 데이타를 검출할 수 있다. 이와같은 동작을 수행하여 검출한 최대값 데이타는 출력 데이타 저장 수단들(10, 11)에 입력되고 이 데이타는 외부에서 입력되는 신호(MCK)에 의해 모니터나 액정 표시 장치에 디스플레이 시켜 볼 수 있게 된다.

따라서, 본 발명의 최대값 검출 회로는 직렬 동작으로 구현함으로써 회로구현이 간단하고 설계가 쉬워지며 제품의 기능을 추가하여 고급화를 이룰 수 있게 된다.

Claims (7)

1. 입력되는 L채널 오디오 데이타 및 L채널의 이전 최대값 데이타를 MSB로부터 LSB로 차례로 출력하거나 판정 신호에 응답하여 입력되는 L채널 오디오 데이타 혹은 L채널의 이전 최대값 데이타를 최대값 데이타로서 저장하는 제1채널 데이타 처리 수단(200); 입력되는 R채널 데이타 및 R채널의 이전 최대값 데이타를 MSB로부터 LSB로 차례로 출력하거나 판정 신호에 응답하여 입력되는 R채널 오디오 데이타 혹은 R채널의 이전 최대값 데이타를 최대값 데이타로서 저장하는 제2채널 데이타 처리 수단(300); 및 상기 제1채널 데이타 처리부(200) 혹은 제2채널 데이타 처리부(300)에서 출력되는 비트들을 비교하여 최대값을 가지는 데이타를 검출하며, L채널 오디오 데이타 혹은 R채널 오디오 데이타의 입력이 완료된 후 검출된 결과에 따라 판정 신호를 출력하는 최대값 데이타 검출 수단(12)를 포함하며, 상기 제1채널 데이타 처리 수단 및 제2채널 데이타 처리 수단은 각각 입력되는 각 채널의 오디오 데이타를 저장하는 데이타 저장수단(2, 3); 최대값 데이타를 임시로 저장하는 저장 수단(6, 7); 및 상기 데이타 저장 수단(2, 3) 혹은 최대값 저장 수단(6, 7)에서 제공되는 데이타들 중의 하나를 선택하여 최대값 저장 수단(6, 7)에 출력하는 제1선택 수단(4, 5)을 포함함을 특징으로 하는 디지탈 최대값 검출 회로.
2. 제1항에 있어서, 상기 데이타 저장 수단(2) 및 상기 최대값 저장 수단(6)은 오디오 데이타의 비트수 N만큼 구비되며, 직렬 연결된 N개의 D-플립플롭들로 구성된 것을 특징으로 하는 디지탈 최대값 검출 회로.
3. 제1항에 있어서, 상기 제1선택 수단은 오디오 데이타의 비트수 N만큼 구비된 멀티플렉서(4_1~4_N)로 구성되며, 각 멀티플렉서(4_1~4_N)의 제1입력 단자(IN1)는 상기 데이타 저장 수단(2)의 각 D플립플롭(2_1~2_N)의 출력단자 Q에 접속되고, 제2입력 단자(IN2)는 상기 최대값 저장 수단(6)의 각 D플립플롭(6_N, 6_1~6_N-1)의 출력 단자(Q)에 접속되며, 그의 출력 단자(OUT)는 각각 상기 최대값 저장 수단(6)의 각 D플립플롭(6_1~6_N)의 데이타 입력 단자(D)에 접속되는 것을 특징으로 하는 디지탈 최대값 검출 회로.
4. 제3항에 있어서, 상기 제1선택 수단(4)은 오디오 데이타가 입력되는 동안 제2입력 단자에 인가되는 신호를 선택하여 출력하고, 판정 신호에 응답하여 제1입력 단자 혹은 제2입력 단자에 인가되는 신호를 선택하여 출력하는 것을 특징으로 하는 디지탈 최대값 검출 회로.
5. 제1항에 있어서, 상기 제1채널 데이타 처리 수단 및 제2채널 데이타 처리 수단은 각각 최대값 데이타를 디스플레이 장치등으로 출력하기 위해 저장하는 출력 데이타 저장 수단; 및 상기 최대값 저장 수단(2, 3) 혹은 출력 데이타 저장 수단(10, 11)에서 제공되는 데이타 중의 하나를 선택하여 상기 출력 데이타 저장 수단(10, 11)으로 출력하는 제2선택 수단(8, 9)을 더 구비함을 특징으로 하는 디지탈 최대값 검출 회로.
6. 제1항에 있어서, 상기 최대값 데이타 검출 수단은 상기 제1채널과 제2채널 구분 신호에 응답하여 상기 제1데이타 처리 수단의 출력신호와 상기 제2데이타 처리 수단의 출력 신호를 입력하여 선택적으로 출력하기 위한 제1 및 제2선택부들; 상기 선택부들의 출력을 래치하는 두 개의 저장부들; 상기 두 개의 저장부들에 저장된 값에 의해 동작하는 RS플립플롭; 상기 RS플립플롭의 출력을 상기 오디오 데이타가 입력완료된 후 출력하는 앤드게이트를 포함함을 특징으로 하는 디지탈 최대값 검출 회로.
7. 제6항에 있어서, 상기 최대값 데이타 검출 수단은 상기 상기 두 개의 저장 수단에 저장된 비트들을 배타적 논리합 연산하는 배타적 논리합 연산기; 상기 배타적 논리합 연산기의 출력에 따라 상기 저장 수단을 인에이블 혹은 디스에이블 시키는 신호 발생부를 더 구비함을 특징으로 하는 디지탈 최대값 검출 회로.