KR0142792B1 - 데이타 보간회로 - Google Patents

데이타 보간회로

Info

Publication number
KR0142792B1
KR0142792B1 KR1019940026252A KR19940026252A KR0142792B1 KR 0142792 B1 KR0142792 B1 KR 0142792B1 KR 1019940026252 A KR1019940026252 A KR 1019940026252A KR 19940026252 A KR19940026252 A KR 19940026252A KR 0142792 B1 KR0142792 B1 KR 0142792B1
Authority
KR
South Korea
Prior art keywords
data
error
output
input
value
Prior art date
Application number
KR1019940026252A
Other languages
English (en)
Other versions
KR960015524A (ko
Inventor
이용원
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940026252A priority Critical patent/KR0142792B1/ko
Publication of KR960015524A publication Critical patent/KR960015524A/ko
Application granted granted Critical
Publication of KR0142792B1 publication Critical patent/KR0142792B1/ko

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Complex Calculations (AREA)

Abstract

본 발명은 데이타 보간회로에 관한 것으로, 특히 컴팩트 디스크 플레이어 시스템에 적당하도록 한 데이타 보간회로에 관한 것이다.
상기 같은 본 발명의 데이타 보간회로는 데이타 입출력단자와 데이타 오류표시 입출력단자를 갖고 연속적으로 직렬 연결되어 데이타와 데이타 오류표시를 순차적으로 이동 저장하는 n개의 데이타 래치와, 상기 데이타 래치의 각각의 데이타 오류 표시출력신호에 의해 시스템 전체를 제어하는 제어부와, 상기 제어부의 출력신호에 의해 선택적으로 해당 데이타값만을 출력하는 N-2입력 멀티플렉서와, 상기 N-2입력 멀티플렉서의 출력데이타값과 n-1번째의 데이타 래치의 출력데이타값을 가산하여 출력하는 가산기와, 상기 가산기의 출력 데이타값을 이분(二分)하여 출력하는 계산기와, 상기 제어부의 출력신호에 의해 제산기의 출력데이타값과 n-2번째의 데이타 래치의 데이타 출력값을 선택적으로 출력하는 2-입력멀티플렉서를 포함하여 구성된다.

Description

데이타 보간회로
제1도 (a)는 종래의 보관회로의 개념을 나타낸 블럭도
(b)는 종래의 보간회로에 의한 데이타 보간의 예
제2도 (a)는 본 발명의 보간회로를 나타낸 구성블럭도
(b)는 제2도 (a)의 보간회로에 의한 데이타 보간의 예
제3도는 종래의 보간회로와 본 발명의 보간회로에 의한데이타 보간의 비교예
*도면의 주요부분에 대한 부호의 설명
20:데이타 래치 21:제어부
22:2-입력멀티플렉서 23:N-2입력 멀티플렉서
25:제산기 26:가산기
27:보간부
본 발명은 데이타 보간회로에 관한 것으로, 특히 컴팩트 디스크 플레이어 시스템에 적당하도록 한 데이타 보간회로에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래의 데이타 보간회로에 대하여 설명하면 다음과 같다.
제1도(a)는 종래의 보간회로의 개념을 나타낸 블럭도이고, (b)는 종래의 보간회로에 의한 데이타 보간의 예이다. 종래의 보간회로의 개념을 나타낸 블럭도인 제1도(a)에서와 같이 컴팩트 디스크플레이어 시스템에서 데이타의 오류가 검출될 경우는 데이타 보간회로에 의해 근사값으로 오류데이타가 보간되어 출력되게 된다.
종래의 데이타 보간은 종래의 보간회로에 의한 데이타 보간의 예인 제1도(b)에서와 같이 데이타 D1, D2, D3, D4, D5, D6중에서 오류데이타가 포함되어 있을 경우 오류가 한개일 경우 그 오류앞의 데이타와 뒤의 데이타의 평균값으로 보간을 행하게 된다.
즉, 입력되는 데이타가 D1(0), D2(1), D3(0)일 때 데이타 보간회로에 의해 D1,, D3로 데이타 보간이 이루어져 출력되게 된다.
그리고 오류를 갖는 데이타가 2개 이상일 경우는 오류를 갖는 마지막 데이타만을 보간 출력하고, 그 앞의 오류데이타는 오류데이타의 바로 전의 오류를 갖지 않은 데이타를 유지시켜 출력하게 된다.
즉, 입력되는 데이타가 D1(0), D2(1), D3(1), D4(1), D5(1), D6(4)일 경우 데이타 보간회로의 출력은 D1, D1, D1, D1,, D6이 된다.
그러나 상기와 같은 종래의 데이타 보간회로에 의한 보간 출력은 입력데이타가 오류를 많이 포함하고 있을 경우 원래의 데이타와 보간된 데이타와의 편차가 커지게 되는 문제점이 있었다.
본 발명은 상기와 같은 종래의 데이타 보간회로의 문제점을 해결하기 위하여 안출한 것으로써, 오류 데이타 모두를 보간하여 출력되게하는 방법으로 성능을 향상시킨 데이타 보간회로를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 데이타 보간회로를 첨부된 도면을 참고하여 상세히 설명하면 다음과 같다.
제2도(a)는 본 발명의 보간회로를 나타낸 구성블럭도이고, (b)는 제2도(a)의 보간회로에 의한 데이타 보간의 예이다.
먼저, 본 발명의 보간회로를 나타낸 구성블럭도인 제2의(a)에서와 같이, 데이타 입력단자(I2)와 데이타 오류표시입력단자(I1) 그리고 데이타 출력단자(O2)와 데이타 오류표시출력단자(D1)를 갖고 연속적으로 직렬 연결되어 컴팩트 디스크 플레이어에서의 음성 또는 음향에 관한 데이타와 데이타 오류표시를 순차적으로 다음 래치로 이동시켜 저장하는 n개의 데이타 래치(L1-Ln)(20)와, 상기 데이타 래치(20)의 각각의 데이타 오류표시출력신호(E1-En)에 의해 시스템 전체를 제어하는 제어부(21)와, 상기 제어부(21)의 출력신호에 의해 선택적으로 해당 데이타값만을 출력하는 N-2입력멀티플렉서(Multi plexer)(23)와, 상기 N-2입력멀티플렉서(23)의 출력데이타값과 n-1번째 데이타 래치(Ln-1)(20)의 출력데이타값을 가산하여 출력하는 가산기(26)와, 상기 가산기(26)의 출력데이타값을 이분(二分)하여 출력하는 제산기(25)로 구성된 보간부(27)와, 상기 제어부(21)의 출력신호에 의해 제산기(25)의 출력데이타값과 n-2번째의 데이타래치(Ln-2)(20)의 데이타 출력값을 입력으로하여 해당 데이타값만을 선택적으로 출력하는 2-입력멀티플렉서(22)를 포함하여 구성된다.
이때, N-2입력멀티플렉서(23)는 제1데이타래치(L1)(20)로 부터 n-2번째 데이타래치(Ln-2)(20)의 각각의 데이타 출력값을 입력으로 한다.
상기와 같이 구성된 본 발명의 데이타 보간회로는 오류를 갖는 데이타가 n의 크기를 갖는 데이타 중간에 포함되어 입력되면 각 데이타 래치(L1-L1-n)에서 다음 데이타 래치로 데이타값과 데이타 오류표시를 순차적으로 이동 저장할때 오류표시가 검출되어(E1-En)제어부(21)로 입력하게 된다.
상기 검출된 오류표시에 의해 제어부(21)가 오류를 갖지않은 초기의 데이타값과 오류를 갖지 않은 마지막 데이타값을 선택하게 된다.
즉, 오류를 갖지않은 초기의 출력데이타값이 Ln-1번재의 데이타 래치(20)에서 그 다음의 Ln번째 데이타 래치(20)로 이동될때 검출되어 보간부(27)의 가산기(26)로 입력되게 된다.
그리고 제1데이타래치(L1)(20)로부터 Ln-2번째의 데이타 래치(20)를 출력데이타 값중에서 오류표시(E1-En-1)가 검출되지 않은(오류를 갖지 않은)마지막 데이타값을 N-2입력멀티플렉서(23)에서 제어부(21)의 출력신호에 의해 선택적으로 출력하여 가산기(26)로 입력하게 된다.
상기 가산기(26)로 입력된 두개의 데이타값은 가산되어 제산기(25)로 입력되어 이분(二分)되어 2-입력멀티플렉서(22)로 입력되면 제어부(21)의 출력신호에 의해 A단자로 입력되는 n-2번째의 데이타래치(Ln-2)(20)의 오류를 갖는 데이타가 출력되는 것이 아니라 처음과 끝의 오류를 갖지 않는 데이타의 평균값으로 보간되어진 B단자의 보간데이타가 n-1번째의 데이타 래치(Ln-1)(20)로 입력되게 된다.
그리고 다음번째의 오류를 갖는 데이타가 n-2 번째의 데이타 래치(Ln-2)(20)로 입력되면 제어부(21)에서 오류를 검출하여 전클럭 동작시의 2-입력멀티플렉서(22)의 출력값과 마지막으로 입력되어진 오류를 갖지 않은 데이타를 가산하여 이분한 평균값을 보간 데이타로 출력하게 된다.
만약, n-2번째의 데이타래치(Ln-2)(20)에 저장된 데이타값이 오류표시가 없다면 제어부(21)의 출력신호에 의해 2-입력멀티플렉서(22)에서는 A단자로 입력되는 데이타값을 그대로 출력하게 된다.
즉, 제2도 (a)의 보간회로에 의한 데이타 보간의 예를 나타낸 제2도(b)에서와 같이, 오류를 갖는 데이타가 1개인 D1(0), D2(1), D3(0)의 데이타가 입력되면 출력값은 오류를 갖지 않은 초기 입력데이타 D1(0)와 마지막 입력데이타인 D3(0)의 평균 값으로 보간된 D1,, D3의 형태로 출력되게 된다.
그리고 오류를 갖는 데이타가 4개일 경우 입력값이 D1(0), D2(1), D3(1), D4(1), D5(1),D6(0)이면 출력값은 D1,,,,, D6의 형태로 보간되어 출력되게 된다.
상기 출력값에서, D2이고, D3, 그리고 D4의 값을 말하는 것이다.
상기와 같은 동작을 하는 본 발명의 데이타 보간회로는 종래의 보간회로와 본 발명의 보간회로에 의한 보간의 비교예를 나타낸 제3도에서와 같이, 오류데이타를 포함하고 있는 데이타가 입력되면 오류를 갖는 마지막 데이타값만을 보간하여 출력하고 그 앞의 오류데이타는 오류데이타 바로 전의 오류를 갖지 않은 데이타를 그대로 유지시켜 출력하는 종래의 데이타 보간회로와는 달리 오류데이타를 포함하고 있는 데이타가 입력되면 처음의 오류데이타를 오류를 갖지 않은 처음의 데이타값과 마지막으로 입력되는 오류가 없는 데이타값의 평균값으로 보간하여 출력하고 그 다음의 오류데이타는 오류를 갖지 않은 마지막의 데이타값과 전클럭의 평균값으로 보간된 보간데이타의 평균값을 출력하게 되어 오류를 많이 포함하고 있는 데이타가 입력되어도 편차를 효과적으로 줄인 보간데이타를 출력하게 된다.
즉, 종래의 데이타 보간회로에 비해 정상 데이타의 예상 궤적에 근접한 보간데이타를 출력하게 되어 성능이 향상된 데이타 보간을 행하게 된다.

Claims (2)

  1. 데이타 입출력단자와 데이타 오류표시 입출력단자를 갖고 연속적으로 직렬 연결되어 데이타와 데이타 오류표시를 순차적으로 이동 저장하여 출력하는 n개의 데이타 래치와, 상기 데이타 래치의 각각의 데이타 오류 표시출력신호에 의해 연속되는 오류 데이터가 입력될 경우 최초 오류 데이터를 그 바로전의 오류 없는 1개의 데이터와 오류 대이터의 입력이 끝나고 후에 입력되는 오류없는 1개의 데이터를 이용하여 데이터 보간이 이루어지도록 하고, 두번째 오류 데이터는 바로 앞의 보간된 오류 데이터 1개와 오류 데이터의 입력이 끝나고 입력되는 1개의 데이터를 이용하여 보간이 이루어지도록 하여 순차적으로 전체 오류 데이터의 보간이 이루어지도록 시스템 전체를 제어하는 제어부와, 상기 제어부의 출력신호에 의해 선택적으로 해당 데이타값만을 출력하는 N-2입력 멀티플렉서와, 상기 N-2입력 멀티플렉서의 출력데이타값과 n-1번째의 데이타 래치의 출력데이타값을 가산하여 출력하는 가산기와, 상기 가산기의 출력 데이타값을 이분(二分)하여 출력하는 계산기와, 상기 제어부의 출력신호에 의해 제산기의 출력데이타값과 n-2번째의 데이타 래치의 데이타 출력값을 선택적으로 출력하는 2-입력 멀티플렉서를 포함하여 구성됨을 특징으로 하는 데이타 보간회로.
  2. 제1항에 있어서, N-2입력멀티플렉서는 제1데이타래치부터 n-2번째 데이타 래치의 각각의 데이타 출력값을 입력으로 하는것을 특징으로 하는 데이타 보간 회로.
KR1019940026252A 1994-10-13 1994-10-13 데이타 보간회로 KR0142792B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940026252A KR0142792B1 (ko) 1994-10-13 1994-10-13 데이타 보간회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940026252A KR0142792B1 (ko) 1994-10-13 1994-10-13 데이타 보간회로

Publications (2)

Publication Number Publication Date
KR960015524A KR960015524A (ko) 1996-05-22
KR0142792B1 true KR0142792B1 (ko) 1998-07-15

Family

ID=19395066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940026252A KR0142792B1 (ko) 1994-10-13 1994-10-13 데이타 보간회로

Country Status (1)

Country Link
KR (1) KR0142792B1 (ko)

Also Published As

Publication number Publication date
KR960015524A (ko) 1996-05-22

Similar Documents

Publication Publication Date Title
CA1175154A (en) Shift circuit
JPS6242297B2 (ko)
US4639920A (en) Data interpolating circuit using a two data word memory
JP2001126491A (ja) シフトレジスタ及びその制御方法
US4745569A (en) Decimal multiplier device and method therefor
IE77511B1 (en) Address processor for a signal processor
KR0142792B1 (ko) 데이타 보간회로
US5465222A (en) Barrel shifter or multiply/divide IC structure
US6904116B2 (en) Shift register
JP2766133B2 (ja) パラレル・シリアル・データ変換回路
US20050256996A1 (en) Register read circuit using the remainders of modulo of a register number by the number of register sub-banks
US5357236A (en) Parallelized difference flag logic
US4206458A (en) Numerical display system for electronic instrument
US5247525A (en) Test circuit with signature register and an additional register
JPH083514B2 (ja) カウンタ・テスト装置
JP2615700B2 (ja) 誤り訂正情報出力回路
JP2661811B2 (ja) フレームパタン検出回路
KR200155054Y1 (ko) 카운터 회로
JPH0531971B2 (ko)
US6314156B1 (en) Space-efficient multi-cycle barrel shifter circuit
JPH0622332B2 (ja) 入力回路
KR880002411Y1 (ko) 디지탈-오디오 테이프 레코더의 인터폴레이션회로
SU1062702A1 (ru) Микропрограммное управл ющее устройство
SU884163A1 (ru) Устройство дл адаптивного мажоритарного декодировани телемеханических дублированных сигналов
JP3115756B2 (ja) デマルチプレクサ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050322

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee