TW201500911A - 除錯裝置及除錯方法 - Google Patents

Abstract

一種除錯裝置及除錯方法，適用於伺服器上，此伺服器包括控制晶片。此除錯裝置包括有第一訊號傳輸單元、處理單元、第一儲存單元以及第二儲存單元。第一訊號處理單元耦接控制晶片，用以接收開機檢測訊號。處理單元耦接第一訊號處理單元，用以接收開機檢測訊號，且擷取開機檢測訊號的資訊碼和對應開機檢測訊號的資訊碼的執行時間。第一儲存單元耦接處理單元，用以儲存開機檢測訊號的資訊碼。第二儲存單元耦接處理單元，用以儲存開機檢測訊號的執行時間。透過此除錯裝置可以簡單的查看開機程序是否有異常，藉此預防伺服器的當機。

Description

除錯裝置及除錯方法

本發明關於一種除錯裝置，特別有關於一種適於一伺服器的除錯裝置與除錯方法。

在目前的伺服器中，當伺服器啟動時，基本輸入輸出系統(Basic Input Output System,BIOS)將會最先被啟動，以讓基本輸入輸出系統對伺服器內的硬體設備進行完整的檢驗和測試，此檢驗與測試的動作又被稱為開機自我測試(Power On Self Test,POST)。而當伺服器內的硬體設備通過檢驗與測試後，基本輸入輸出系統便會將伺服器內的硬體資訊交給作業系統，讓作業系統繼續完成開機的流程。但是，若伺服器中有某個元件或某個程序運作失常時，將使得開機程序停留在某個關卡而無法繼續正常開機。

因此，當開機程序中未進入作業系統之前，發生開機不正常的狀況時，只要去找出特定輸入輸出埠(IO Port)的代碼，例如Port 80，再找出此代碼所對應的檢查階段，就可以檢測出伺服器的哪個元件出現運作不正常的狀況。目前最常應用除錯的方式為利用配置於主機板上之除錯模組(Debug Module)來擷取Port 80的代碼，並將Port 80的代碼顯示出來，以供使用者判斷伺服器是否產生錯誤狀態。

然而，由於伺服器之主機板的空間有限，廠商在許許多多的考量下，往往會在出貨時將除錯模組從主機板上卸除，亦即出貨的主機板上不會配置有除錯模組，如此就無法得知Port 80之代碼的訊息，並造成後續伺服器之主機板量產後，不易進行除錯與錯誤分析。因此，如何提供 一個簡單而且有效的除錯裝置給使用者，將是一個重要的課題。

本揭露提出一種除錯裝置和除錯方法，可以讓使用者在進行除錯程序時，而不在需要花費大量的時間去找尋錯誤資訊的訊息意義，並可節省使用者檢查程序的時間及提升效能。

本揭露之一種除錯裝置，適於一伺服器，此伺服器包含一控制晶片。此除錯裝置包含有第一訊號傳輸單元、處理單元、第一儲存單元以及第二儲存單元。第一訊號傳輸單元耦接於控制晶片，用以接收一開機檢測訊號。處理單元耦接於第一訊號傳輸單元，用以接收開機檢測訊號，並擷取該開機檢測訊號的資訊碼，以及對應資訊碼之開機檢測訊號的執行時間。第一儲存單元耦接於處理單元，用以儲存開機檢測訊號的資訊碼。第二儲存單元耦接於處理單元，用以儲存開機檢測訊號的執行時間。

根據本揭露一實施例，前述除錯裝置更包含有第二訊號傳輸單元。第二訊號傳輸單元耦接於第一儲存單元與第二儲存單元，用以輸出第一儲存單元的資訊碼以及輸出第二儲存單元的執行時間。

根據本揭露一實施例，前述第二訊號傳輸單元包括有基板管理控制器(Baseboard Management Controller,BMC)介面。

根據本揭露一實施例，前述第一訊號傳輸單元包括有低腳位數介面(Low Pin Count,LPC)。

根據本揭露的一實施例，前述除錯裝置的第一訊號傳輸單元更耦接於第一儲存單元與第二儲存單元。第一訊號傳輸單元用以輸出第一儲存單元的資訊碼，以及第二儲存 單元的執行時間到控制晶片。

本揭露也提出一種除錯方法，適用於一伺服器上，此伺服器包括一控制晶片。此除錯方法包含下列步驟。接收控制晶片所產生的開機檢測訊號。擷取開機檢測訊號的資訊碼，以及對應資訊碼之開機檢測訊號的執行時間。儲存開機檢測訊號的資訊碼。儲存開機檢測訊號的執行時間。

根據本揭露的一實施例，前述除錯方法更包含有輸出開機檢測訊號的資訊碼，以及輸出開機檢測訊號的執行時間。

根據本揭露的一實施例，前述除錯方法包含有下列步驟。利用第一訊號傳輸單元輸出第一儲存單元內的開機檢測訊號的資訊碼，以及輸出第二儲存單元內的開機檢測訊號的執行時間。

根據本揭露的一實施例，前述除錯方法包含有下列步驟。利用第二訊號傳輸單元輸出第一儲存單元內的開機檢測訊號的資訊碼，以及輸出第二儲存單元內的開機檢測訊號的執行時間。

綜合以上所述，透過本揭露之一實施例的除錯裝置和其除錯方法可以達到：使用者可以從第一儲存單元內的資訊碼的表和對應資訊碼的第二儲存單元內的執行時間的表，簡單的看出哪個程序的執行時間太短或是太快。如果有程序的執行時間太快或太慢，那麼使用者可以直接對於疑問的程序做測試。節省了以往為了測試出哪個程序有問題而花費的大量時間。

以上之關於本揭露內容之說明及以下之實施方式之說明用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。

100‧‧‧伺服器

110‧‧‧除錯裝置

120‧‧‧第一訊號傳輸單元

130‧‧‧處理單元

140‧‧‧第一儲存單元

150‧‧‧第二儲存單元

160‧‧‧第二訊號傳輸單元

170‧‧‧控制晶片

172‧‧‧中央處理單元

174‧‧‧記憶體

176‧‧‧基本輸出輸入系統

178‧‧‧基板管理控制器

第1圖為根據本揭露之一實施例之伺服器的方塊示意圖。

第2圖為根據本揭露之另一實施例之伺服器的方塊示意圖。

第3圖為根據本揭露之一實施例的除錯方法流程圖。

第4圖為根據本揭露之另一實施例的除錯方法流程圖。

以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。

請參考『第1圖』，其為根據本揭露之一實施例之伺服器的方塊示意圖。伺服器100包括有一控制晶片170、一中央處理單元(Central Processing unit,CPU)172、一記憶體(Dual In-line Memory Module,DIMM)174、一基本輸入輸出系統(Basic Input Output System,BIOS)176、一基板管理控制器(Baseboard Management Controller,BMC)以及本揭露之除錯裝置110。其中，中央處理單元172耦接記憶體174，而控制晶片170則耦接於中央處理單元172與基本輸出輸入系統176。

並且，控制晶片170例如透過直接媒體介面(Direct Media Interface,DMI)匯流排耦接中央處理單元172。控制晶片170例如透過串列周邊介面(Serial Peripheral Interface,SPI)匯流排耦接基本輸入輸出系統176。而控制晶片170可以為主機板上的南橋晶片(South Bridge Chip,SB Chip)或平台控制集線器(Platform Controller Hub,PCH)晶片，但並不以此為限。因此，具有上述晶片之功能的晶片組都可以為本揭露的實施例中的控制晶片170。其中，中央處理單元172、記憶體174與基本輸入輸出系統記憶體176 不為本揭露的重點，故在此不再贅述。

除錯裝置110包括有一第一訊號傳輸單元120、一處理單元130、一第一儲存單元140、一第二儲存單元150以及一第二訊號傳輸單元160。

第一訊號傳輸單元120耦接控制晶片170，且第一訊號傳輸單元120可以包括一低腳位數(Low Pin Count,LPC)介面。第一訊號傳輸單元120用以從控制晶片170接收一開機檢測訊號。處理單元130耦接第一訊號傳輸單元120，用以接收開機檢測訊號。處理單元130接收開機檢測訊號之後，會擷取開機檢測訊號中的一資訊碼，以及擷取對應資訊碼之開機檢測訊號的一執行時間。

第一儲存單元140耦接於處理單元130，第一儲存單元140用以儲存處理單元130從開機檢訊號擷取出的資訊碼。第二儲存單元150耦接於處理單元130，第二儲存單元150用以儲存對應資訊碼的開機檢測訊號的執行時間。其中，第一儲存單元140和第二儲存單元150可以為動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)或是靜態隨機存取記憶體(Static random access memory,SRAM)，以及任何有上述特徵之記憶裝置。

在實際應用上，基本輸入輸出系統176會預先儲存多個開機自我測試碼(Power On Self Test Code,POST Code)，用來代表不同開機自我測試的階段。當伺服器100要進入某個開機自我測試的階段時，此階段所代表的開機自我測試碼數值會被送至特定輸入輸出埠(IO Port)，例如Port 80。

根據本揭露之一實施例中，控制晶片170會傳送對應開機自我測試碼的開機檢測訊號。第一訊號傳輸單元120接收到前述開機檢測訊號後，會將開機檢測訊號傳送給處理單元130。接著，處理單元130會將開機檢測訊號的資訊碼擷取出來，以及在開機檢測訊號中對應資訊碼的執行時間。其中，此資訊碼例如對應前述開機自我測試碼。處理單元130擷 取出資訊碼和對應資訊碼的執行時間之後，會分別將資訊碼儲存於第一儲存單元140以及將對應資訊碼的執行時間儲存於第二儲存單元150。

本實施例的除錯裝置110更包含有一第二訊號傳輸單元160。第二訊號傳輸單元160耦接於基板管理控制器178、第一儲存單元140以及第二儲存單元150。第二訊號傳輸單元160用以輸出第一儲存單元140中儲存的資訊碼，以及輸出第二儲存單元150中儲存的執行時間到基板管理控制器178。

當使用者得知伺服器100之開機過程中的狀況時，可以藉由基板管理控制器178經由第二訊號傳輸單元160，讀取第一儲存單元140的資訊碼以及第二儲存單元150的執行時間。接著，基板管理控制器178例如將所讀取之資訊碼以及執行時間傳送至一顯示單元，以顯示出資訊碼以及執行時間，以便於讓使用者可以檢視資訊碼以及對應資訊碼的執行時間是否產生異常。

進一步來說，使用者可以將顯示單元所顯示之對應資訊碼的執行時間與一預設執行時間進行比對，以確認出伺服器100於開機過程中是有產生異常。舉例來說，當比對出執行時間超出或短於預設執行時間時，表示伺服器100產生異常狀態，使用者可藉由找到對應此執行時間的資訊碼，而得知伺服器100於哪一個開機過程的程序產生錯誤。即使所有開機過程的程序可以完整執行，但上述過長或過短的執行時間卻可能是程序出現問題的徵兆。因此，使用者就可以針對執行時間過長或是過短的程序進行維護或是更新，避免整個開機程序被拖慢甚至是當機(Shut Down)的情形。

請參考『第2圖』所示，其為根據本揭露之另一實施例之伺服器的方塊示意圖。本實施例之伺服器200的內部元件、耦接方式及其相關操作與『第1圖』之伺服器100相似，可參考『第1圖』之實施例的說明，故在此不再贅述。其中，伺服器200之第一訊號傳輸單元120更耦接第一儲存單元140與第二儲存單元150，用以輸出第一儲存單元140的資訊碼 以及第二儲存單元150的執行時間至控制晶片170。接著，控制晶片170例如可將所讀取之資訊碼以及執行時間傳送至一顯示單元，以顯示出資訊碼以及執行時間，以便於讓使用者可以檢視資訊碼以及對應資訊碼的執行時間是否產生異常。並且，伺服器100是否產生異常的方式，可參考『第1圖』之實施方式的說明，故在此不再贅述。

在本實施例中，除了可藉由第二訊號傳輸單元160輸出第一儲存單元140所儲存的資訊碼以及第二儲存單元150所儲存的執行時間外，還可透過第一訊號傳輸單元120輸出第一儲存單元140所儲存的資訊碼以及第二儲存單元150中對應開機檢測訊號的資訊碼的執行時間。如此一來，使用者可以透過基板管理控制器178或控制晶片170，隨時隨地的要求第二訊號傳輸單元160或第一訊號傳輸單元120，輸出第一儲存單元140所儲存的資訊碼以及第二儲存單元150所儲存的執行時間，以檢視伺服器100是否有任何的異常情況發生，進而增加使用的便利性。

根據前述所舉出的實施例中，可以歸納出一種除錯方法。請參考『第3圖』，其為根據本揭露之一實施例的除錯方法流程圖。在步驟S200中，接收控制晶片所產生的開機檢測訊號。在步驟S210中，擷取開機檢測訊號的資訊碼，以及對應資訊碼之開機檢測訊號的執行時間。在步驟S220中，儲存開機檢測訊號的資訊碼。在步驟S230中，儲存開機檢測訊號的執行時間。

請參考『第4圖』，其為根據本揭露之另一實施例的除錯方法流程圖。在步驟S200中，接收控制晶片所產生的開機檢測訊號。在步驟S210中，擷取開機檢測訊號的資訊碼，以及對應資訊碼之開機檢測訊號的執行時間。在步驟S220中，儲存開機檢測訊號的資訊碼。在步驟S230中，儲存開機檢測訊號的執行時間。在步驟S240中，輸出開機檢測訊號的資訊碼以及開機檢測訊號的執行時間。

進一步來說，在一實施例中，步驟S240包含利用第一訊號傳輸單元，輸出第一儲存單元內的開機檢測訊號的資訊碼，以及第二儲存 單元內的開機檢測訊號的執行時間。在另一實施例中，步驟S240包含利用第二訊號傳輸單元，輸出第一儲存單元內的開機檢測訊號的該資訊碼，以及第二儲存單元內的開機檢測訊號的執行時間。

綜合以上所述，本揭露之一實施例的除錯裝置以除錯方法，藉由處理單元透過第一訊號傳輸單元，接收控制晶片所產生的開機檢測訊號，並擷取出開機檢測訊號的資訊碼以及對應此資訊碼的執行時間，且儲存資訊碼以及執行時間，再透過第一傳輸單元或第二傳輸單元輸出資訊碼以及執行時間。如此一來，可以簡單的得知伺服器的開機過程中是否有情況異常，以增加除錯的效率以及便利性。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

100‧‧‧伺服器

110‧‧‧除錯裝置

120‧‧‧第一訊號傳輸單元

130‧‧‧處理單元

140‧‧‧第一儲存單元

150‧‧‧第二儲存單元

160‧‧‧第二訊號傳輸單元

170‧‧‧控制晶片

172‧‧‧中央處理單元

174‧‧‧記憶體

176‧‧‧基本輸出輸入系統

178‧‧‧基板管理控制器

Claims (9)

1. 一種除錯裝置，適於一伺服器，該伺服器包括一控制晶片，該除錯裝置包含：一第一訊號傳輸單元，耦接該控制晶片，用以接收一開機檢測訊號；一處理單元，耦接該第一訊號傳輸單元，用以接收該開機檢測訊號，並擷取該開機檢測訊號的一資訊碼，以及對應該資訊碼之該開機檢測訊號的一執行時間；一第一儲存單元，耦接該處理單元，用以儲存該開機檢測訊號的該資訊碼；以及一第二儲存單元，耦接該處理單元，用以儲存該開機檢測訊號的該執行時間。
2. 如請求項1所述之除錯裝置，更包含：一第二訊號傳輸單元，耦接該第一儲存單元與該第二儲存單元，用以輸出該第一儲存單元的該資訊碼以及該第二儲存單元的該執行時間。
3. 如請求項2所述之除錯裝置，其中該第二訊號傳輸單元包括一基板管理控制器介面。
4. 如請求項1所述之除錯裝置，其中該第一訊號傳輸單元包括一低腳位數介面。
5. 如請求項1所述之除錯裝置，其中該第一訊號傳輸單元更耦接該第一儲存單元與該第二儲存單元，用以輸出該第一儲存單元的該資訊碼以及該第二儲存單元的該執行時間至該控制晶片。
6. 一種除錯方法，適用於一伺服器上，該伺服器包括一控制晶片，該除錯方法包含：接收該控制晶片所產生的一開機檢測訊號；擷取該開機檢測訊號的一資訊碼，以及對應該資訊碼之該開機檢測訊號的一執行時間； 儲存該開機檢測訊號的該資訊碼；以及儲存該開機檢測訊號的該執行時間。
7. 如請求項6所述之除錯方法，更包含：輸出該開機檢測訊號的該資訊碼以及該開機檢測訊號的該執行時間。
8. 如請求項7所述之除錯方法，包含：利用一第一訊號傳輸單元，輸出該第一儲存單元內的該開機檢測訊號的該資訊碼，以及該第二儲存單元內的該開機檢測訊號的該執行時間。
9. 如請求項7所述之除錯方法，包含：利用一第二訊號傳輸單元，輸出該第一儲存單元內的該開機檢測訊號的該資訊碼，以及該第二儲存單元內的該開機檢測訊號的該執行時間。