JPH1173764A - Ｄ−ｒａｍの種別判定方法 - Google Patents
Ｄ−ｒａｍの種別判定方法Info
- Publication number
- JPH1173764A JPH1173764A JP9231209A JP23120997A JPH1173764A JP H1173764 A JPH1173764 A JP H1173764A JP 9231209 A JP9231209 A JP 9231209A JP 23120997 A JP23120997 A JP 23120997A JP H1173764 A JPH1173764 A JP H1173764A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- type
- signal
- slot
- edo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
Abstract
(57)【要約】
【課題】Ｄ−ＲＡＭ制御回路がＩＤ読み取り回路等の付
加回路等が不要となり、通常のアクセクをサポートする
のみでＤ−ＲＡＭ毎の最大の性能を発揮する制御方法に
設定でき、しかもスロット数に関係なく同プロトコルを
もってＤ−ＲＡＭの種別を判別することが可能となり、
スロット数の追加によるコストの増加が発生しなくなる
Ｄ−ＲＡＭの種別判定方法とする。 【解決手段】ＥＤＯ ｔｙｐｅのタイミング条件で、Ｃ
ＡＳ信号の立ち上がり時から所定時間経過後、例えばＲ
ＡＳ信号の立ち上がりの直前にＤ−ＲＡＭのデータを読
み取り、“０”か否かを判定する。
加回路等が不要となり、通常のアクセクをサポートする
のみでＤ−ＲＡＭ毎の最大の性能を発揮する制御方法に
設定でき、しかもスロット数に関係なく同プロトコルを
もってＤ−ＲＡＭの種別を判別することが可能となり、
スロット数の追加によるコストの増加が発生しなくなる
Ｄ−ＲＡＭの種別判定方法とする。 【解決手段】ＥＤＯ ｔｙｐｅのタイミング条件で、Ｃ
ＡＳ信号の立ち上がり時から所定時間経過後、例えばＲ
ＡＳ信号の立ち上がりの直前にＤ−ＲＡＭのデータを読
み取り、“０”か否かを判定する。
Description
【０００１】
【発明の属する技術分野】本発明は、情報処理装置内に
設置される記憶媒体であるＤ−ＲＡＭ、特にＥＤＯ ｔ
ｙｐｅとＦａｓｔ ｐａｇｅ ｔｙｐｅの種別を判別す
る方法に関するものである。
設置される記憶媒体であるＤ−ＲＡＭ、特にＥＤＯ ｔ
ｙｐｅとＦａｓｔ ｐａｇｅ ｔｙｐｅの種別を判別す
る方法に関するものである。
【０００２】
【従来の技術】Ｄ−ＲＡＭの種類には大きく分類する
と、Ｆａｓｔ ｐａｇｅ ｔｙｐｅ、ＥＤＯ ｔｙｐ
ｅ、ｓｙｎｃｒｏｎｕｓ ｔｙｐｅの３通りに分けられ
る。このうち、Ｆａｓｔ ｐａｇｅ ｔｙｐｅ、ＥＤＯ
ｔｙｐｅについては、Ｄ−ＲＡＭのＩＣチップや、そ
れを搭載した一般的なＤ−ＲＡＭモジュールのピンアサ
インや、外形等の物理的条件は同等であり、使用する信
号線についても同等であるために、これらの識別は、外
見では判断しずらく、また、違和感無く搭載することが
可能である。
と、Ｆａｓｔ ｐａｇｅ ｔｙｐｅ、ＥＤＯ ｔｙｐ
ｅ、ｓｙｎｃｒｏｎｕｓ ｔｙｐｅの３通りに分けられ
る。このうち、Ｆａｓｔ ｐａｇｅ ｔｙｐｅ、ＥＤＯ
ｔｙｐｅについては、Ｄ−ＲＡＭのＩＣチップや、そ
れを搭載した一般的なＤ−ＲＡＭモジュールのピンアサ
インや、外形等の物理的条件は同等であり、使用する信
号線についても同等であるために、これらの識別は、外
見では判断しずらく、また、違和感無く搭載することが
可能である。
【０００３】これらのＤ−ＲＡＭまたはＤ−ＲＡＭモジ
ュールが情報処理装置内に存在する場合、従来のＤ−Ｒ
ＡＭの種別を判定する方法としては、種別を予めパーマ
ネント情報としてＤ−ＲＡＭの制御回路上の構成を固定
する方法、あるいはスロット単位に設けられたＩＤ情報
を読み取るための検出回路をスロット単位毎に追加する
方法があった。
ュールが情報処理装置内に存在する場合、従来のＤ−Ｒ
ＡＭの種別を判定する方法としては、種別を予めパーマ
ネント情報としてＤ−ＲＡＭの制御回路上の構成を固定
する方法、あるいはスロット単位に設けられたＩＤ情報
を読み取るための検出回路をスロット単位毎に追加する
方法があった。
【０００４】
【発明が解決しようとする課題】しかし、種別を予めパ
ーマネント情報としてＤ−ＲＡＭの制御回路上の構成を
固定する方法では、ＥＤＯ ｔｙｐｅを使用していても
能力を最大限に発揮させることが出来ず、パフォーマン
スを落としてしまうという問題があった。
ーマネント情報としてＤ−ＲＡＭの制御回路上の構成を
固定する方法では、ＥＤＯ ｔｙｐｅを使用していても
能力を最大限に発揮させることが出来ず、パフォーマン
スを落としてしまうという問題があった。
【０００５】また、スロット単位に設けられたＩＤ情報
を読み取るための検出回路を情報処理装置内に追加する
方法では、各スロット毎にＩＤを読み取るための回路を
必要とし（通常、１スロットにつき４bit を必要とす
る）、構成要素が増えてしまうという問題があった。
を読み取るための検出回路を情報処理装置内に追加する
方法では、各スロット毎にＩＤを読み取るための回路を
必要とし（通常、１スロットにつき４bit を必要とす
る）、構成要素が増えてしまうという問題があった。
【０００６】
【発明が解決しようとする課題】本発明は、上記問題に
鑑みてなされたものであり、情報処理装置内に設置され
たＤ−ＲＡＭの種別判定方法において、行アドレスを取
り込むためのタイミング信号であるＣＡＳ信号の立ち上
がり時から所定時間経過後にＤ−ＲＡＭのデータを読み
取るＤ−ＲＡＭの種別判定方法である。
鑑みてなされたものであり、情報処理装置内に設置され
たＤ−ＲＡＭの種別判定方法において、行アドレスを取
り込むためのタイミング信号であるＣＡＳ信号の立ち上
がり時から所定時間経過後にＤ−ＲＡＭのデータを読み
取るＤ−ＲＡＭの種別判定方法である。
【０００７】さらには、読み取り時を列アドレス信号を
取り込むためのタイミング信号であるＲＡＳ信号の立ち
上がりの直前としたＤ−ＲＡＭの種別判定方法である。
取り込むためのタイミング信号であるＲＡＳ信号の立ち
上がりの直前としたＤ−ＲＡＭの種別判定方法である。
【０００８】
【発明の実施の形態】以下、本発明の実施例を図面を用
いて説明する。図１は、情報処理装置内を示す構成概略
図であり、１は情報処理装置全体を制御するＣＰＵ、２
はＤ−ＲＡＭを制御する制御回路、３1 〜３n はＤ−Ｒ
ＡＭを搭載できるスロットであり、４は抵抗である。
いて説明する。図１は、情報処理装置内を示す構成概略
図であり、１は情報処理装置全体を制御するＣＰＵ、２
はＤ−ＲＡＭを制御する制御回路、３1 〜３n はＤ−Ｒ
ＡＭを搭載できるスロットであり、４は抵抗である。
【０００９】図２は、Ｆａｓｔ ｐａｇｅ ｔｙｐｅの
タイミング条件にて“０”を読み出す際のタイミングチ
ャートであり、行アドレスを取り込むためのタイミング
信号であるＣＡＳ信号の立ち上がり時点（Ｈｉｇｔとな
った時点）ＡでＤ−ＲＡＭのデータ出力がハイインピー
ダンス状態となり、Ｄ−ＲＡＭの端子容量と回路の浮遊
配線容量の和と図１に示す抵抗４の値で決まる時定数に
従い、“１”（Ｈｉｇｈ）の状態に向かって遷移する。
タイミング条件にて“０”を読み出す際のタイミングチ
ャートであり、行アドレスを取り込むためのタイミング
信号であるＣＡＳ信号の立ち上がり時点（Ｈｉｇｔとな
った時点）ＡでＤ−ＲＡＭのデータ出力がハイインピー
ダンス状態となり、Ｄ−ＲＡＭの端子容量と回路の浮遊
配線容量の和と図１に示す抵抗４の値で決まる時定数に
従い、“１”（Ｈｉｇｈ）の状態に向かって遷移する。
【００１０】図３は、ＥＤＯ ｔｙｐｅのタイミング条
件にて“０”を読み出す際のタイミングチャートであ
り、ＣＡＳ信号の立ち上がり時点Ｂではデータを保持し
続け、さらに列アドレスを取り込むためのタイミング信
号であるＲＡＳ信号の立ち上がり時点Ｃで初めてデータ
出力がハイインピーダンス状態となる。
件にて“０”を読み出す際のタイミングチャートであ
り、ＣＡＳ信号の立ち上がり時点Ｂではデータを保持し
続け、さらに列アドレスを取り込むためのタイミング信
号であるＲＡＳ信号の立ち上がり時点Ｃで初めてデータ
出力がハイインピーダンス状態となる。
【００１１】本発明では、Ｆａｓｔ ｐａｇｅ ｔｙｐ
ｅとＥＤＯ ｔｙｐｅのデータ読み取り時におけるデー
タ保持条件が異なる、すなわち、Ｆａｓｔ ｐａｇｅ
ｔｙｐｅはＣＡＳ信号の立ち上がり時にデータ出力がハ
イインピーダンス状態となるのに対し、ＥＤＯ ｔｙｐ
ｅはＣＡＳ信号が立ち上がりかつＲＡＳ信号があ立ち上
がった時にデータ出力がハイインピーダンス状態となる
という性質の違いを利用して、種別の判定を行うことを
特徴とする。
ｅとＥＤＯ ｔｙｐｅのデータ読み取り時におけるデー
タ保持条件が異なる、すなわち、Ｆａｓｔ ｐａｇｅ
ｔｙｐｅはＣＡＳ信号の立ち上がり時にデータ出力がハ
イインピーダンス状態となるのに対し、ＥＤＯ ｔｙｐ
ｅはＣＡＳ信号が立ち上がりかつＲＡＳ信号があ立ち上
がった時にデータ出力がハイインピーダンス状態となる
という性質の違いを利用して、種別の判定を行うことを
特徴とする。
【００１２】以下、本発明の種別判定方法を具体的に説
明するが、図４は、本発明の種別判定方法を示すタイミ
ングチャートであり、図５は、本発明の種別判定方法を
示すフローチャートである。なお、これらの制御は、全
てＣＰＵ１および制御回路２が行う。最初に、Ｄ−ＲＡ
Ｍが搭載されている可能性のあるスロット３1 〜３n に
対して、Ｆａｓｔ ｐａｇｅ ｔｙｐｅのモード（図２
参照）で各スロット３1 〜３n のＤ−ＲＡＭの有無を判
別し、アドレスの割付等行う（ｓｔｅｐ１）。ｓｔｅｐ
１については、一般的に知られている手法を用いれば良
い。
明するが、図４は、本発明の種別判定方法を示すタイミ
ングチャートであり、図５は、本発明の種別判定方法を
示すフローチャートである。なお、これらの制御は、全
てＣＰＵ１および制御回路２が行う。最初に、Ｄ−ＲＡ
Ｍが搭載されている可能性のあるスロット３1 〜３n に
対して、Ｆａｓｔ ｐａｇｅ ｔｙｐｅのモード（図２
参照）で各スロット３1 〜３n のＤ−ＲＡＭの有無を判
別し、アドレスの割付等行う（ｓｔｅｐ１）。ｓｔｅｐ
１については、一般的に知られている手法を用いれば良
い。
【００１３】次に、Ｄ−ＲＡＭが搭載されているスロッ
トのＤ−ＲＡＭに対して“０”、すなわちＬｏｗを書き
込む（ｓｔｅｐ２、図４のＤ）。次に、ＥＤＯ ｔｙｐ
ｅのタイミング条件（図３参照）で、ＣＡＳ信号の立ち
上がり時Ｅから所定時間経過後に書き込んだ内容を各ス
ロット毎に読み込む（ｓｔｅｐ３）。図４に示すよう
に、本実施例では、ＲＡＳ信号が立ち上がる直前Ｆで読
み込んでいるが、Ｆａｓｔ ｐａｇｅ ｔｙｐｅが
“０”と判定できないだけの時間が経過した後に読み込
めば良い。
トのＤ−ＲＡＭに対して“０”、すなわちＬｏｗを書き
込む（ｓｔｅｐ２、図４のＤ）。次に、ＥＤＯ ｔｙｐ
ｅのタイミング条件（図３参照）で、ＣＡＳ信号の立ち
上がり時Ｅから所定時間経過後に書き込んだ内容を各ス
ロット毎に読み込む（ｓｔｅｐ３）。図４に示すよう
に、本実施例では、ＲＡＳ信号が立ち上がる直前Ｆで読
み込んでいるが、Ｆａｓｔ ｐａｇｅ ｔｙｐｅが
“０”と判定できないだけの時間が経過した後に読み込
めば良い。
【００１４】次に、“０”（Ｌｏｗ）を読み込んだか否
かを判定し（ｓｔｅｐ４）、０でなければＦａｓｔ ｐ
ａｇｅ ｔｙｐｅ（ｓｔｅｐ５）、０であればＥＤＯ
ｔｙｐｅ（ｓｔｅｐ６）と判定する。最後に、全スロッ
トを検知したか否かを判断し（ｓｔｅｐ７）、していな
い場合にはｓｔｅｐ３〜ｓｔｅｐ７の処理を繰り返して
終了する。
かを判定し（ｓｔｅｐ４）、０でなければＦａｓｔ ｐ
ａｇｅ ｔｙｐｅ（ｓｔｅｐ５）、０であればＥＤＯ
ｔｙｐｅ（ｓｔｅｐ６）と判定する。最後に、全スロッ
トを検知したか否かを判断し（ｓｔｅｐ７）、していな
い場合にはｓｔｅｐ３〜ｓｔｅｐ７の処理を繰り返して
終了する。
【００１５】
【発明の効果】以上説明したように、本発明のＤ−ＲＡ
Ｍの種別判別方法によれば、ＣＡＳ信号の立ち上がり時
から所定時間経過後に前記Ｄ−ＲＡＭのデータを読み取
ることによって、抵抗を追加し、使用するデータバス幅
のうち１bit にのみ対応するような構成とするのみで、
Ｄ−ＲＡＭ制御回路がＩＤ読み取り回路等の付加回路が
不要となり、通常のアクセクをサポートするのみでＤ−
ＲＡＭ毎の最大の性能を発揮する制御方法に設定するこ
とができ、しかもスロット数に関係なく同プロトコルを
もってＤ−ＲＡＭの種別を判別することが可能となり、
スロット数の追加によるコストの増加が発生しなくな
る。
Ｍの種別判別方法によれば、ＣＡＳ信号の立ち上がり時
から所定時間経過後に前記Ｄ−ＲＡＭのデータを読み取
ることによって、抵抗を追加し、使用するデータバス幅
のうち１bit にのみ対応するような構成とするのみで、
Ｄ−ＲＡＭ制御回路がＩＤ読み取り回路等の付加回路が
不要となり、通常のアクセクをサポートするのみでＤ−
ＲＡＭ毎の最大の性能を発揮する制御方法に設定するこ
とができ、しかもスロット数に関係なく同プロトコルを
もってＤ−ＲＡＭの種別を判別することが可能となり、
スロット数の追加によるコストの増加が発生しなくな
る。
【図１】 本発明の情報処理装置の構成概略図である。
【図２】 本発明のFast page typeのタイミングチャー
トである。
トである。
【図３】 本発明のEDO typeのタイミングチャートであ
る。
る。
【図４】 本発明のＤ−ＲＡＭの種別判定方法を示すタ
イミングチャートである。
イミングチャートである。
【図５】 本発明のＤ−ＲＡＭの種別判定方法を示すフ
ローチャートである。
ローチャートである。
１：ＣＰＵ ２：制御回路 ３1 〜３n ：スロット ４：抵抗
Claims (2)
- 【請求項１】情報処理装置内に設置されたＤ−ＲＡＭの
種別判定方法において、行アドレスを取り込むためのタ
イミング信号であるＣＡＳ信号の立ち上がり時から所定
時間経過後に前記Ｄ−ＲＡＭのデータを読み取ることを
特徴とするＤ−ＲＡＭの種別判定方法。 - 【請求項２】読み取り時を列アドレス信号を取り込むた
めのタイミング信号であるＲＡＳ信号の立ち上がりの直
前としたことを特徴とする請求項１に記載のＤ−ＲＡＭ
の種別判定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9231209A JPH1173764A (ja) | 1997-08-27 | 1997-08-27 | Ｄ−ｒａｍの種別判定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9231209A JPH1173764A (ja) | 1997-08-27 | 1997-08-27 | Ｄ−ｒａｍの種別判定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1173764A true JPH1173764A (ja) | 1999-03-16 |
Family
ID=16920055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9231209A Pending JPH1173764A (ja) | 1997-08-27 | 1997-08-27 | Ｄ−ｒａｍの種別判定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1173764A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9632537B2 (en) | 2013-09-23 | 2017-04-25 | Apple Inc. | Electronic component embedded in ceramic material |
| US9678540B2 (en) | 2013-09-23 | 2017-06-13 | Apple Inc. | Electronic component embedded in ceramic material |
| US9692113B2 (en) | 2014-02-12 | 2017-06-27 | Apple Inc. | Antenna on sapphire structure |
| US10052848B2 (en) | 2012-03-06 | 2018-08-21 | Apple Inc. | Sapphire laminates |
| US10386889B2 (en) | 2013-12-11 | 2019-08-20 | Apple Inc. | Cover glass for an electronic device |
| US10406634B2 (en) | 2015-07-01 | 2019-09-10 | Apple Inc. | Enhancing strength in laser cutting of ceramic components |
-
1997
- 1997-08-27 JP JP9231209A patent/JPH1173764A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10052848B2 (en) | 2012-03-06 | 2018-08-21 | Apple Inc. | Sapphire laminates |
| US9632537B2 (en) | 2013-09-23 | 2017-04-25 | Apple Inc. | Electronic component embedded in ceramic material |
| US9678540B2 (en) | 2013-09-23 | 2017-06-13 | Apple Inc. | Electronic component embedded in ceramic material |
| US10386889B2 (en) | 2013-12-11 | 2019-08-20 | Apple Inc. | Cover glass for an electronic device |
| US9692113B2 (en) | 2014-02-12 | 2017-06-27 | Apple Inc. | Antenna on sapphire structure |
| US10406634B2 (en) | 2015-07-01 | 2019-09-10 | Apple Inc. | Enhancing strength in laser cutting of ceramic components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010003198A1 (en) | Method for timing setting of a system memory | |
| KR100351653B1 (ko) | 메모리 모듈 식별 장치 및 방법 | |
| US7487413B2 (en) | Memory module testing apparatus and method of testing memory modules | |
| US6421765B1 (en) | Method and apparatus for selecting functional space in a low pin count memory device | |
| JPH1173764A (ja) | Ｄ−ｒａｍの種別判定方法 | |
| US6819598B2 (en) | Memory module self identification | |
| US7315928B2 (en) | Apparatus and related method for accessing page mode flash memory | |
| US6948057B2 (en) | Memory modules storing therein boot codes and method and device for locating same | |
| JP2003345669A (ja) | メモリアクセスエラーを防止するシステム及び方法 | |
| US20040137805A1 (en) | Method and a system for detecting bus width, an electronic device, and a peripheral device | |
| US7278015B2 (en) | Methods and devices for DRAM initialization | |
| US6839857B2 (en) | Interrupt controller in an interface device or information processing system | |
| US6115773A (en) | Circuit for detecting improper bus termination on a SCSI bus | |
| JP3702080B2 (ja) | メモリ管理装置及び情報処理装置 | |
| JP4374416B2 (ja) | Ｓｐｉメモリのアクセスモード自動判別方法と判別装置 | |
| JP2005157760A (ja) | 情報処理装置、ｐｃカード制御回路及び制御方法 | |
| JP2001243121A (ja) | メモリを搭載したボードにおける回路の不良発見方法 | |
| US5809264A (en) | Interface with device having unusual access time and method thereof | |
| CN116524990A (zh) | 一种amd系统之动态随机存取存储器模块的检测系统 | |
| JPH11328089A (ja) | Ｐｃｉバスインタフェース用デバイスにおけるｉｄ情報書き込み回路 | |
| JP3691340B2 (ja) | メモリアクセス制御回路 | |
| JPH09306196A (ja) | 半導体装置 | |
| JPH08129888A (ja) | 書込み制御信号の入力回路 | |
| JPH10111831A (ja) | メモリ制御回路 | |
| JPH10320268A (ja) | メモリ実装判別回路およびこれを用いたメモリコントロール回路 |