JP5159024B2

JP5159024B2 - 半導体装置

Info

Publication number: JP5159024B2
Application number: JP2005021919A
Authority: JP
Inventors: 潤小山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2004-01-30
Filing date: 2005-01-28
Publication date: 2013-03-06
Anticipated expiration: 2025-01-28
Also published as: JP2005244212A

Description

本発明は、データの送受信が可能な半導体装置に関する。

近年、半導体装置の開発が進められ、ＣＰＵやメモリとして用いられている。そのうち、消費電力が大きな半導体装置は、必要なバッテリの大型化や、冷却用のファンの必要性が生じ、電子機器自体が大型化するという問題があった。そこで、高熱伝導性と低弾性を同時に満足するように、配線基板とパッケージとを接着する構造を有する複合型半導体装置を提供するものがある（特許文献１参照）。
特開平７−７４２８２号公報

ところで、データの送受信が可能な半導体装置の開発が進められており、このような半導体装置は、無線タグ、ＲＦＩＤタグなどと呼ばれる。現在実用化されているものは、アンテナと半導体基板を用いて形成された回路（ＩＣチップ）とを有しているものが多い。ＩＣチップは、複数のトランジスタを有するが、当該複数のトランジスタのしきい値電圧は全て固定である。

無線タグは、アンテナから電源を供給するため、電源の安定化が難しく、消費電力を極力抑制することが必要であった。また、無線タグの機能として、記憶媒体からの情報の読み出しや暗号解析等の複雑な処理が挙げられるが、後者の暗号解析等の複雑な処理を行うためには、消費電力が増加するという問題が生じていた。消費電力が増加すると、強力な電磁波を入力する必要があるため、リーダライタの消費電力の増加、他の装置や人体への悪影響などの不具合が生じていた。また、無線タグとリーダライタとの通信距離に制約が生じてしまうことがあった。

上記の実情を鑑み、本発明は、消費電力を極力抑制することで電源の安定化を実現する半導体装置の提供を課題とする。また本発明は、暗号解析等の複雑な処理を行っても、電源が不安定にならず、電源の安定化を実現する半導体装置の提供を課題とする。さらに、強力な電磁波を入力する必要がなく、リーダライタとの通信距離を改善した半導体装置の提供を課題とする。

上述した従来技術の課題を解決するために、本発明においては以下の手段を講じる。

本発明の半導体装置は、複数のトランジスタを含むロジック部及びメモリ部と、前記ロジック部及び前記メモリ部の一方又は両方の動作頻度を検出する検出部と、前記検出部の検出結果に基づき、前記ロジック部及び前記メモリ部の一方又は両方にしきい値制御信号を供給するしきい値制御部と、アンテナとを有する。そして、複数のトランジスタの各々は、論理信号が入力される第１のゲート電極と、前記しきい値制御信号が入力される第２のゲート電極と、半導体膜とを有し、前記第２のゲート電極上に前記半導体膜が設けられ、前記半導体膜上に前記第１のゲート電極が設けられることを特徴とする。

また本発明の半導体装置は、複数のトランジスタが設けられた基板を有することを特徴とする。又は、複数のトランジスタとアンテナが設けられた基板を有することを特徴とする。又は、複数のトランジスタが設けられた基板と、アンテナが設けられた支持体とを有し、複数のトランジスタとアンテナが接続するように、基板と支持体を固着することを特徴とする。

また本発明の半導体装置が含む基板は、ガラス基板又は可撓性を有する基板であることを特徴とする。また、ロジック部は、制御回路、演算回路、入出力回路、電源回路、クロック発生回路、データ復調／変調回路及びインターフェイス回路から選択された複数を有することを特徴とする。また、検出部は、プログラム、又は前記プログラムを記憶する記憶媒体であることを特徴とする。

上記構成を有する本発明は、低消費電力化を実現した半導体装置を提供することができる。従って、暗号解析等の複雑な処理を行っても、電源が不安定にならず、安定な動作を実現した半導体装置を提供することができる。また、強力な電磁波を入力する必要がなく、さらに、リーダライタとの通信距離を改善した半導体装置を提供することができる。

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。

本発明の半導体装置１０は、ロジック部１１、メモリ部１２、検出部１３、しきい値制御部１４及びアンテナ１５を有する（図１参照）。本発明の半導体装置１０は、非接触でデータを交信する機能を有し、ロジック部１１は、電源回路、クロック発生回路、データ復調／変調回路、インターフェイス回路、制御回路、演算回路及び入出力回路から選択された複数である。制御回路、演算回路及び入出力回路の３つの要素は、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）を構成する要素である。電源回路は、アンテナ１５から入力された交流信号を基に、半導体装置の内部の各回路に用いられる各種電源を生成する回路である。クロック発生回路は、アンテナ１５から入力された交流信号を基に、半導体装置内の各回路に用いられる各種クロックを生成する回路である。データ復調／変調回路は、リーダライタ１８と交信するデータを復調／変調する機能を有する。アンテナ１５は、電磁波の送受信を行う機能を有する。リーダライタ１８は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、ロジック部１１は上記構成に制約されず、様々な構成に成りうるものであり、例えば、電源電圧の補償回路や暗号処理専用ハードウエアといった他の構成要素を追加した構成であってもよい。また、メモリ部１２は、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、ＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、ＦｅＲＡＭ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、マスクＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、フューズ式ＰＲＯＭ（ＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、反フューズ式ＰＲＯＭ、ＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）及びフラッシュメモリ等から選択された一つ又は複数に相当する。

ロジック部１１とメモリ部１２は複数のトランジスタを含む。複数のトランジスタの各々は、論理信号が入力される第１のゲート電極と、しきい値制御信号が入力される第２のゲート電極を有する。そこで、以下には、第１のゲート電極と第２のゲート電極を有するトランジスタの構造について説明する（図２（Ａ）（Ｂ）参照）。なお、図面では、複数のトランジスタの一例として、Ｎ型トランジスタ２１と、Ｐ型トランジスタ２２を例示する。

Ｎ型トランジスタ２１、Ｐ型トランジスタ２２は、ガラス、石英、プラスチックなどの有機樹脂、金属酸化物やシリコンからなる基板２０上に設けられる。Ｎ型トランジスタ２１は、第１のゲート電極３３と、ソース・ドレイン領域（不純物領域ともよぶ）２６、２７及びチャネル形成領域３０を含む半導体膜と、第２のゲート電極２３とを含む。Ｐ型トランジスタ２２は、第１のゲート電極３４と、ソース・ドレイン領域２８、２９及びチャネル形成領域３１を含む半導体膜と、第２のゲート電極２４とを含む。第１のゲート電極３３、３４と半導体膜との間には、第１のゲート絶縁膜３２が設けられる。第２のゲート電極２３、２４と半導体膜との間には、第２のゲート絶縁膜２５が設けられる。また、基板２０上には、ソース・ドレイン領域２６〜２９に接続するソース・ドレイン配線３５〜３７が設けられる。

次に、上記のように、第１のゲート電極と第２のゲート電極を有するトランジスタのドレイン電流（Ｉｄ）−ゲート電圧（Ｖｇ）特性について説明する（図２（Ｃ）参照）。曲線９１はトランジスタの第２のゲート電極に正の電圧を印加した場合の特性を示し、曲線９２は第２のゲート電極に０Ｖの電圧を印加した場合の特性を示し、曲線９３は第２のゲート電極に負の電圧を印加した場合の特性を示す。

図示するように、第２のゲート電極に正の電圧を印加すると、曲線は左にシフトし、しきい値電圧が低くなる。一方、第２のゲート電極に負の電圧を印加すると、曲線は右にシフトし、しきい値電圧が高くなる。本発明は、この現象を利用し、高速動作が必要な場合は、第２のゲート電極に正の電圧を印加し、しきい値電圧を低くする。一方、漏れ電流を低減して、低消費電力化を図る場合は、第２のゲート電極に負の電圧を印加して、しきい値電圧を高くする。

検出部１３は、ロジック部１１及びメモリ部１２の動作頻度を検出する動作頻度検出手段と、ロジック部１１及びメモリ部１２の動作モードを判別する判別手段とを有する（図３参照）。動作頻度検出手段は、一定期間にある命令が何回使用されたかをカウントする機能を有する。判別手段は、動作頻度検出手段の出力と、メモリに記憶された基準値とを比較し、動作頻度検出手段の出力が基準値以下であれば、第１のモード（待機モード）と判別する。逆に、動作頻度検出手段の出力が基準値以上であれば、第２のモード（活性モード）と判別する。検出部１３は、プログラム、又は前記プログラムが記録された記憶媒体に相当する。
なお、基準値を記憶するメモリは、半導体装置の内部と外部のどちらに設けてもよい。

しきい値制御部１４は、メモリ６３、Ｄ／Ａ変換部６４及びバッファ６５を有する（図３参照）。メモリ６３は、検出部１３から検出結果のデータを受け取り、当該データを格納する。Ｄ／Ａ変換部６４は、格納したデータをアナログ電圧に変換する。バッファ６５は、アナログ電圧をバッファ出力する。バッファ６５はしきい値制御信号を出力する。この際、待機モードと判別したロジック部１１及びメモリ部１２のブロックのトランジスタには、しきい値電圧を高くするしきい値制御信号を出力する。同様に、活性モードと判別したロジック部１１及びメモリ部１２のブロックのトランジスタには、しきい値電圧を低くするしきい値制御信号を出力する。トランジスタのしきい値電圧を高く設定するしきい値制御信号を供給すると、待機モードのブロックを構成するトランジスタを確実にオフすることができる。従って、漏れ電流を抑制し、低消費電力化を実現する。一方、トランジスタのしきい値電圧を低く設定するしきい値制御信号を供給すると、活性モードのブロックを構成するトランジスタの高速動作を実現する。

なお、本発明は、待機モードと活性モードの両方のモードのブロックにしきい値制御信号を供給するという上記の記載に制約されず、待機モードと活性モードのどちらか一方のモードのブロックにのみしきい値制御信号を供給してもよい。また、しきい値制御部１４の構成は、上記構成に制約されない。例えば、ロジック部１１及びメモリ部１２が複数のブロックから構成される場合は、ブロック毎に、メモリ６３、Ｄ／Ａ変換部６４及びバッファ６５を設けてもよい。

また、上記の記載は非接触型の半導体装置について説明するものであるが、本発明はこれに制約されず、接触型でもよい。

検出部１３が含む動作頻度検出手段と判別手段の構成について、図４を用いて説明する。動作頻度検出手段は、アドレスコンパレータ７１、アドレスメモリ７２、カウンタ７３、リセット信号発生回路７４を含む。判別手段は、判別回路７５、判別基準データメモリ７６を含む。

アドレスコンパレータ７１は、アドレスバス７０とアドレスメモリ７２に接続し、当該アドレスバス７０から第１のアドレスデータが入力される。アドレスコンパレータ７１は、第１のアドレスデータと、アドレスメモリ７２から入力された第２のアドレスデータを比較する。そして、第１のアドレスデータと第２のアドレスデータが一致した場合には、カウンタ７３に一致を表す信号を出力する。カウンタ７３は、アドレスコンパレータ７１の出力をカウントする。リセット信号発生回路７４は、カウンタ７３に定期的にリセット信号を出力する。
例えば、カウンタ７３にリセット信号が０．０１秒間に１回入力されるとすると、カウンタ７３は０．０１秒間に第１のアドレスデータと第２のアドレスデータが何回一致したかをカウントする。
なおカウンタ７３は、公知のリセット端子付きカウンタを用いればよい。またリセット信号発生回路７４は、クロック信号等の固定周波数の信号を必要な数だけ分周すればよい。

判別回路７５は、カウンタ７３の出力と、判別基準データメモリ７６に記憶された基準値とを比較する。そして、カウンタ７３の出力が、基準値以上であった場合、しきい値電圧を下げるしきい値制御信号を供給するように、しきい値制御部１４を動作させる。一方、カウンタ７３の出力が、基準値以下であった場合、しきい値電圧を高くするしきい値制御信号を供給するように、しきい値制御部１４を動作させる。より詳しくは、カウンタ７３の出力から、判別基準データメモリ７６に記憶された基準値の値を減算し、差がプラスから０になった時点、差がマイナスから０になった時点で、しきい値制御部１４を動作させる。また、差が０からマイナスになった時点、０からプラスになった時点でしきい値制御部１４を動作させる。

なお、カウンタ７３の出力から、判別基準データメモリ７６に記憶された基準値の値を減算し、差がプラスから０になった時点、差がマイナスから０になった時点では、しきい値制御部１４は、しきい値電圧を下げるしきい値制御信号を供給するか、しきい値電圧を高くするしきい値制御信号を供給するか、または、しきい値制御部１４は、しきい値制御信号の供給を停止する。また、カウンタ７３の出力から、判別基準データメモリ７６に記憶された基準値の値を減算し、差が０からマイナスになった時点では、しきい値制御部１４は、しきい値電圧を高くするしきい値制御信号を供給する。また、カウンタ７３の出力から、判別基準データメモリ７６に記憶された基準値の値を減算し、差が０からプラスになった時点では、しきい値制御部１４は、しきい値電圧を低くするしきい値制御信号を供給する。

次に、アドレスコンパレータ７１の構成について説明する。ここでは、簡単のため、４ビットの場合を例示する。アドレスバス７０とアドレスメモリ７２の各ビットのアドレスデータは、ＥＸＯＲ回路７７〜８０の入力ノードに入力される。そして、ＥＸＯＲ回路７７〜８０の出力は、ＮＯＲ回路８１の入力ノードに入力される。ＮＯＲ回路８１の出力ノードは、ラッチ回路８２に接続する。ラッチ回路８２にはラッチパルスが入力され、当該ラッチパルスにより、オン／オフの切り換え終了後のデータをラッチする。なおラッチ回路８２は、動作の切り換え時のグリッジを防止するためのもので、必須の構成要素ではない。

上記に挙げた本発明の５つの構成要素（ロジック部１１、メモリ部１２、検出部１３、しきい値制御部１４及びアンテナ１５）のうち、ロジック部１１の詳しい構成について、ＣＰＵに相当する半導体装置を一例に挙げて、図５を用いて説明する。

ＣＰＵに相当する半導体装置は、タイミングコントロール５１、命令デコーダ５２、レジスタアレイ５３、アドレスロジックアンドバッファ５４、データバスインターフェイス５５、ＡＬＵ（ＡｒｉｔｈｍｅｔｉｃＬｏｇｉｃＵｎｉｔ）５６、命令レジスタ５７、検出部１３及びしきい値制御部１４を有する。タイミングコントロール５１は、外部からの命令を受け取り、それを内部用の情報に変換して他のブロックに送り出したり、内部の動作に応じてメモリデータの読み込みや書き込みなどの指示を外部に与えたりする。命令デコーダ５２は、外部の命令を内部用の命令に変換する。レジスタアレイ５３は、揮発性メモリであって、データを一時的に保管する。アドレスロジックアンドバッファ５４は、外部メモリのアドレスを指定する。データバスインターフェイス５５は、外部のメモリ等にデータを供給したり、外部のメモリのデータを読み込んだりする。ＡＬＵ５６は演算を行う。命令レジスタ５７は命令を一時的に記憶する。

ロジック部１１は、タイミングコントロール５１、命令デコーダ５２、レジスタアレイ５３、アドレスロジックアンドバッファ５４、データバスインターフェイス５５、ＡＬＵ５６及び命令レジスタ５７に相当する。検出部１３は、ロジック部１１が有する各回路としきい値制御部１４とに接続する。しきい値制御部１４は、ロジック部１１が有する各回路と検出部１３とに接続する。

本発明の半導体装置は、非接触でのデータの読み出しと書き込みが可能であることを特徴としており、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別されるが、いずれの方式を用いてもよい。データの伝送に用いるアンテナ１５は２通りの設け方があり、１つは複数のトランジスタが設けられた基板２０上にアンテナ１５を設ける場合（図６（Ａ）（Ｃ）参照）、もう１つは複数のトランジスタが設けられた基板２０上に端子部を設けて、当該端子部に接続するようにアンテナ１５を設ける場合（図６（Ｂ）（Ｄ）参照）である。ここでは、基板２０上に設けられた複数のトランジスタを素子群８５と呼ぶ。

前者の構成（図６（Ａ）（Ｃ））の場合、基板２０上に、ロジック部１１等を構成する素子群８５と、アンテナ１５として機能する導電膜を設ける。図示する構成では、ソース・ドレイン配線と同じレイヤーにアンテナ１５として機能する導電膜を設けている。しかしながら、本発明は上記構成に制約されず、第１のゲート電極又は第２のゲート電極と同じレイヤーにアンテナ１５を設けてもよいし、素子群８５を覆うように絶縁膜を設けて、当該絶縁膜上にアンテナ１５を設けてもよい。

後者の構成（図６（Ｂ）（Ｄ））の場合、基板２０上に、素子群８５と端子部８６を設ける。図示する構成では、端子部８６として、素子群８５が含むトランジスタのソース・ドレイン配線を用いている。そして、端子部８６とアンテナ１５が接続するように、基板２０と基板（支持体）８４とが固着されている。基板２０と基板８４の間には、導電性粒子８７と樹脂８８（このような導電性粒子８７と樹脂８８を含むものは異方性導電ペーストとよばれる）が設けられている。

素子群８５は、大きな面積の基板上に複数形成し、その後、分断することで完成させれば、安価なものを提供することができる。このときに用いる基板としては、石英基板、ガラス基板等が挙げられるが、その面積に制約がないガラス基板を用いることが好適である。

素子群８５が含む複数のトランジスタは、複数の層に渡って設けられていてもよい。複数の層に渡る素子群８５を形成する際には、層間絶縁膜を用いるが、当該層間絶縁膜の材料として、エポキシ樹脂やアクリル樹脂等の樹脂材料、透過性を有するポリイミド樹脂等の樹脂材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む材料、無機材料を用いるとよい。
シロキサン系の化合物材料とは、珪素と酸素との結合で骨格構造が構成され置換基に少なくとも水素を含む材料、又は、置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも１種を有する材料が挙げられる。また、層間絶縁膜の材料として、層間で発生する寄生容量の減少を目的として、低誘電率（ｌｏｗ−ｋ）材料を用いるとよい。寄生容量が減少すれば、高速の動作を実現し、また、低消費電力化を実現する。

素子群８５が含む複数のトランジスタは、非晶質半導体、微結晶半導体、多結晶半導体、有機半導体等のいずれの半導体を活性層として用いてもよいが、特に、良好な特性のトランジスタを得るために、金属元素を触媒として結晶化した活性層、レーザ照射法により結晶化した活性層を用いるとよい。また、プラズマＣＶＤ法により、ＳｉＨ₄／Ｆ₂ガス、ＳｉＨ₄／Ｈ₂ガスを用いて形成した半導体層や、前記半導体層にレーザ照射を行ったものを活性層として用いるとよい。

また、素子群８５が含む複数のトランジスタは、２００度から６００度の温度（好適には３５０度から５００度）で結晶化した結晶質半導体層（低温ポリシリコン層）や、６００度以上の温度で結晶化した結晶質半導体層（高温ポリシリコン層）を用いることができる。なお、基板上に高温ポリシリコン層を作成する場合は、ガラス基板だけでなく、石英基板を使用してもよい。

素子群８５が含むトランジスタの活性層（特にチャネル形成領域）には、１×１０¹⁹ａｔｏｍｓ／ｃｍ³〜１×１０²²ａｔｏｍｓ／ｃｍ³の濃度、好適には１×１０¹⁹ａｔｏｍｓ／ｃｍ³〜５×１０²⁰ａｔｏｍｓ／ｃｍ³の濃度で、水素又はハロゲン元素を添加するとよい。そうすると、欠陥が少ないため、クラックが生じにくい活性層を得ることができる。

また、素子群８５が含むトランジスタを包むように、又は素子群８５自身を包むように、アルカリ金属等の汚染物質をブロックするバリア膜を設けるとよい。そうすると、汚染されることがなく、信頼性が向上した素子群８５を提供することができる。なおバリア膜とは、窒化珪素膜、窒化酸化珪素膜又は酸化窒化珪素膜等である。

また、素子群８５が含むトランジスタの活性層の厚さは、２０ｎｍ〜２００ｎｍ、好ましくは４０ｎｍ〜１７０ｎｍ、さらに好ましくは４５ｎｍ〜５５ｎｍ、１４５ｎｍ〜１５５ｎｍ、さらに好ましくは５０ｎｍ、１５０ｎｍとするとよい。そうすると、折り曲げても、クラックが生じにくい素子群８５を提供することができる。

また、素子群８５が含むトランジスタの活性層を構成する結晶は、キャリアの流れる方向（チャネル長方向）と平行に延びる結晶粒界を有するように形成するとよい。このような活性層は、連続発振レーザ（ＣＷＬＣ）や、１０ＭＨｚ以上、好ましくは６０〜１００ＭＨｚで動作するパルスレーザで形成するとよい。

また、素子群８５が含むトランジスタのＳ値（サブスレッシュホールド値）は０．３５Ｖ／ｄｅｃ以下（好ましくは０．０９〜０．２５Ｖ／ｄｅｃ）、移動度１０ｃｍ²／Ｖｓ以上の特性を有するとよい。このような特性は、活性層を、連続発振レーザや、１０ＭＨｚ以上で動作するパルスレーザで形成すれば、実現する。

また、素子群８５は、リングオシレータレベルで１ＭＨｚ以上、好適には１０ＭＨｚ以上（３〜５Ｖにて）の特性を有する。又は、ゲートあたりの周波数特性を１００ｋＨｚ以上、好適には１ＭＨｚ以上（３〜５Ｖにて）を有する。換言すると、素子群８０は、リングオシレータのゲート１段あたりの遅延時間を１μｓｅｃ以下、好適には１００ｎｓｅｃ以下（３〜５Ｖにて）の特性を有する。

また、素子群８５はガラスや石英からなる基板２０上に設ける。そのまま使用してもよいが、より付加価値をつけるために、基板２０上の素子群８５を剥離し（図７（Ａ）参照）、当該素子群８５を可撓性の基板５９に貼り合わせてもよい（図７（Ｂ）参照）。可撓性を有する基板２０としては、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等のプラスチック基板、ポリテトラフルオロエチレンからなる基板又はセラミック基板等が挙げられる。

基板２０からの素子群８５の剥離は、あらかじめ基板２０と素子群８５との間に剥離層を設けておいて、剥離層をエッチング剤により除去することで行う方法か、又は、剥離層をエッチング剤により部分的に除去し、その後、基板２０と素子群８５とを物理的に剥離する方法を用いればよい。なお、物理的手段によって剥離されるとは、外部からストレスが与えられて剥離されることを指し、例えば、ノズルから吹き付けられるガスの風圧や超音波等からストレスを与えられて剥離することである。

また、基板２０からの素子群８５の剥離は、（１）耐熱性の高い基板２０と素子群８５の間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化して、当該素子群８５を剥離する方法、（２）耐熱性の高い基板２０と素子群８５の間に水素を含む非晶質珪素膜を設け、レーザ光の照射またはエッチングにより当該非晶質珪素膜を除去することで、当該素子群８５を剥離する方法、（３）素子群８５が形成された耐熱性の高い基板２０を機械的に削除又は溶液やＣｌＦ₃、ＣｌＦ₂、ＣｌＦ、ＢｒＦ₃等のガスによるエッチングで除去することで、当該素子群８５を切り離す方法等を用いればよい。また、剥離した素子群８５の基板５９への貼り付けは、市販の接着剤を用いればよく、例えば、エポキシ樹脂系接着剤や樹脂添加剤等の接着材を用いればよい。

上記のように、素子群８５を、可撓性を有する第２の基板５９に貼り合わせると、厚さが薄く、軽く、落下しても割れにくく、フレキシブルな半導体装置を提供することができる（図７（Ｃ）参照）。また、可撓性を有するため、曲面や異形の形状上に貼り合わせることが可能となり、多種多様の用途が実現する。例えば、薬の瓶のような曲面上に、本発明の半導体装置の一形態である無線タグ６１を密着して貼り合わせることができる（図７（Ｄ）参照）。さらに、基板２０を再利用すれば、半導体装置の低コスト化を実現する。また、可撓性を有する基板５９は、基板２０と比較して安価なために、半導体装置の低コスト化を実現する。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。

本実施例は、剥離プロセスを用いて、フレキシブルな無線タグを構成する場合について説明する（図１０（Ａ）参照）。無線タグは、フレキシブルな保護層２３０１と、アンテナ２３０４を含むフレキシブルな保護層２３０３と、剥離プロセスにより形成する素子群２３０２とを有する。保護層２３０３上に形成されたアンテナ２３０４は、素子群２３０２に電気的に接続する。図示する構成では、アンテナ２３０４は保護層２３０３上にのみ形成されているが、本発明はこの構成に制約されず、アンテナ２３０４を保護層２３０１上にも形成してもよい。なお、素子群２３０２と、保護層２３０１、２３０３との間には、窒化珪素膜等からなるバリア膜を形成するとよい。そうすると、素子群２３０２が汚染されることなく、信頼性を向上させた無線タグを提供することができる。

アンテナ２３０４は、銀、銅、またはそれらでメッキされた金属であることが望ましい。素子群２３０２とアンテナ２３０４とは、異方性導電膜を用いてＵＶ処理又は超音波処理を行うことで接続するが、本発明はこの方法に制約されず、様々な方法を用いることができる。

保護層２３０１、２３０３に挟まれた素子群２３０２の厚さは、５μｍ以下、好ましくは０．１μｍ〜３μｍの厚さを有するように形成するとよい（断面構造を示す図１０（Ｂ）参照）。また、保護層２３０１、２３０３を重ねたときの厚さをｄとしたとき、保護層２３０１、２３０３の厚さは、好ましくは（ｄ／２）±３０μｍ、さらに好ましくは（ｄ／２）±１０μｍとする。また、保護層２３０１、２３０３の厚さは１０μｍ〜２００μｍであることが望ましい。さらに、素子群２３０２の面積は５ｍｍ角（２５ｍｍ²）以下であり、望ましくは０．３ｍｍ角〜４ｍｍ角（０．０９ｍｍ²〜１６ｍｍ²）の面積を有するとよい。

保護層２３０１、２３０３は、有機樹脂材料で形成されているため、折り曲げに対して強い特性を有する。また、剥離プロセスにより形成した素子群２３０２自体も、単結晶半導体に比べて、折り曲げに対して強い特性を有する。そして、素子群２３０２と、保護層２３０１、２３０３とは空隙がないように、密着させることができるため、完成した無線タグ自体も折り曲げに対して強い特性を有する。このような保護層２３０１、２３０３で囲われた素子群２３０２は、他の個体物の表面または内部に配置しても良いし、紙の中に埋め込んでも良い。

剥離プロセスにより形成する素子群を、曲面を有する基板に貼る場合について説明する（図１０（Ｃ）参照）。図面では、剥離プロセスにより形成する素子群から選択された１つのトランジスタを図示する。このトランジスタは、電流が流れる方向に直線状である。換言すると、このトランジスタは、電流が流れる方向と、基板が弧を描く方向が垂直になるように配置される。つまり、ドレイン電極２３０５〜ゲート電極２３０７〜ソース電極２３０６の位置は直線状である。そして、電流が流れる方向と、基板が弧を描く方向は垂直に配置される。このような配置にすれば、基板が折り曲げられて、弧を描いても、応力の影響が少なく、素子群が含むトランジスタの特性の変動を抑制することができる。

また、応力を起因とした、トランジスタなどのアクティブ素子の破壊を防止するために、アクティブ素子の活性領域（シリコンアイランド部分）の面積は、基板全体の面積に対して、５％〜５０％（好ましくは５〜３０％）にすることが望ましい。ＴＦＴなどのアクティブ素子の存在しない領域には、下地絶縁膜材料、層間絶縁膜材料及び配線材料が主として設けられる。トランジスタ等の活性領域以外の面積は、基板全体の面積の６０％以上であることが望ましい。このようにすると、曲げやすく、しかしながら高い集積度を有する半導体装置を提供することができる。

本発明の半導体装置の用途は広範にわたるが、例えば、本発明の半導体装置の一形態である無線タグは、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図８（Ａ）参照）。証書類とは、運転免許証、住民票等を指す（図８（Ｂ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図８（Ｃ）参照）。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図８（Ｄ）参照）。書籍類とは、書物、本等を指す（図８（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図８（Ｆ）参照）。身の回り品とは、鞄、眼鏡等を指す（図８（Ｇ）参照）。乗物類とは、自転車等の車両、船舶等を指す（図８（Ｈ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビ受像機（テレビ装置、テレビジョン装置、薄型テレビジョン装置）、携帯電話等を指す。紙幣、硬貨、有価証券類、証書類、無記名債券類等に無線タグを設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に無線タグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に無線タグを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。無線タグの設け方としては、物品の表面に貼ったり、物品に埋め込んだりするとよい。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。

このように、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、表示部９４を含む携帯端末の側面にリーダライタ９５を設けて、品物９７の側面に本発明の半導体装置の一形態である無線タグ９６を設ける場合が挙げられる（図９（Ａ）参照）。この場合、リーダライタ９５に無線タグ９６をかざすと、表示部９４に品物９７の原材料や原産地、流通過程の履歴等の情報が表示されるシステムになっている。従来であれば、品物９７の情報は、ラベルに記載された情報に限られてしまうが、無線タグ９６を設けることにより、より多くの情報を得ることができる。また、別の例として、ベルトコンベアの脇にリーダライタ９５を設ける場合が挙げられる（図９（Ｂ）参照）。この場合、品物９７の検品を簡単に行うことができる。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。

本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の構成を説明する図。本発明の半導体装置の使用形態を説明する図。本発明の半導体装置の使用形態を説明する図。本発明の半導体装置の構成を説明する図。

Claims

無線で電力が供給される半導体装置であって、
前記半導体装置は、フレキシブルな第１の保護層と、フレキシブルな第２の保護層と、
前記第１の保護層と前記第２の保護層との間に配置された素子群とを有し、
前記素子群の厚さは５μｍ以下であり、
前記第１の保護層の厚さは１０μｍ〜２００μｍであり、
前記第２の保護層の厚さは１０μｍ〜２００μｍであり、
前記素子群は、前記第１の保護層及び前記第２の保護層と密着され、
前記素子群は、ロジックと、メモリとを有し、
前記ロジックは、第１のトランジスタを有し、
前記メモリは、第２のトランジスタを有し、
前記第１及び第２のトランジスタはそれぞれ、第１のゲート電極及び第２のゲート電極と、前記第１のゲート電極と前記第２のゲート電極の間に設けられた半導体層とを有し、
前記第１のゲート電極には、論理信号を入力することができ、前記第２のゲート電極にはしきい値制御信号を入力することができ、
前記しきい値制御信号は、前記第１及び第２のトランジスタのしきい値電圧を高くすることができる第１の信号と、前記第１及び第２のトランジスタのしきい値電圧を低くすることができる第２の信号とを有し、
前記論理信号によりオフを選択された第１のトランジスタにおいて、前記第１の信号が入力された第１のトランジスタの漏れ電流は、前記第１の信号が入力されないときより小さくなり、
前記論理信号によりオフを選択された第２のトランジスタにおいて、前記第１の信号が入力された第２のトランジスタの漏れ電流は、前記第１の信号が入力されないときより小さくなり、
前記第２の信号が入力された第１のトランジスタは、前記第２の信号が入力されないときより高速に動作し、
前記第２の信号が入力された第２のトランジスタは、前記第２の信号が入力されないときより高速に動作し、
アドレスバスから供給される第１のアドレスデータと、アドレスメモリから供給される第２のアドレスデータとを比較して、一致を表す信号をカウンタに出力する機能を有するアドレスコンパレータを有し、
前記カウンタは、前記第１のアドレスデータと、前記第２のアドレスデータとが一致した回数をカウントする機能を有し、
所定期間内で、前記カウンタからの出力が基準値以下である場合、待機モードである第１のモードと判定され、前記カウンタからの出力が基準値より大きい場合、活性モードである第２のモードと判定され、
前記第１のモードと判定されたとき、前記第１の信号は、前記第１及び第２のトランジスタへ入力され、
前記第２のモードと判定されたとき、前記第２の信号は、前記第１及び第２のトランジスタへ入力されることを特徴とする半導体装置。