JP2010538371A - 動的コア切り替え - Google Patents

動的コア切り替え Download PDF

Info

Publication number
JP2010538371A
JP2010538371A JP2010523107A JP2010523107A JP2010538371A JP 2010538371 A JP2010538371 A JP 2010538371A JP 2010523107 A JP2010523107 A JP 2010523107A JP 2010523107 A JP2010523107 A JP 2010523107A JP 2010538371 A JP2010538371 A JP 2010538371A
Authority
JP
Japan
Prior art keywords
core
asymmetric
module
application
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010523107A
Other languages
English (en)
Other versions
JP5257711B2 (ja
JP2010538371A5 (ja
Inventor
スタルジャ、サハット
チェン、ホン−イ
サカルダ、プレマナンド
エヌ． フラートン、マーク
ヒーブ、ジェイ
Original Assignee
マーベル ワールド トレード リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マーベル ワールド トレード リミテッド filed Critical マーベル ワールド トレード リミテッド
Publication of JP2010538371A publication Critical patent/JP2010538371A/ja
Publication of JP2010538371A5 publication Critical patent/JP2010538371A5/ja
Application granted granted Critical
Publication of JP5257711B2 publication Critical patent/JP5257711B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/3017—Runtime instruction translation, e.g. macros
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/3017—Runtime instruction translation, e.g. macros
    • G06F9/30174—Runtime instruction translation, e.g. macros for non-native instruction set, e.g. Javabyte, legacy code
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/461—Saving or restoring of program or task context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/485—Task life-cycle, e.g. stopping, restarting, resuming execution
    • G06F9/4856—Task life-cycle, e.g. stopping, restarting, resuming execution resumption being on a different machine, e.g. task migration, virtual machine migration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G06F9/4893—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues taking into account power or heat criteria
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Telephone Function (AREA)

Abstract

システムは、第１の非対称コア、第２の非対称コア、およびコア切り替えモジュールを含む。第１の非対称コアは、システムが第１のモードで動作するときにアプリケーションを実行し、システムが第２のモードで動作するときに休止している。第２の非対称コアは、システムが第２のモードで動作しているときにアプリケーションを実行する。コア切り替えモジュールは、第１のモードと第２のモードとの間でシステムの動作を切り替える。コア切り替えモジュールは、第１の制御信号を受信した後、第１の非対称コアによるアプリケーションの処理を選択的に停止する。コア切り替えモジュールは、第１の非対称コアの第１の状態を、第２の非対称コアに転送する。第２の非対称コアは、第２のモードにおいて、アプリケーションの実行を再開する。
【選択図】図３A

Description

関連出願の相互参照
本出願は、２００８年６月２５日出願の米国特許出願第１２／１４５，６６０号、２００７年８月２７日出願の米国仮特許出願第６０／９６８，１４３号、２００７年１０月１０日出願の米国仮特許出願第６０／９７８，９３６号、２００７年１０月２２日出願の米国仮特許出願第６０／９８１，６０６号、２００８年１月２１日出願の米国仮特許出願第６１／０２２，４３１号、２００８年２月１８日出願の米国仮特許出願第６１／０２９，４７６号、２００８年５月１日出願の米国仮特許出願第６１／０４９，６４１号、および２００８年６月２日出願の米国仮特許出願第６１／０５８，０５０号の優先権を主張する。本出願は、２００６年９月１２日出願の米国仮特許出願第６０／８２５，３６８号、２００６年８月２４日出願の米国仮特許出願第６０／８２３，４５３号、および２００６年８月１０日出願の米国仮特許出願第６０／８２２，０１５号の利益を主張する、２００６年９月２０日出願の米国特許出願第１１／５２３，９９６号の一部継続出願である。上記出願の開示は、参照することにより本明細書にその全内容が組み入れられる。
本出願は、モバイルコンピューティングデバイスに関し、より具体的には、モバイルコンピューティングデバイスのマルチコア処理システムのコアの動的な切り替えに関する。
本明細書に記載される背景的な説明は、開示の前後関係を概略的に提示することを目的としている。現在示されている発明者の研究は、この背景の項、および、その他出願の時点で先行技術として認定されない可能性のある説明の態様で説明されている範囲において、本開示に対する先行技術として明示的にも暗示的にも認められるものではない。
携帯電話、ＭＰ３プレーヤ、グローバルポジショニングシステム（ＧＰＳ）デバイス等のモバイルコンピューティングデバイスは、典型的には、電線電力および電池電力の両方を使用して電力供給される。モバイルコンピューティングデバイスは、典型的には、プロセッサ、メモリおよびディスプレイを含み、それらは、動作中電力を消費する。プロセッサは、一般に、より処理集中的でない単純なアプリケーション、およびより処理集中的な複雑なアプリケーションの両方を実行する。したがって、処理速度等のプロセッサの能力は、典型的には、実行される最も処理集中的なアプリケーションの性能要件に適合するように選択される。
モバイルコンピューティングデバイスの１つの大きな制限は、充電することなく電池を使用してデバイスが動作可能な時間に関連する。処理集中的アプリケーションの性能要件に適合する高速プロセッサの使用は、一般に電力消費を増加させ、これは比較的短い電池寿命となる。
図１Ａおよび１Ｂを参照すると、デスクトップ型およびラップトップ型コンピュータは、複数のプロセッサ集積回路（ＩＣ）、または複数のコアを備える単一のプロセッサＩＣを使用する。これらのシステムは、異なる種類のものであり得る。本明細書において使用される場合、プロセッサという用語は、１つ以上の処理コアを備えるＩＣを指すために使用される。マルチコアプロセッサは、２つ以上の処理コアを備えるＩＣ、システムオンチップ（ＳＯＣ）、またはシステムインパッケージ（ＳＩＰ）を指す。
図１Ａにおいて、主プロセッサ２および１つ以上の副プロセッサ３を備える非対称マルチプロセッサ（ＭＰ）システム１が示されている。非対称ＭＰシステム１はまた、主コアおよび副コアを備える単一のＩＣまたはＳＯＣとして実現することができる。主プロセッサ２は、副プロセッサ３とは異なる命令セットアーキテクチャ（ＩＳＡ）を有する。オペレーティングシステム（ＯＳ）は、主プロセッサ２上で動作することができる。アプリケーションは、副プロセッサ３上で動作することができる。副プロセッサ３は、ＯＳのスレッドを実行せず、ＯＳスケジューラに不可視となり得る。リアルタイムＯＳ（ＲＴＯＳ）に対するＯＳドライバインタフェースは、副プロセッサ３上で動作することができる。省力化および主プロセッサ２のデューティサイクルの低減のために、主要な機能を副プロセッサ３にオフロードすることができる。単なる一例として、非対称ＭＰシステム１は、特殊目的の処理（例えば、ビデオ、３Ｄグラフィック等）に使用することができる。副プロセッサ３は、アプリケーションが実行されるとき、主プロセッサ２に加えて追加的に動作し得るため、非対称ＭＰシステム１は、大量の電力を消費し得る。
図１Ｂにおいて、対称ＭＰシステム５は、Ｎ個の同一プロセッサを備えることができ、Ｎは１より大きい整数である。対称ＭＰシステム５もまた、Ｎ個の同一コアを備える単一のＩＣまたはＳＯＣとして実現することができる。Ｎは、ＭＰシステム５の処理負荷に比例し得る。Ｎ個のプロセッサは、同じＩＳＡを使用する。Ｎ個のプロセッサは、ＯＳスケジューラに可視となり得る。Ｎ個のプロセッサは、メモリおよび入力／出力（Ｉ／Ｏ）を含むシステムリソースへの透過的なアクセスを有することができる。処理負荷に依存して、Ｎ個のプロセッサのうちの１つ以上を使用してアプリケーションを実行することができる。対称ＭＰシステム５の高コストおよび高電力消費は、このアーキテクチャを、より低コストのモバイルデバイスには不適切とする傾向がある。
システムは、第１の非対称コア、第２の非対称コア、およびコア切り替えモジュールを備える。第１の非対称コアは、システムが第１のモードで動作するときにアプリケーションを実行し、システムが第２のモードで動作するときに休止する。第２の非対称コアは、システムが第２のモードで動作しているときにアプリケーションを実行する。コア切り替えモジュールは、第１のモードと第２のモードとの間でシステムの動作を切り替える。コア切り替えモジュールは、第１の制御信号を受信した後、第１の非対称コアによるアプリケーションの処理を選択的に停止する。コア切り替えモジュールは、第１の非対称コアの第１の状態を、第２の非対称コアに転送する。第２の非対称コアは、第２のモードにおいて、アプリケーションの実行を再開する。
別の特徴において、第１の制御信号は、割り込みが無効であることを示す。
別の特徴において、第２のモード中、第２の非対称コアがアプリケーションの実行を再開するときに、第２の非対称コアは命令翻訳なしに命令を実行する。
他の特徴において、該システムは、アプリケーションにサービスを提供するオペレーティングシステム（ＯＳ）をさらに備える。コア切り替えモジュールは、第１の非対称コアと第２の非対称コアとの間で、ＯＳに対して透過的にアプリケーションの実行を切り替える。
他の特徴において、第１の非対称コアの第１の最大速度は、第２の非対称コアの第２の最大速度より大きい。第１の非対称コアは、所定の周波数より高い周波数で動作する。第２の非対称コアは、所定の周波数より低い周波数で動作する。第１の非対称コアの第１の最大動作電力レベルは、第２の非対称コアの第２の最大動作電力レベルより大きい。
他の特徴において、第１の非対称コアは、第１の命令セットアーキテクチャ（ＩＳＡ）を使用する。第２の非対称コアは、第２のＩＳＡを使用する。第１のＩＳＡは、第２のＩＳＡと互換性を有する。第１のＩＳＡの命令の第１のセットは、第２のＩＳＡの命令の第２のセットのスーパーセットである。第１のセットは、第２のセットより多くの命令を含む。
別の特徴において、ＯＳは、カーネルを備える。コア切り替えモジュールは、カーネルのレベルより高位で実行される。
他の特徴において、該システムは、ハイパーバイザモジュールをさらに備える。コア切り替えモジュールは、ハイパーバイザモジュールと統合される。
他の特徴において、コア切り替えモジュールは、コア切り替えモジュールが第１の非対称コアによるアプリケーションの処理を選択的に停止するときに、第１の状態を保存する。コア切り替えモジュールは、第２の非対称コアを起動し、第１の状態を使用して第２の非対称コアを初期化する。割り込みは、第２の非対称コアがアプリケーションの実行を再開した後に有効化される。コア切り替えモジュールは、第２の非対称コアが起動したときに第１の非対称コアを停止する。第１の非対称コアが停止した後は、第１の非対称コアに電力が供給されないか、または待機電力が供給される。
他の特徴において、該システムは、第１の非対称コアと通信するレベル２（Ｌ２）キャッシュをさらに備える。第１の非対称コアが停止した後は、Ｌ２キャッシュに電力が供給されないか、または待機電力が供給される。
他の特徴において、コア切り替えモジュールは、第２の非対称コアが起動できなかったときに第１の状態を使用して第１の非対称コアを初期化する。第１の非対称コアは、第１のモードにおいて、アプリケーションの実行を再開し、割り込みが有効化される。
他の特徴において、コア切り替えモジュールは、第２のモードと第１のモードとの間でシステムの動作を切り替える。コア切り替えモジュールは、第１の制御信号を受信した後、第２の非対称コアによるアプリケーションの処理を選択的に停止する。コア切り替えモジュールは、第２の非対称コアの第２の状態を、第１の非対称コアに転送する。第１の非対称コアは、第１のモードにおいて、アプリケーションの実行を再開する。第１の制御信号は、割り込みが無効であることを示す。
別の特徴において、第１のモード中、第１の非対称コアがアプリケーションの実行を再開するときに、命令翻訳なしに命令が実行される。
他の特徴において、該システムは、アプリケーションにサービスを提供するオペレーティングシステム（ＯＳ）をさらに備える。コア切り替えモジュールは、第２の非対称コアと第１の非対称コアとの間で、ＯＳに対して透過的にアプリケーションの実行を切り替える。
他の特徴において、コア切り替えモジュールは、コア切り替えモジュールが第２の非対称コアによるアプリケーションの処理を選択的に停止するときに、第２の状態を保存する。コア切り替えモジュールは、第１の非対称コアを起動し、第２の状態を使用して第１の非対称コアを初期化する。割り込みは、第１の非対称コアがアプリケーションの実行を再開した後に有効化される。
他の特徴において、該システムは、第１の非対称コアと通信するレベル２（Ｌ２）キャッシュをさらに備える。第１の非対称コアが起動した後に、Ｌ２キャッシュに電力が供給される。
他の特徴において、コア切り替えモジュールは、第１の非対称コアが起動したときに第２の非対称コアを停止する。第２の非対称コアが停止した後は、第２の非対称コアに電力が供給されないか、または待機電力が供給される。
他の特徴において、コア切り替えモジュールは、第１の非対称コアが起動できなかったときに第２の状態を使用して第２の非対称コアを初期化する。第２の非対称コアは、第２のモードにおいて、アプリケーションの実行を再開し、割り込みが有効化される。
別の特徴において、該システムは、アプリケーションのコア使用率、リソース使用率、および動作性能のうちの少なくとも１つに基づき第２の制御信号を生成するコアプロファイルモジュールをさらに備える。
他の特徴において、該システムは、第２の制御信号に基づきコア変更シーケンス（ＣＣＳ）を開始するＣＣＳモジュールをさらに備える。コア切り替えモジュールは、ＣＣＳに基づき、第１および第２の非対称コアのうちの一方と、第１および第２の非対称コアのうちの他方との間でアプリケーションの実行を切り替える。
他の特徴において、ＣＣＳモジュールは、アプリケーションによる第２の非対称コアのコア使用率が、第１の所定の閾値以上である場合、ＣＣＳを開始する。ＣＣＳモジュールは、アプリケーションによる第２の非対称コアのコア使用率が、第１の所定の期間、第２の所定の閾値以上である場合、ＣＣＳを開始する。ＣＣＳモジュールは、第２の非対称コアの予想コア使用率が、第３の所定の閾値以上である場合、ＣＣＳを開始する。予想コア使用率は、アプリケーションの種類およびアプリケーションの実行の履歴のうちの少なくとも１つに基づき決定される。ＣＣＳモジュールは、アプリケーションによる第１の非対称コアのコア使用率が、第４の所定の閾値以下である場合、ＣＣＳを開始する。ＣＣＳモジュールは、アプリケーションによる第１の非対称コアのコア使用率が、第２の所定の期間、第５の所定の閾値以下である場合、ＣＣＳを開始する。
別の特徴において、ＣＣＳモジュールは、アプリケーションの種類、アプリケーションの数、ならびに第１および第２の非対称コアのうちの一方により実行される命令の種類のうちの少なくとも１つに基づき、前記ＣＣＳを開始する。
別の特徴において、コアプロファイルモジュールは、第１および第２の非対称コアのうちの一方と、第１および第２の非対称コアのうちの他方との間でアプリケーションの実行が切り替えられる回数に基づき、第２の制御信号を生成する。
他の特徴において、該システムは、システムの電力消費を制御し、第２の制御信号および電力消費に基づき第３の制御信号を生成する、電力制御モジュールをさらに備える。システムは、第３の制御信号に基づきコア変更シーケンス（ＣＣＳ）を開始するＣＣＳモジュールをさらに備える。コア切り替えモジュールは、ＣＣＳに基づき、第１および第２の非対称コアのうちの一方と、第１および第２の非対称コアのうちの他方との間でアプリケーションの実行を切り替える。
別の特徴において、該システムは、第２の制御信号に基づき周波数変更シーケンス（ＦＣＳ）を開始し、ＦＣＳに基づき第１および第２の非対称コアのうちの少なくとも１つの動作周波数を選択する、ＦＣＳモジュールをさらに備える。
別の特徴において、該システムは、第２の制御信号に基づき電圧変更シーケンス（ＶＣＳ）を開始し、ＶＣＳに基づき第１および第２の非対称コアのうちの少なくとも１つの供給電圧を選択する、ＶＣＳモジュールをさらに備える。
別の特徴において、該システムは、システムが第１のモードと第２のモードとの間で動作を切り替えるときに割り込みを無効化し、システムが第２のモードと第１のモードとの間で動作を切り替えるときに割り込みを無効化する、電力管理モジュールをさらに備える。
他の特徴において、該システムは、複数の第１の非対称コアをさらに備える。コア切り替えモジュールは、システムが第１のモードで動作するときに、ＣＣＳに基づき、複数の第１の非対称コアのうちの２つ以上を選択的に動作状態および休止状態にする。
別の特徴において、該システムは、コア切り替えモジュールと選択的に通信し、割り込みを受信し、アプリケーションから第１の信号を受信し、割り込みおよび第１の信号を、コア切り替えモジュールにより動作状態にされた第１および第２の非対称コアのうちの一方にルーティングする、グルーロジックモジュールをさらに備える。
別の特徴において、システムオンチップ（ＳＯＣ）が、システムを備える。
別の特徴において、システムインパッケージ（ＳＩＰ）が、システムを備える。
さらに他の特徴において、方法は、第１のモードで動作するときに第１の非対称コアを使用してアプリケーションを実行するステップを含む。第１の非対称コアは、第２のモードで動作するときに休止している。該方法は、コア切り替えモジュールを使用して、第１のモードと第２のモードとの間で動作を切り替えるステップをさらに含む。該方法は、第１の制御信号を受信した後、コア切り替えモジュールを使用して第１の非対称コアによるアプリケーションの処理を選択的に停止するステップをさらに含む。該方法は、コア切り替えモジュールを使用して、第１の非対称コアの第１の状態を第２の非対称コアに転送するステップと、第２の非対称コアを使用して、第２のモードにおいてアプリケーションの実行を再開するステップとをさらに含む。
別の特徴において、該方法は、割り込みを無効化するステップと、第１の制御信号を介して割り込みが無効であることを示すステップとをさらに含む。
別の特徴において、該方法は、第２のモード中、第２の非対称コアがアプリケーションの実行を再開するときに、命令翻訳なしに命令を実行するステップをさらに含む。
別の特徴において、該方法は、オペレーティングシステム（ＯＳ）を介してアプリケーションにサービスを提供するステップと、コア切り替えモジュールを使用して、第１の非対称コアと第２の非対称コアとの間で、ＯＳに対して透過的にアプリケーションの実行を切り替えるステップとをさらに含む。
他の特徴において、該方法は、第１の最大速度で第１の非対称コアを選択的に動作させるステップと、第２の最大速度で第２の非対称コアを選択的に動作させるステップとをさらに含む。第１の最大速度は、第２の最大速度よりも大きい。該方法は、第１の最大動作電力レベルで第１の非対称コアを選択的に動作させるステップと、第２の最大動作電力レベルで第２の非対称コアを選択的に動作させるステップとをさらに含む。第１の最大動作電力レベルは、第２の最大動作電力レベルよりも大きい。該方法は、所定の周波数より高い周波数で第１の非対称コアを選択的に動作させるステップと、所定の周波数より低い周波数で第２の非対称コアを選択的に動作させるステップとをさらに含む。
他の特徴において、該方法は、第１の命令セットアーキテクチャ（ＩＳＡ）を使用して第１の非対称コアを動作させるステップと、第２のＩＳＡを使用して第２の非対称コアを動作させるステップとをさらに含む。第１のＩＳＡは、第２のＩＳＡと互換性を有する。該方法は、第１のＩＳＡの命令の第１のセットを使用して第１の非対称コアを動作させるステップと、第２のＩＳＡの命令の第２のセットを使用して第２の非対称コアを動作させるステップとをさらに含む。第１のセットは、第２のセットのスーパーセットである。第１のセットは、第２のセットより多くの命令を含む。
別の特徴において、該方法は、ＯＳのカーネルを提供するステップと、カーネルのレベルより高位でコア切り替えモジュールを実行するステップとをさらに含む。
別の特徴において、該方法は、ハイパーバイザモジュールを提供するステップと、コア切り替えモジュールをハイパーバイザモジュールと統合するステップとをさらに含む。
他の特徴において、該方法は、コア切り替えモジュールが第１の非対称コアによるアプリケーションの処理を選択的に停止するときに、第１の状態を保存するステップをさらに含む。該方法は、第２の非対称コアを起動するステップと、第１の状態を使用して第２の非対称コアを初期化するステップとをさらに含む。該方法は、第２の非対称コアがアプリケーションの実行を再開した後に割り込みを有効化するステップをさらに含む。該方法は、第２の非対称コアが起動したときに第１の非対称コアを停止するステップと、第１の非対称コアが停止した後は、第１の非対称コアに電力を供給しないか、または待機電力を供給するステップとをさらに含む。
他の特徴において、該方法は、レベル２（Ｌ２）キャッシュを提供するステップをさらに含む。第１の非対称コアは、第１の非対称コアが動作状態であるときにＬ２キャッシュと通信する。該方法は、第１の非対称コアが停止した後は、Ｌ２キャッシュに電力を供給しないか、または待機電力を供給するステップをさらに含む。
別の特徴において、該方法は、第２の非対称コアが起動できなかったときに第１の状態を使用して第１の非対称コアを初期化するステップと、第１のモードにおいて第１の非対称コアを使用してアプリケーションの実行を再開するステップと、割り込みを有効化するステップとをさらに含む。
別の特徴において、該方法は、コア切り替えモジュールを使用して、第２のモードと第１のモードとの間で動作を切り替えるステップと、割り込みが無効であることを示す第１の制御信号を受信した後に、コア切り替えモジュールを使用して、第２の非対称コアによるアプリケーションの処理を選択的に停止するステップと、コア切り替えモジュールを使用して、第２の非対称コアの第２の状態を第１の非対称コアに転送するステップと、第１の非対称コアを使用して第１のモードにおいてアプリケーションの実行を再開するステップとをさらに含む。
別の特徴において、該方法は、第１のモード中、第１の非対称コアがアプリケーションの実行を再開するときに、命令翻訳なしに命令を実行するステップをさらに含む。
別の特徴において、該方法は、オペレーティングシステム（ＯＳ）を介してアプリケーションにサービスを提供するステップと、コア切り替えモジュールを使用して、第２の非対称コアと第１の非対称コアとの間で、ＯＳに対して透過的にアプリケーションの実行を切り替えるステップとをさらに含む。
他の特徴において、該方法は、コア切り替えモジュールが第２の非対称コアによるアプリケーションの処理を選択的に停止するときに、第２の状態を保存するステップをさらに含む。該方法は、第１の非対称コアを起動するステップと、第２の状態を使用して第１の非対称コアを初期化するステップとをさらに含む。該方法は、第１の非対称コアがアプリケーションの実行を再開した後に割り込みを有効化するステップをさらに含む。
他の特徴において、該方法は、レベル２（Ｌ２）キャッシュを提供するステップをさらに含む。第１の非対称コアは、第１の非対称コアが動作状態であるときにＬ２キャッシュと通信する。該方法は、第１の非対称コアが起動した後に、Ｌ２キャッシュに電力を供給するステップをさらに含む。
他の特徴において、該方法は、第１の非対称コアが起動したときに第２の非対称コアを停止するステップと、第２の非対称コアが停止した後は、第２の非対称コアに電力を供給しないか、または待機電力を供給するステップとをさらに含む。
別の特徴において、該方法は、第１の非対称コアが起動できなかったときに第２の状態を使用して第２の非対称コアを初期化するステップと、第２のモードにおいて第２の非対称コアを使用してアプリケーションの実行を再開するステップと、割り込みを有効化するステップとをさらに含む。
別の特徴において、該方法は、アプリケーションのコア使用率、リソース使用率、および動作性能のうちの少なくとも１つに基づき第２の制御信号を生成するステップをさらに含む。
別の特徴において、該方法は、第２の制御信号に基づきコア変更シーケンス（ＣＣＳ）を開始するステップと、コア切り替えモジュールを使用して、ＣＣＳに基づき、第１および第２の非対称コアのうちの一方と、第１および第２の非対称コアのうちの他方との間でアプリケーションの実行を切り替えるステップとをさらに含む。
他の特徴において、該方法は、アプリケーションによる第２の非対称コアのコア使用率が、第１の所定の閾値以上である場合、ＣＣＳを開始するステップをさらに含む。該方法は、アプリケーションによる第２の非対称コアのコア使用率が、第１の所定の期間、第２の所定の閾値以上である場合、ＣＣＳを開始するステップをさらに含む。該方法は、アプリケーションによる第１の非対称コアのコア使用率が、第３の所定の閾値以下である場合、ＣＣＳを開始するステップをさらに含む。該方法は、アプリケーションによる第１の非対称コアのコア使用率が、第１の所定の期間、第４の所定の閾値以下である場合、ＣＣＳを開始するステップをさらに含む。
別の特徴において、該方法は、アプリケーションの種類およびアプリケーションの実行の履歴のうちの少なくとも１つに基づき予測コア使用率を決定するステップと、第２の非対称コアの予測コア使用率が所定の閾値以上である場合、ＣＣＳを開始するステップとをさらに含む。
別の特徴において、該方法は、第１および第２の非対称コアのうちの一方により実行されるアプリケーションの数、第１および第２の非対称コアのうちの一方により実行されるアプリケーションの種類、ならびに第１および第２の非対称コアのうちの一方により実行される命令の種類のうちの少なくとも１つに基づき、ＣＣＳを開始するステップをさらに含む。
別の特徴において、該方法は、第１および第２の非対称コアのうちの一方と、第１および第２の非対称コアのうちの他方との間でアプリケーションの実行が切り替えられる回数に基づき、第２の制御信号を生成するステップをさらに含む。
別の特徴において、該方法は、電力消費を制御するステップと、第２の制御信号および電力消費に基づき第３の制御信号を生成するステップと、第３の制御信号に基づきコア変更シーケンス（ＣＣＳ）を開始するステップと、コア切り替えモジュールを使用して、ＣＣＳに基づき、第１および第２の非対称コアのうちの一方と、第１および第２の非対称コアのうちの他方との間でアプリケーションの実行を切り替えるステップとをさらに含む。
別の特徴において、該方法は、第２の制御信号に基づき周波数変更シーケンス（ＦＣＳ）を開始するステップと、ＦＣＳに基づき第１および第２の非対称コアのうちの少なくとも１つの動作周波数を選択するステップとをさらに含む。
別の特徴において、該方法は、第２の制御信号に基づき電圧変更シーケンス（ＶＣＳ）を開始するステップと、ＶＣＳに基づき第１および第２の非対称コアのうちの少なくとも１つの供給電圧を選択するステップとをさらに含む。
別の特徴において、該方法は、複数の第１の非対称コアを提供するステップと、コア切り替えモジュールを使用して、第１のモードで動作するときに、ＣＣＳに基づき、複数の第１の非対称コアのうちの２つ以上を選択的に動作状態および休止状態にするステップをさらに含む。
別の特徴において、該方法は、グルーロジックモジュールを提供するステップと、グルーロジックモジュールを使用してコア切り替えモジュールと選択的に通信するステップと、グルーロジックモジュールを介して割り込みを受信するステップと、グルーロジックモジュールを介してアプリケーションから第１の信号を受信するステップと、グルーロジックモジュールを使用して、割り込みおよび第１の信号を、コア切り替えモジュールにより動作状態にされた第１および第２の非対称コアのうちの一方にルーティングするステップとをさらに含む。
別の特徴において、該方法は、第１および第２の非対称コアならびにコア切り替えモジュールを、システムオンチップ（ＳＯＣ）およびシステムインパッケージ（ＳＩＰ）のうちの一方において提供するステップをさらに含む。
さらに他の特徴において、システムは、システムが第１のモードで動作するときにアプリケーションを実行するための第１のコア手段を備える。第１の非対称コア手段は、システムが第２のモードで動作するときに休止している。システムは、システムが第２のモードで動作するときにアプリケーションを実行するための第２の非対称コア手段をさらに備える。システムは、第１のモードと第２のモードとの間で動作を切り替えるためのコア切り替え手段をさらに備える。コア切り替え手段は、第１の制御信号を受信した後、第１の非対称コア手段によるアプリケーションの処理を選択的に停止する。コア切り替え手段は、第１の非対称コア手段の第１の状態を、第２の非対称コア手段に転送する。第２の非対称コア手段は、第２のモードにおいて、アプリケーションの実行を再開する。
別の特徴において、第１の制御信号は、割り込みが無効であることを示す。
別の特徴において、第２のモード中、第２の非対称コア手段がアプリケーションの実行を再開するときに、第２の非対称コア手段は命令翻訳なしに命令を実行する。
他の特徴において、該システムは、アプリケーションにサービスを提供するオペレーティングシステム（ＯＳ）をさらに備える。コア切り替えモジュールは、第１の非対称コア手段と第２の非対称コア手段との間で、ＯＳに対して透過的にアプリケーションの実行を切り替える。
他の特徴において、第１の非対称コア手段の第１の最大速度は、第２の非対称コア手段の第２の最大速度より大きい。第１の非対称コア手段は、所定の周波数より高い周波数で動作する。第２の非対称コア手段は、所定の周波数より低い周波数で動作する。第１の非対称コア手段の第１の最大動作電力レベルは、第２の非対称コア手段の第２の最大動作電力レベルより大きい。
他の特徴において、第１の非対称コア手段は、第１の命令セットアーキテクチャ（ＩＳＡ）を使用する。第２の非対称コア手段は、第２のＩＳＡを使用する。第１のＩＳＡは、第２のＩＳＡと互換性を有する。第１のＩＳＡの命令の第１のセットは、第２のＩＳＡの命令の第２のセットのスーパーセットである。第１のセットは、第２のセットより多くの命令を含む。
別の特徴において、ＯＳは、カーネルを備える。コア切り替え手段は、カーネルのレベルより高位で実行される。
他の特徴において、該システムは、コアを切り替えるためのハイパーバイザ手段をさらに備える。コア切り替え手段は、ハイパーバイザ手段と統合される。
他の特徴において、コア切り替え手段は、コア切り替え手段が第１の非対称コア手段によるアプリケーションの処理を選択的に停止するときに、第１の状態を保存する。コア切り替え手段は、第２の非対称コア手段を起動し、第１の状態を使用して第２の非対称コア手段を初期化する。割り込みは、第２の非対称コア手段がアプリケーションの実行を再開した後に有効化される。コア切り替え手段は、第２の非対称コア手段が起動したときに第１の非対称コア手段を停止する。第１の非対称コア手段が停止した後は、第１の非対称コア手段に電力が供給されないか、または待機電力が供給される。
他の特徴において、該システムは、第１の非対称コア手段の命令およびデータをキャッシュするためのレベル２（Ｌ２）キャッシュ手段をさらに備える。第１の非対称コア手段が停止した後は、Ｌ２キャッシュ手段に電力が供給されないか、または待機電力が供給される。
他の特徴において、コア切り替え手段は、第２の非対称コア手段が起動できなかったときに第１の状態を使用して第１の非対称コア手段を初期化する。第１の非対称コア手段は、第１のモードにおいて、アプリケーションの実行を再開し、割り込みが有効化される。
他の特徴において、コア切り替え手段は、第２のモードと第１のモードとの間でシステムの動作を切り替える。コア切り替え手段は、割り込みが無効であることを示す第１の制御信号を受信した後、第２の非対称コア手段によるアプリケーションの処理を選択的に停止する。コア切り替え手段は、第２の非対称コア手段の第２の状態を、第１の非対称コア手段に転送する。第１の非対称コア手段は、第１のモードにおいて、アプリケーションの実行を再開する。
別の特徴において、第１のモード中、第１の非対称コア手段がアプリケーションの実行を再開するときに、命令翻訳なしに命令が実行される。
他の特徴において、該システムは、アプリケーションにサービスを提供するオペレーティングシステム（ＯＳ）をさらに備える。コア切り替え手段は、第２の非対称コア手段と第１の非対称コア手段との間で、ＯＳに対して透過的にアプリケーションの実行を切り替える。
他の特徴において、コア切り替え手段は、コア切り替え手段が第２の非対称コア手段によるアプリケーションの処理を選択的に停止するときに、第２の状態を保存する。コア切り替え手段は、第１の非対称コア手段を起動し、第２の状態を使用して第１の非対称コア手段を初期化する。割り込みは、第１の非対称コア手段がアプリケーションの実行を再開した後に有効化される。
他の特徴において、該システムは、第１の非対称コア手段の命令およびデータをキャッシュするためのレベル２（Ｌ２）キャッシュ手段をさらに備える。第１の非対称コア手段が起動した後に、Ｌ２キャッシュ手段に電力が供給される。
他の特徴において、コア切り替え手段は、第１の非対称コア手段が起動したときに第２の非対称コア手段を停止する。第２の非対称コア手段が停止した後は、第２の非対称コア手段に電力が供給されないか、または待機電力が供給される。
他の特徴において、コア切り替え手段は、第１の非対称コア手段が起動できなかったときに第２の状態を使用して第２の非対称コア手段を初期化する。第２の非対称コア手段は、第２のモードにおいて、アプリケーションの実行を再開し、割り込みが有効化される。
別の特徴において、該システムは、アプリケーションのコア使用率、リソース使用率、および動作性能のうちの少なくとも１つに基づき第２の制御信号を生成するためのコアプロファイル手段をさらに備える。
他の特徴において、該システムは、第２の制御信号に基づきコア変更シーケンス（ＣＣＳ）を開始するためのＣＣＳ手段をさらに備える。コア切り替え手段は、ＣＣＳに基づき、第１および第２の非対称コア手段のうちの一方と、第１および第２の非対称コア手段のうちの他方との間でアプリケーションの実行を切り替える。
他の特徴において、ＣＣＳ手段は、アプリケーションによる第２の非対称コア手段のコア使用率が、第１の所定の閾値以上である場合、ＣＣＳを開始する。ＣＣＳ手段は、アプリケーションによる第２の非対称コア手段のコア使用率が、第１の所定の期間、第２の所定の閾値以上である場合、ＣＣＳを開始する。ＣＣＳ手段は、第２の非対称コア手段の予想コア使用率が、第３の所定の閾値以上である場合、ＣＣＳを開始する。予想コア使用率は、アプリケーションの種類およびアプリケーションの実行の履歴のうちの少なくとも１つに基づき決定される。ＣＣＳ手段は、アプリケーションによる第１の非対称コア手段のコア使用率が、第４の所定の閾値以下である場合、ＣＣＳを開始する。ＣＣＳ手段は、アプリケーションによる第１の非対称コア手段のコア使用率が、第２の所定の期間、第５の所定の閾値以下である場合、ＣＣＳを開始する。
別の特徴において、ＣＣＳ手段は、アプリケーションの種類、アプリケーションの数、ならびに第１および第２の非対称コア手段のうちの一方により実行される命令の種類のうちの少なくとも１つに基づき、前記ＣＣＳを開始する。
別の特徴において、コアプロファイル手段は、第１および第２の非対称コア手段のうちの一方と、第１および第２の非対称コア手段のうちの他方との間でアプリケーションの実行が切り替えられる回数に基づき、第２の制御信号を生成する。
他の特徴において、該システムは、システムの電力消費を制御し、第２の制御信号および電力消費に基づき第３の制御信号を生成するための、電力制御手段をさらに備える。該システムは、第３の制御信号に基づきコア変更シーケンス（ＣＣＳ）を開始するＣＣＳ手段をさらに備える。コア切り替え手段は、ＣＣＳに基づき、第１および第２の非対称コア手段のうちの一方と、第１および第２の非対称コア手段のうちの他方との間でアプリケーションの実行を切り替える。
別の特徴において、該システムは、第２の制御信号に基づき周波数変更シーケンス（ＦＣＳ）を開始し、ＦＣＳに基づき第１および第２の非対称コア手段のうちの少なくとも１つの動作周波数を選択するための、ＦＣＳ手段をさらに備える。
別の特徴において、該システムは、第２の制御信号に基づき電圧変更シーケンス（ＶＣＳ）を開始し、ＶＣＳに基づき第１および第２の非対称コア手段のうちの少なくとも１つの供給電圧を選択するための、ＶＣＳ手段をさらに備える。
別の特徴において、該システムは、システムが第１のモードと第２のモードとの間で動作を切り替えるときに割り込みを無効化し、システムが第２のモードと第１のモードとの間で動作を切り替えるときに割り込みを無効化するための、電力管理手段をさらに備える。
他の特徴において、該システムは、複数の第１の非対称コア手段をさらに備える。コア切り替えモジュールは、システムが第１のモードで動作するときに、ＣＣＳに基づき、複数の第１の非対称コア手段のうちの２つ以上を選択的に動作状態および休止状態にする。
他の特徴において、該システムは、コア切り替えモジュールと選択的に通信するためにグルーロジック手段をさらに備える。グルーロジック手段は、割り込みを受信し、アプリケーションから第１の信号を受信し、割り込みおよび第１の信号を、コア切り替えモジュールにより動作状態にされた第１および第２の非対称コア手段のうちの一方にルーティングする。
別の特徴において、システムオンチップ（ＳＯＣ）が、システムを備える。
別の特徴において、システムインパッケージ（ＳＩＰ）が、システムを備える。
さらに他の特徴において、コンピュータが読取り可能な媒体に格納され、プロセッサにより実行されるコンピュータプログラムは、第１のモードで動作するときに第１の非対称コアを使用してアプリケーションを実行するステップを含む。第１の非対称コアは、第２のモードで動作するときに休止している。コンピュータプログラムは、コア切り替えモジュールを使用して、第１のモードと第２のモードとの間で動作を切り替えるステップをさらに含む。コンピュータプログラムは、第１の制御信号を受信した後、コア切り替えモジュールを使用して第１の非対称コアによるアプリケーションの処理を選択的に停止するステップをさらに含む。コンピュータプログラムは、コア切り替えモジュールを使用して、第１の非対称コアの第１の状態を第２の非対称コアに転送するステップと、第２の非対称コアを使用して、第２のモードにおいてアプリケーションの実行を再開するステップとをさらに含む。
別の特徴において、コンピュータプログラムは、割り込みを無効化するステップと、第１の制御信号を介して割り込みが無効であることを示すステップとをさらに含む。
別の特徴において、コンピュータプログラムは、第２のモード中、第２の非対称コアがアプリケーションの実行を再開するときに、命令翻訳なしに命令を実行するステップをさらに含む。
別の特徴において、コンピュータプログラムは、オペレーティングシステム（ＯＳ）を介してアプリケーションにサービスを提供するステップと、コア切り替えモジュールを使用して、第１の非対称コアと第２の非対称コアとの間で、ＯＳに対して透過的にアプリケーションの実行を切り替えるステップとをさらに含む。
他の特徴において、コンピュータプログラムは、第１の最大速度で第１の非対称コアを選択的に動作させるステップと、第２の最大速度で第２の非対称コアを選択的に動作させるステップとをさらに含む。第１の最大速度は、第２の最大速度よりも大きい。コンピュータプログラムは、第１の最大動作電力レベルで第１の非対称コアを選択的に動作させるステップと、第２の最大動作電力レベルで第２の非対称コアを選択的に動作させるステップとをさらに含む。第１の最大動作電力レベルは、第２の最大動作電力レベルよりも大きい。コンピュータプログラムは、所定の周波数より高い周波数で第１の非対称コアを選択的に動作させるステップと、所定の周波数より低い周波数で第２の非対称コアを選択的に動作させるステップとをさらに含む。
他の特徴において、コンピュータプログラムは、第１の命令セットアーキテクチャ（ＩＳＡ）を使用して第１の非対称コアを動作させるステップと、第２のＩＳＡを使用して第２の非対称コアを動作させるステップとをさらに含む。第１のＩＳＡは、第２のＩＳＡと互換性を有する。コンピュータプログラムは、第１のＩＳＡの命令の第１のセットを使用して第１の非対称コアを動作させるステップと、第２のＩＳＡの命令の第２のセットを使用して第２の非対称コアを動作させるステップとをさらに含む。第１のセットは、第２のセットのスーパーセットである。第１のセットは、第２のセットより多くの命令を含む。
別の特徴において、コンピュータプログラムは、ＯＳのカーネルを提供するステップと、カーネルのレベルより高位でコア切り替えモジュールを実行するステップとをさらに含む。
別の特徴において、コンピュータプログラムは、ハイパーバイザモジュールを提供するステップと、コア切り替えモジュールをハイパーバイザモジュールと統合するステップとをさらに含む。
他の特徴において、コンピュータプログラムは、コア切り替えモジュールが第１の非対称コアによるアプリケーションの処理を選択的に停止するときに、第１の状態を保存するステップをさらに含む。コンピュータプログラムは、第２の非対称コアを起動するステップと、第１の状態を使用して第２の非対称コアを初期化するステップとをさらに含む。コンピュータプログラムは、第２の非対称コアがアプリケーションの実行を再開した後に割り込みを有効化するステップをさらに含む。コンピュータプログラムは、第２の非対称コアが起動したときに第１の非対称コアを停止するステップと、第１の非対称コアが停止した後は、第１の非対称コアに電力を供給しないか、または待機電力を供給するステップとをさらに含む。
他の特徴において、コンピュータプログラムは、レベル２（Ｌ２）キャッシュを提供するステップをさらに含む。第１の非対称コアは、第１の非対称コアが動作状態であるときにＬ２キャッシュと通信する。コンピュータプログラムは、第１の非対称コアが停止した後は、Ｌ２キャッシュに電力を供給しないか、または待機電力を供給するステップをさらに含む。
別の特徴において、コンピュータプログラムは、第２の非対称コアが起動できなかったときに第１の状態を使用して初期化するステップと、第１のモードにおいて第１の非対称コアを用いてアプリケーションの実行を再開するステップと、割り込みを有効化するステップとをさらに含む。
別の特徴において、コンピュータプログラムは、コア切り替えモジュールを使用して、第２のモードと第１のモードとの間で動作を切り替えるステップと、割り込みが無効であることを示す第１の制御信号を受信した後に、コア切り替えモジュールを使用して、第２の非対称コアによるアプリケーションの処理を選択的に停止するステップと、コア切り替えモジュールを使用して、第２の非対称コアの第２の状態を第１の非対称コアに転送するステップと、第１の非対称コアを使用して第１のモードにおいてアプリケーションの実行を再開するステップとをさらに含む。
別の特徴において、コンピュータプログラムは、第１のモード中、第１の非対称コアがアプリケーションの実行を再開するときに、命令翻訳なしに命令を実行するステップをさらに含む。
別の特徴において、コンピュータプログラムは、オペレーティングシステム（ＯＳ）を介してアプリケーションにサービスを提供するステップと、コア切り替えモジュールを使用して、第２の非対称コアと第１の非対称コアとの間で、ＯＳに対して透過的にアプリケーションの実行を切り替えるステップとをさらに含む。
他の特徴において、コンピュータプログラムは、コア切り替えモジュールが第２の非対称コアによるアプリケーションの処理を選択的に停止するときに、第２の状態を保存するステップをさらに含む。コンピュータプログラムは、第１の非対称コアを起動するステップと、第２の状態を使用して第１の非対称コアを初期化するステップとをさらに含む。コンピュータプログラムは、第１の非対称コアがアプリケーションの実行を再開した後に割り込みを有効化するステップをさらに含む。
他の特徴において、コンピュータプログラムは、レベル２（Ｌ２）キャッシュを提供するステップをさらに含む。第１の非対称コアは、第１の非対称コアが動作状態であるときにＬ２キャッシュと通信する。コンピュータプログラムは、第１の非対称コアが起動した後に、Ｌ２キャッシュに電力を供給するステップをさらに含む。
他の特徴において、コンピュータプログラムは、第１の非対称コアが起動したときに第２の非対称コアを停止するステップと、第２の非対称コアが停止した後は、第２の非対称コアに電力を供給しないか、または待機電力を供給するステップとをさらに含む。
別の特徴において、コンピュータプログラムは、第１の非対称コアが起動できなかったときに第２の状態を使用して第２の非対称コアを初期化するステップと、第２のモードにおいて第２の非対称コアを用いてアプリケーションの実行を再開するステップと、割り込みを有効化するステップとをさらに含む。
別の特徴において、コンピュータプログラムは、アプリケーションのコア使用率、リソース使用率、および動作性能のうちの少なくとも１つに基づき第２の制御信号を生成するステップをさらに含む。
別の特徴において、コンピュータプログラムは、第２の制御信号に基づきコア変更シーケンス（ＣＣＳ）を開始するステップと、コア切り替えモジュールを使用して、ＣＣＳに基づき、第１および第２の非対称コアのうちの一方と、第１および第２の非対称コアのうちの他方との間でアプリケーションの実行を切り替えるステップとをさらに含む。
他の特徴において、コンピュータプログラムは、アプリケーションによる第２の非対称コアのコア使用率が、第１の所定の閾値以上である場合、ＣＣＳを開始するステップをさらに含む。コンピュータプログラムは、アプリケーションによる第２の非対称コアのコア使用率が、第１の所定の期間、第２の所定の閾値以上である場合、ＣＣＳを開始するステップをさらに含む。コンピュータプログラムは、アプリケーションによる第１の非対称コアのコア使用率が、第３の所定の閾値以下である場合、ＣＣＳを開始するステップをさらに含む。コンピュータプログラムは、アプリケーションによる第１の非対称コアのコア使用率が、第１の所定の期間、第４の所定の閾値以下である場合、ＣＣＳを開始するステップをさらに含む。
別の特徴において、コンピュータプログラムは、アプリケーションの種類およびアプリケーションの実行の履歴のうちの少なくとも１つに基づき予測コア使用率を決定するステップと、第２の非対称コアの予測コア使用率が所定の閾値以上である場合、ＣＣＳを開始するステップとをさらに含む。
別の特徴において、コンピュータプログラムは、第１および第２の非対称コアのうちの一方により実行されるアプリケーションの数、第１および第２の非対称コアのうちの一方により実行されるアプリケーションの種類、ならびに第１および第２の非対称コアのうちの一方により実行される命令の種類のうちの少なくとも１つに基づき、ＣＣＳを開始するステップをさらに含む。
別の特徴において、コンピュータプログラムは、第１および第２の非対称コアのうちの一方と、第１および第２の非対称コアのうちの他方との間でアプリケーションの実行が切り替えられる回数に基づき、第２の制御信号を生成するステップをさらに含む。
別の特徴において、コンピュータプログラムは、電力消費を制御するステップと、第２の制御信号および電力消費に基づき第３の制御信号を生成するステップと、第３の制御信号に基づきコア変更シーケンス（ＣＣＳ）を開始するステップと、コア切り替えモジュールを使用して、ＣＣＳに基づき、第１および第２の非対称コアのうちの一方と、第１および第２の非対称コアのうちの他方との間でアプリケーションの実行を切り替えるステップとをさらに含む。
別の特徴において、コンピュータプログラムは、第２の制御信号に基づき周波数変更シーケンス（ＦＣＳ）を開始するステップと、ＦＣＳに基づき第１および第２の非対称コアのうちの少なくとも１つの動作周波数を選択するステップとをさらに含む。
別の特徴において、コンピュータプログラムは、第２の制御信号に基づき電圧変更シーケンス（ＶＣＳ）を開始するステップと、ＶＣＳに基づき第１および第２の非対称コアのうちの少なくとも１つの供給電圧を選択するステップとをさらに含む。
別の特徴において、コンピュータプログラムは、複数の第１の非対称コアを提供するステップと、コア切り替えモジュールを使用して、第１のモードで動作するときに、ＣＣＳに基づき、複数の第１の非対称コアのうちの２つ以上を選択的に動作状態および休止状態にするステップをさらに含む。
別の特徴において、コンピュータプログラムは、グルーロジックモジュールを提供するステップと、グルーロジックモジュールを使用してコア切り替えモジュールと選択的に通信するステップと、グルーロジックモジュールを介して割り込みを受信するステップと、グルーロジックモジュールを介してアプリケーションから第１の信号を受信するステップと、グルーロジックモジュールを使用して、割り込みおよび第１の信号を、コア切り替えモジュールにより動作状態にされた第１および第２の非対称コアのうちの一方にルーティングするステップとをさらに含む。
さらに他の特徴において、コア切り替えシステムは、モード切り替えモジュール、コア動作化モジュール、および状態転送モジュールを備える。モード切り替えモジュールは、切り替え信号を受信して、第１のモードと第２のモードとの間で動作を切り替える。第１のモード中、アプリケーションに関連付けられた命令が第１の非対称コアにより実行され、第２の非対称コアは休止状態である。第２のモード中、命令が第２の非対称コアにより実行され、第１の非対称コアは休止状態である。コア動作化モジュールは、割り込みが無効化された後、第１の非対称コアによるアプリケーションの処理を停止する。状態転送モジュールは、第１の非対称コアの状態を、第２の非対称コアに転送する。コア動作化モジュールは、第２の非対称コアに命令の実行を再開することを許可し、割り込みを有効化する。
別の特徴において、第２のモード中、第２の非対称コアが命令の実行を再開するときに、第２の非対称コアは命令翻訳なしに命令を実行する。
別の特徴において、第１の非対称コアの第１の最大速度および第１の最大動作電力レベルは、それぞれ、第２の非対称コアの第２の最大速度および第２の最大動作電力レベルより大きい。
別の特徴において、コア動作化モジュールは、第２の非対称コアが命令の実行を再開するときに、第１の非対称コアに電力を供給しないか、または待機電力を供給する。
他の特徴において、コア切り替えシステムは、データキャッシュミス率、命令キャッシュミス率、および第１の非対称コアにより実行される周期毎の命令数のうちの少なくとも１つに基づき、アプリケーションを実行するための予測命令実行率を生成するコアプロファイルモジュールをさらに備える。コアプロファイルモジュールは、予測命令実行率に基づき切り替え信号を生成する。
他の特徴において、コア切り替えシステムは、切り替え信号に基づきコア変更シーケンス（ＣＣＳ）を生成するＣＣＳモジュールをさらに備える。コア動作化モジュールは、ＣＣＳに基づき、第１および第２の非対称コアのうちの一方を起動し、第１および第２の非対称コアのうちの他方を停止する。
さらに他の特徴において、デバイスは、メモリおよびコア切り替えモジュールを備える。メモリは、アプリケーションにサービスを提供するカーネルを含むオペレーティングシステム（ＯＳ）を格納する。コア切り替えモジュールは、第１のモードと第２のモードとの間で動作を切り替える。第１のモード中、アプリケーションに関連付けられた命令が第１の非対称コアにより実行され、第２の非対称コアは休止状態である。第２のモード中、命令が第２の非対称コアにより実行され、第１の非対称コアは休止状態である。コア切り替えモジュールは、カーネルより高位のレベルで動作する。
別の特徴において、コア切り替えモジュールは、第１のモードと第２のモードとの間を、ＯＳに対して透過的に切り替える。
他の特徴において、コア切り替えモジュールは、モード切り替えモジュール、コア動作化モジュール、および状態転送モジュールを備える。モード切り替えモジュールは、切り替え信号を受信して、第１のモードと第２のモードとの間で動作を切り替える。コア動作化モジュールは、割り込みが無効化された後、第１の非対称コアによるアプリケーションの処理を停止する。状態転送モジュールは、第１の非対称コアの状態を、第２の非対称コアに転送する。コア動作化モジュールは、第２の非対称コアに命令の実行を再開することを許可し、割り込みを有効化する。
別の特徴において、第２のモード中、第２の非対称コアが命令の実行を再開するときに、命令翻訳なしに命令が実行される。
別の特徴において、第１の非対称コアの第１の最大速度および第１の最大動作電力レベルは、それぞれ、第２の非対称コアの第２の最大速度および第２の最大動作電力レベルより大きい。
別の特徴において、コア切り替えモジュールは、第２の非対称コアが命令の実行を再開するときに、第１の非対称コアに電力を供給しないか、または待機電力を供給する。
他の特徴において、コア切り替えシステムは、データキャッシュミス率、命令キャッシュミス率、および第１の非対称コアにより実行される周期毎の命令数のうちの少なくとも１つに基づき、アプリケーションを実行するための予測命令実行率を生成するコアプロファイルモジュールをさらに備える。コア切り替えモジュールは、予測命令実行率に基づき、第１および第２のモードのうちの一方と、第１および第２のモードのうちの他方との間で動作を切り替える。
他の特徴において、コア切り替えシステムは、データキャッシュミス率、命令キャッシュミス率、および第１および第２の非対称コアのうちの一方により実行される周期毎の命令数のうちの少なくとも１つに基づき、コア変更シーケンス（ＣＣＡ）を生成するＣＣＳモジュールをさらに備える。コア切り替えモジュールは、ＣＣＳに基づき、第１および第２の非対称コアのうちの一方を起動し、第１および第２の非対称コアのうちの他方を停止する。
さらに他の特徴において、方法は、第１のモード中、第２の非対称コアが休止状態であるときに、第１の非対称コアを使用してアプリケーションに関連付けられた命令を実行するステップと、第２のモード中、第１の非対称コアが休止状態であるときに、第２の非対称コアを使用して命令を実行するステップとを含む。該方法は、第１のモードと第２のモードとの間で動作を切り替えるための切り替え信号を受信するステップをさらに含む。該方法は、切り替え信号に基づき、第１のモード中、割り込みを無効化するステップをさらに含む。該方法は、割り込みが無効化された後、第１の非対称コアによるアプリケーションの処理を停止するステップをさらに含む。該方法は、第１の非対称コアの状態を第２の非対称コアに転送するステップと、第２の非対称コアに命令の実行を再開することを許可するステップと、割り込みを有効化するステップとをさらに含む。
別の特徴において、該方法は、第２の非対称コアが命令の実行を再開するときに、命令翻訳なしに命令を実行するステップをさらに含む。
他の特徴において、該方法は、第１の最大速度および第１の最大動作電力レベルを有する第１の非対称コアを提供するステップと、第２の最大速度および第２の最大動作電力レベルを有する第２の非対称コアを提供するステップとをさらに含む。第１の最大速度および第１の最大動作電力レベルは、それぞれ、第２の最大速度および第２の最大動作電力レベルより大きい。
別の特徴において、該方法は、第２の非対称コアが命令の実行を再開するときに、第１の非対称コアに電力を供給しないか、または待機電力を供給するステップをさらに含む。
他の特徴において、該方法は、データキャッシュミス率、命令キャッシュミス率、および第１の非対称コアにより実行される周期毎の命令数のうちの少なくとも１つに基づき、アプリケーションを実行するための予測命令実行率を生成するステップをさらに含む。該方法は、予測命令実行率に基づき切り替え信号を生成するステップをさらに含む。
別の特徴において、該方法は、制御信号に基づきコア変更シーケンス（ＣＣＳ）を生成するステップと、ＣＣＳに基づき、第１および第２の非対称コアのうちの一方を起動するステップと、ＣＣＳに基づき、第１および第２の非対称コアのうちの他方を停止するステップとをさらに含む。
さらに他の特徴において、方法は、アプリケーションにサービスを提供するカーネルを含むオペレーティングシステム（ＯＳ）を格納するステップと、第１のモード中、第２の非対称コアが休止状態であるときに、第１の非対称コアを使用してアプリケーションに関連付けられた命令を実行するステップとを含む。該方法は、第２のモード中、第１の非対称コアが休止状態であるときに、第２の非対称コアを使用して命令を実行するステップをさらに含む。該方法は、コア切り替えモジュールを使用して、第１のモードと第２のモードとの間で動作を切り替えるステップと、カーネルより高位のレベルでコア切り替えモジュールを実行するステップとをさらに含む。
別の特徴において、該方法は、第１のモードと第２のモードとの間を、ＯＳに対して透過的に切り替えるステップをさらに含む。
別の特徴において、該方法は、第１のモードと第２のモードとの間で動作を切り替えるための切り替え信号を受信するステップと、割り込みが無効化された後、第１の非対称コアによるアプリケーションの処理を停止するステップと、第１の非対称コアの状態を第２の非対称コアに転送するステップと、第２の非対称コアに命令の実行を再開することを許可するステップと、割り込みを有効化するステップとをさらに含む。
別の特徴において、該方法は、第２のモード中、第２の非対称コアが命令の実行を再開するときに、命令翻訳なしに命令を実行するステップをさらに含む。
他の特徴において、該方法は、第１の最大速度および第１の最大動作電力レベルを有する第１の非対称コアを提供するステップと、第２の最大速度および第２の最大動作電力レベルを有する第２の非対称コアを提供するステップとをさらに含む。第１の最大速度および第１の最大動作電力レベルは、それぞれ、第２の最大速度および第２の最大動作電力レベルより大きい。
別の特徴において、該方法は、第２の非対称コアが命令の実行を再開するときに、第１の非対称コアに電力を供給しないか、または待機電力を供給するステップをさらに含む。
他の特徴において、該方法は、データキャッシュミス率、命令キャッシュミス率、および第１の非対称コアにより実行される周期毎の命令数のうちの少なくとも１つに基づき、アプリケーションを実行するための予測命令実行率を生成するステップをさらに含む。該方法は、予測命令実行率に基づき、第１および第２のモードのうちの一方と、第１および第２のモードのうちの他方との間で動作を切り替えるステップをさらに含む。
別の特徴において、該方法は、データキャッシュミス率、命令キャッシュミス率、および第１の非対称コアにより実行される周期毎の命令数のうちの少なくとも１つに基づきコア変更シーケンス（ＣＣＳ）を生成するステップと、ＣＣＳに基づき、第１および第２の非対称コアのうちの一方を起動し、ＣＣＳに基づき、第１および第２の非対称コアのうちの他方を停止するステップとをさらに含む。
さらに他の特徴において、コア切り替えシステムは、動作モードを切り替えるためのモード切り替え手段を備える。モード切り替え手段は、切り替え信号を受信して、第１のモードと第２のモードとの間を切り替える。第１のモード中、アプリケーションに関連付けられた命令が、命令を実行するための第１の非対称コア手段により実行され、命令を実行するための第２の非対称コア手段は休止状態である。第２のモード中、命令が第２の非対称コア手段により実行され、第１の非対称コア手段は休止状態である。システムは、第１および第２の非対称コア手段を動作状態にするためのコア動作化手段をさらに備える。コア動作化手段は、割り込みが無効化された後、第１の非対称コア手段によるアプリケーションの処理を停止する。システムは、第１の非対称コア手段の状態を、第２の非対称コア手段に転送するための状態転送手段をさらに備える。コア動作化手段は、第２の非対称コア手段に命令の実行を再開することを許可し、割り込みを有効化する。
別の特徴において、第２のモード中、第２の非対称コア手段が命令の実行を再開するときに、命令翻訳なしに命令が実行される。
別の特徴において、第１の非対称コア手段の第１の最大速度および第１の最大動作電力レベルは、それぞれ、第２の非対称コア手段の第２の最大速度および第２の最大動作電力レベルより大きい。
別の特徴において、コア動作化手段は、第２の非対称コア手段が命令の実行を再開するときに、第１の非対称コア手段に電力を供給しないか、または待機電力を供給する。
別の特徴において、コア切り替えシステムは、データキャッシュミス率、命令キャッシュミス率、および第１の非対称コア手段により実行される周期毎の命令数のうちの少なくとも１つに基づき、アプリケーションを実行するための予測命令実行率を生成し、予測命令実行率に基づき切り替え信号を生成するためのコアプロファイル手段をさらに備える。
他の特徴において、コア切り替えシステムは、切り替え信号に基づきコア変更シーケンス（ＣＣＳ）を生成するためのＣＣＳ手段をさらに備える。コア動作化手段は、ＣＣＳに基づき、第１および第２の非対称コア手段のうちの一方を起動し、第１および第２の非対称コアのうちの他方を停止する。
さらに他の特徴において、デバイスは、アプリケーションにサービスを提供するカーネルを含むオペレーティングシステム（ＯＳ）を格納するメモリを備える。デバイスは、第１のモードと第２のモードとの間で動作を切り替えるためのコア切り替え手段をさらに備える。第１のモード中、アプリケーションに関連付けられた命令が、アプリケーションを実行するための第１の非対称コア手段により実行され、アプリケーションを実行するための第２の非対称コア手段は休止状態である。第２のモード中、命令が第２の非対称コア手段により実行され、第１の非対称コア手段は休止状態である。コア切り替え手段は、カーネルより高位のレベルで動作する。
別の特徴において、コア切り替え手段は、第１のモードと第２のモードとの間を、ＯＳに対して透過的に切り替える。
他の特徴において、コア切り替え手段は、切り替え信号を受信して、第１のモードと第２のモードとの間で動作を切り替えるためのモード切り替え手段を備える。コア切り替え手段は、割り込みが無効化された後、第１の非対称コア手段によるアプリケーションの処理を停止するためのコア動作化手段を備える。コア切り替え手段は、第１の非対称コア手段の状態を、第２の非対称コア手段に転送するための状態転送手段をさらに備える。コア動作化手段は、第２の非対称コア手段に命令の実行を再開することを許可し、割り込みを有効化する。
別の特徴において、第２のモード中、第２の非対称コア手段が命令の実行を再開するときに、命令翻訳なしに命令が実行される。
別の特徴において、第１の非対称コア手段の第１の最大速度および第１の最大動作電力レベルは、それぞれ、第２の非対称コア手段の第２の最大速度および第２の最大動作電力レベルより大きい。
別の特徴において、コア切り替え手段は、第２の非対称コア手段が命令の実行を再開するときに、第１の非対称コア手段に電力を供給しないか、または待機電力を供給する。
他の特徴において、デバイスは、データキャッシュミス率、命令キャッシュミス率、および第１の非対称コア手段により実行される周期毎の命令数のうちの少なくとも１つに基づき、アプリケーションを実行するための予測命令実行率を生成するためのコアプロファイル手段をさらに含む。コア切り替え手段は、予測命令実行率に基づき、第１および第２のモードのうちの一方と、第１および第２のモードのうちの他方との間を切り替える。
他の特徴において、該デバイスは、データキャッシュミス率、命令キャッシュミス率、および第１の非対称コア手段により実行される周期毎の命令数のうちの少なくとも１つに基づき、コア変更シーケンス（ＣＣＳ）を生成するためのＣＣＳ手段をさらに備える。コア切り替え手段は、ＣＣＳに基づき、第１および第２の非対称コア手段のうちの一方を起動し、第１および第２の非対称コア手段のうちの他方を停止する。
さらに他の特徴において、コンピュータが読取り可能な媒体に格納され、プロセッサにより実行されるコンピュータプログラムは、第１のモード中、第２の非対称コアが休止状態であるときに、第１の非対称コアを使用してアプリケーションに関連付けられた命令を実行するステップと、第２のモード中、第１の非対称コアが休止状態であるときに、第２の非対称コアを使用して命令を実行するステップとを含む。該方法は、切り替え信号を受信して、第１のモードと第２のモードとの間で動作を切り替えるステップをさらに含む。該方法は、切り替え信号に基づき、第１のモード中、割り込みを無効化するステップをさらに含む。該方法は、割り込みが無効化された後、第１の非対称コアによるアプリケーションの処理を停止するステップをさらに含む。該方法は、第１の非対称コアの状態を第２の非対称コアに転送するステップと、第２の非対称コアに命令の実行を再開することを許可するステップと、割り込みを有効化するステップとをさらに含む。
別の特徴において、コンピュータプログラムは、第２のモード中、第２の非対称コアが命令の実行を再開するときに、命令翻訳を使用せずに命令を実行するステップをさらに含む。
他の特徴において、コンピュータプログラムは、第１の最大速度および第１の最大動作電力レベルを有する第１の非対称コアを提供するステップと、第２の最大速度および第２の最大動作電力レベルを有する第２の非対称コアを提供するステップとをさらに含む。第１の最大速度および第１の最大動作電力レベルは、それぞれ、第２の最大速度および第２の最大動作電力レベルより大きい。
別の特徴において、コンピュータプログラムは、第２の非対称コアが命令の実行を再開するときに、第１の非対称コアに電力を供給しないか、または待機電力を供給するステップをさらに含む。
他の特徴において、コンピュータプログラムは、データキャッシュミス率、命令キャッシュミス率、および第１の非対称コアにより実行される周期毎の命令数のうちの少なくとも１つに基づき、アプリケーションを実行するための予測命令実行率を生成するステップをさらに含む。コンピュータプログラムは、予測命令実行率に基づき切り替え信号を生成するステップをさらに含む。
別の特徴において、コンピュータプログラムは、制御信号に基づきコア変更シーケンス（ＣＣＳ）を生成するステップと、ＣＣＳに基づき、第１および第２の非対称コアのうちの一方を起動するステップと、ＣＣＳに基づき、第１および第２の非対称コアのうちの他方を停止するステップとをさらに含む。
さらに他の特徴において、コンピュータが読取り可能な媒体に格納され、プロセッサにより実行されるコンピュータプログラムは、アプリケーションにサービスを提供するカーネルを含むオペレーティングシステム（ＯＳ）を格納するステップと、第１のモード中、第２の非対称コアが休止状態であるときに、第１の非対称コアを使用してアプリケーションに関連付けられた命令を実行するステップとを含む。該方法は、第２のモード中、第１の非対称コアが休止状態であるときに、第２の非対称コアを使用して命令を実行するステップをさらに含む。該方法は、コア切り替えモジュールを使用して、第１のモードと第２のモードとの間で動作を切り替えるステップと、カーネルより高位のレベルでコア切り替えモジュールを実行するステップとをさらに含む。
別の特徴において、コンピュータプログラムは、第１のモードと第２のモードとの間を、ＯＳに対して透過的に切り替えるステップをさらに含む。
別の特徴において、コンピュータプログラムは、第１のモードと第２のモードとの間で動作を切り替えるための切り替え信号を受信するステップと、割り込みが無効化された後、第１の非対称コアによるアプリケーションの処理を停止するステップと、第１の非対称コアの状態を第２の非対称コアに転送するステップと、第２の非対称コアに命令の実行を再開させるステップと、割り込みを有効化するステップとをさらに含む。
別の特徴において、コンピュータプログラムは、第２のモード中、第２の非対称コアが命令の実行を再開するときに、命令翻訳なしに命令を実行するステップをさらに含む。
他の特徴において、コンピュータプログラムは、第１の最大速度および第１の最大動作電力レベルを有する第１の非対称コアを提供するステップと、第２の最大速度および第２の最大動作電力レベルを有する第２の非対称コアを提供するステップとをさらに含む。第１の最大速度および第１の最大動作電力レベルは、それぞれ、第２の最大速度および第２の最大動作電力レベルより大きい。
別の特徴において、コンピュータプログラムは、第２の非対称コアが命令の実行を再開するときに、第１の非対称コアに電力を供給しないか、または待機電力を供給するステップをさらに含む。
他の特徴において、コンピュータプログラムは、データキャッシュミス率、命令キャッシュミス率、および第１の非対称コアにより実行される周期毎の命令数のうちの少なくとも１つに基づき、アプリケーションを実行するための予測命令実行率を生成するステップをさらに含む。コンピュータプログラムは、予測命令実行率に基づき、第１および第２のモードのうちの一方と、第１および第２のモードのうちの他方との間で動作を切り替えるステップをさらに含む。
別の特徴において、コンピュータプログラムは、データキャッシュミス率、命令キャッシュミス率、および第１の非対称コアにより実行される周期毎の命令数のうちの少なくとも１つに基づきコア変更シーケンス（ＣＣＳ）を生成するステップと、ＣＣＳに基づき、第１および第２の非対称コアのうちの一方を起動し、ＣＣＳに基づき、第１および第２の非対称コアのうちの他方を停止するステップとをさらに含む。
本開示のさらなる適用領域は、以降に記載する詳細な説明から明らかとなる。詳細な説明および具体例は、例示目的のみを意図し、本開示の範囲を限定することを意図しないことを理解されたい。
本開示は、詳細な説明および添付の図面からより完全に理解される。
先行技術による非対称多重処理（ＭＰ）システムの機能ブロック図である。
先行技術による対称ＭＰシステムの機能ブロック図である。
本開示による対称ＭＰシステムの機能ブロック図である。
本開示による高電力コアおよび低電力コアを含む例示的な処理システムの機能ブロック図である。 本開示による高電力コアおよび低電力コアを含む例示的な処理システムの機能ブロック図である。
図２Ａおよび２Ｂの例示的な制御モジュールの機能ブロック図である。
図３Ａの例示的なコア使用率監視モジュールの機能ブロック図である。
高電力および低電力コアを含む処理システムを動作させるための例示的な方法のフローチャートである。
第１および第２のコアを有する別の例示的な制御モジュールの機能ブロック図である。
図５の第１および第２のコアを動作させるための例示的な方法のフローチャートである。
図５の第１および第２のコアを動作させるための別の例示的な方法のフローチャートである。
本開示による例示的なコアモーフィングシステムの機能ブロック図である。 本開示による例示的なコアモーフィングシステムの機能ブロック図である。
本開示によるコアを動的に切り替える例示的な電力管理システムの機能ブロック図である。
本開示によるコアを動的に切り替える別の例示的な電力管理システムの機能ブロック図である。
例示的なコア切り替えモジュールの機能ブロック図である。
本開示によるハイパーバイザモジュールと統合されたコア切り替えモジュールを使用してコアを切り替えるための例示的な方法のフローチャートである。
例示的携帯な電話の機能ブロック図である。
基地局と通信する例示的な無線ハンドセットの機能ブロック図である。
例示的なモバイルデバイスの機能ブロック図である。
例示的グローバルポジショニングシステム（ＧＰＳ）の機能ブロック図である。
デスクトップ型コンピュータおよび／またはサーバの機能ブロック図である。
以下の説明は、本質的に例示的であるに過ぎず、本開示、その応用、または使用を制限することを意図するものではない。明確性のために、同様の要素を特定するために図面において同じ参照番号が使用される。本明細書で使用される場合、Ａ、Ｂ、およびＣのうちの少なくとも１つという語句は、非排他的論理和を使用した論理（ＡまたはＢまたはＣ）を意味すると解釈されたい。方法内のステップは、本開示の原理を改変することなく、異なる順番で実行され得ることを理解されたい。
本明細書で使用される場合、モジュールという用語は、特定用途向け集積回路（ＡＳＩＣ）、電子回路、１つ以上のソフトウェアもしくはファーウェアプログラムを実行するプロセッサもしくはコア（共有、専用、またはグループ）およびメモリ、組み合わせ論理回路、ならびに／または、記載された機能性を提供する他の好適なコンポーネントを指す。
ほとんどのモバイルコンピューティングデバイスは、異なるレベルの複雑性および／または処理要件を有するアプリケーションを実行する。単一コア低速プロセッサを使用して効率的に実行され得るアプリケーションもあれば、単一コア高速プロセッサを使用して効率的に実行され得るアプリケーションもある。単なる一例として、低速プロセッサは、５００メガヘルツ（ＭＨｚ）以下の速度で動作し得るが、高速プロセッサは、１ギガヘルツ（ＧＨｚ）以上の速度で動作し得る。他の速度閾値も使用することができる。
ほとんどのモバイルコンピューティングデバイスは、現在、単一コアプロセッサを１つだけ使用する。単一コアプロセッサを使用してすべての種類のアプリケーションを実行するには、電力と性能のトレードオフが必要である。例えば、低速プロセッサは、単一コアを使用して、性能を犠牲にして省力化を増加させ、電池寿命を延ばすことができる。いくつかの処理集中的アプリケーションは、ゆっくりと動作するか、または全く動作しない場合がある。逆に、高速プロセッサは、必要な処理速度がより低いアプリケーションを実行する際でさえもより多くの電力を消費するため、高速プロセッサは、単一コアを使用して、性能を増加させることができるが電池寿命が短くなる。
本開示によれば、低速低電力（ＬＰ）コアおよび高速高出力（ＨＰ）コアを有するマルチコア処理システムを使用して、モバイルデバイスにおいて省力化の増加および性能の増加の両方を達成することができる。ＬＰコアおよびＨＰコアは、同じＩＣもしくはＳＯＣ上に、またはシステムインパッケージ（ＳＩＰ）に組み合わされた別個のＩＣとして実装され得る。以降でより詳細に説明するように、マルチコア処理システムは、実行されているアプリケーションの種類、処理負荷、および／または本明細書に記載される他の因子に依存して、ＬＰおよびＨＰコアの間を動的に切り替える。
ここで図２を参照すると、モバイルデバイスは、ＬＰコア１２およびＨＰコア１６を備える非対称多重処理（ＭＰ）システム１０を含むことができる。ＬＰコア１２の命令セットアーキテクチャ（ＩＳＡ）は、ＨＰコア１６のＩＳＡとは異なっていてもよい。例えば、ＨＰコア１６は、浮動小数点命令を実行することができるがＬＰコア１２は実行しない可能性がある。さらに、ＬＰおよびＨＰコア（以降コアと称する）１２および１６は、異なる性能および能力（例えば、異なる処理速度、電力消費等）を有する。代替として、両方が同じＩＳＡを使用してもよい。
本開示によれば、非対称ＭＰシステム１０は、ＬＰコア１２およびＨＰコア１６の間の互換性を達成することにより、偽対称的に動作する。ＬＰおよびＨＰコア１２および１６の間の互換性は、多くの様式で達成することができる。例えば、ＬＰコア１２およびＨＰコア１６は、同じもしくは類似した主要コアレジスタ／インタフェースを使用することができ、ＬＰコア１２は、レジスタマッピングを使用することができ、ならびに／またはＬＰコア１２は、ＨＰコア１６の命令セットと同じ、もしくはそのサブセットである命令セットを使用することができる。
したがって、オペレーティングシステム（ＯＳ）およびアプリケーションは、ＬＰコア１２およびＨＰコア１６の両方で動作することができる。非対称ＭＰシステム１０は、実行されているアプリケーションの処理負荷および種類に依存して、必要に応じてＬＰコア１２およびＨＰコア１６を動的に切り替え、省力化を増加させ性能を向上させることができる。非対称ＭＰシステム１０は、多目的処理（ＧＰＰ）に使用することができる。
本開示は、コアモーフィングを使用して電力消費を最適化し性能を向上させる。コアモーフィングは、ＭＰシステムのコアの適応および動的切り替えを含む。具体的には、低電力および高電力コアが確実に、またＯＳおよび／またはアプリケーションに対して透過的に切り替えられる。換言すると、どのコアが現在処理負荷を実行しているかがＯＳおよびアプリケーションに認識されないことが可能である。
コアモーフィングは、電池寿命および性能を最適化することができる。例えば、処理負荷が低い場合は、アプリケーションの実行にＬＰコアを使用することで、電池寿命を伸ばすことができる。一方、処理負荷が高い場合は、アプリケーションの実行にＨＰコアを使用することで、高性能を提供することができる。電力消費および性能は両方とも、必要に応じてＬＰおよびＨＰコアを動的に切り替えることにより最適化することができる。
コアモーフィングにおいて、コアは、システム負荷に基づき、動的に有効化（すなわち動作状態に）または無効化（すなわち休止状態に）される。システム負荷は、一部、リソースの使用率およびアプリケーションにより要求される性能に基づき決定され得る。いくつかの実現形態において、一度にコアが１つだけ動作状態（すなわちアプリケーションを実行している）となり得る。１つのコアが動作状態にあるとき、電力を節約するために他のコアは無効（すなわち休止状態）となり得る。他のコアは、多くの手法で無効化され得る。例えば、他のコアを、他のコアのクロック周波数および／または供給電圧が、コアが動作状態であるときよりも低い値に減少され得る待機モードとすることができる。代替として、他のコアは、コアへの電力供給を断つことにより、完全に停止することができる。
１つのコアから別のコアに実行が切り替えられると、動作状態にあるコアは、透過的にＯＳおよびアプリケーションを実行することができる。具体的には、１つのコアから別のコアに実行が切り替えられると、他のコアが翻訳なしに命令を実行する。したがって、コアの切り替えはＯＳおよびアプリケーションに透過的または不可視であり、ＯＳおよびアプリケーションは、システムが複数のコアではなく単一のコアを備えるかのように動作を続ける。コアモーフィングは、１つのＬＰコアおよび１つのＨＰコアを備えるマルチコアシステムにおいて使用することができる。アプリケーションがＨＰコアにより提供される性能よりもさらに高い性能を要求する場合、複数のＨＰコアを使用することができる。
本開示を通して、一例としてモバイルコンピューティングデバイスを用いて動的コア切り替えを説明しているが、動的コア切り替えは、電力消費を削減するために、デスクトップ型コンピュータ、サーバ等を含む他のコンピュータシステムにおいて使用することができる。
詳細な説明の前に、図の簡単な概要を示す。図３Ａおよび３Ｂは、ＬＰコアおよびＨＰコアを有するマルチコア処理システムを示す。図３Ｃは、マルチコア処理システムのコアを切り替える制御モジュールを示す。図３Ｄは、制御モジュールのコア使用率モジュールを示す。図４は、マルチコア処理システムを動作させるための方法を例示している。図５は、マルチコア処理システムのコアを切り替えるための別のシステムを示す。図６および７は、マルチコア処理システムを動作させるための方法を例示している。図８Ａおよび８Ｂは、コアモーフィング中コアが切り替えられるときに１つのコアを動作させるグルーロジックモジュールを示す。図９Ａは、コアを動的に切り替えるためにコア切り替えモジュールを使用する電力管理システムを示す。図９Ｂは、コアを動的に切り替えるためにコア切り替えモジュールを使用する電力管理システムを示す。図９Ｃは、例示的なコア切り替えモジュールを示す。図１０は、コア切り替えモジュールを使用してコアを動的に切り替えるための方法のステップを示す。
ここで図３Ａを参照すると、本開示による処理システム２０が示されている。処理システム２０は、キャッシュ２６を有するＨＰコア２４と、キャッシュ３０を有するＬＰコア２８とを含む。処理システム２０は、必要に応じてＨＰコア２４およびＬＰコア２８の間を切り替え、電力消費を削減しながらも高速での処理を支持することができる。処理システム２０は、電池電力により動作するモバイルデバイスにおける電池寿命を延ばすのに有用となり得る。ＨＰコア２４およびＬＰコア２８は両方とも、同じオペレーティングシステムおよび／またはアプリケーションを実行することができる。さらに、ＨＰコア２４およびＬＰコア２８は両方とも、互いの命令、状態、および／またはスレッドを実行して処理を継続することができる。
ＨＰモードにおいて、ＨＰコア２４が動作状態にあり、スレッドを処理する。ＬＰコア２８もまたＨＰモードにおいて動作し得る。換言すると、ＬＰコア２８は、ＨＰモードのすべてまたは一部の間、動作状態となり得る。しかし、電力を削減するために、ＨＰコア２４が動作状態にある間、ＬＰコア２８は休止状態で動作することができる。
ＬＰモードにおいて、ＬＰコア２８は動作状態で動作してスレッドを処理し、ＨＰコア２４は休止状態にある。休止状態のコアは、完全にオフ（電力が供給されない）にされてもよい。代替として、動作状態へのより迅速な移行を可能とするために、休止状態において動作電力レベルより低い電力レベルを含む待機電力がコアに提供されてもよい。
ＨＰコア２４およびＬＰコア２８は、同じまたは類似のオペレーティングシステムを使用することができる。ＬＰコア２８は、ＨＰコア２４のＩＳＡと同じ、またはそのサブセットであるＩＳＡを使用することができる。ＨＰコア２４およびＬＰコア２８は両方とも、異なる速度ではあるが同じコードおよび／またはアプリケーションを実行することができる。ＨＰコア２４およびＬＰコア２８は、同じまたは類似のアーキテクチャを有することができる。ＨＰコア２４は、ＬＰコア２８よりも多くの処理能力（例えば、パイプライン、ステージ等）を有することができる。ＨＰコア２４およびＬＰコア２８は、ＬＰモードからＨＰモード、およびＨＰモードからＬＰモードに移行する際、一時的に、同時に動作状態で動作することができる。
揮発性および／または不揮発性メモリ等のメモリ４０は、第１のアプリケーション４２−１、４２−２、・・・、および４２−Ｐ（総称的に第１のアプリケーション４２）、第２のアプリケーション４４−１、４４−２、・・・、および４４−Ｑ（総称的に第２のアプリケーション４４）、ならびに／または第３のアプリケーション４６−１、４６−２、・・・、および４６−Ｒ（総称的に第３のアプリケーション４６）（Ｐ、ＱおよびＲはゼロより大きい整数である）を格納する。第１のアプリケーション４２は、動作中、比較的低い処理速度を必要とするアプリケーションを含むことができ、ＬＰまたはＨＰモード中に実行され得る。換言すると、第１のアプリケーション４２は、概してあまりプロセッサ集中的でないアプリケーションを含むことができる。しかしながら、十分な数の第１のアプリケーション４２が同時に実行されている場合、処理システム２０は、ＨＰモードへの移行および該モードでの動作を必要とし得る。
第２のアプリケーション４４は、中間の（例えば、典型的には、平均して第１のアプリケーション４２より高く第３のアプリケーション４６よりも低い）処理速度を必要とするアプリケーションを含むことができる。状況に応じて、第２のアプリケーション４４は、低い、中間的、または高い処理速度を必要とし得る。第３のアプリケーション４６は、高い処理速度を必要とする傾向があるアプリケーションとなり得、ＨＰモードにおいて最善に動作し得る。ＨＰコア２４およびＬＰコア２８は両方とも、３種類すべてのアプリケーションを実行することができる。代替として、いくつかのアプリケーションは、ＨＰコア２４のみを使用しての動作に制限され得る。
制御モジュール３４は、ＨＰおよびＬＰモードの間の移行を選択的に制御するために提供され得る。制御モジュール３４は、別のモジュールまたはデバイスから、モード変更要求信号を受信することができる。制御モジュール３４は、命令、状態、スレッド、および／または、転送に関連する情報の転送、例えばレジスタ、状態、チェックポイント、および／またはプログラムカウンタ等を監視することができる。転送が完了すると、制御モジュール３４は、ＨＰコア２４およびＬＰコア２８のうちの一方を休止状態に移行させることができる。
処理システム２０は、様々な様式でパッケージされ得る。例えば、処理システム２０のＨＰコア２４およびＬＰコア２８の両方が、任意選択でシステムオンチップ（ＳＯＣ）として実装されてもよい。代替として、処理システム２０は、システムインパッケージ（ＳＩＰ）として配設された、またはプリント基板（ＰＣＢ）上に配設された複数のチップとしてパッケージされ得る。さらに他のパッケージング方法が企図される。
ここで図３Ｂを参照すると、処理システム２０は、ＨＰコア２４、ＬＰコア２８、共有レジスタファイル１１２、および制御モジュール１１４を含む。ＨＰコア２４は、高リーク／高速プロセスを使用して製造することができる。ＬＰコア２８は、低リーク／低速プロセスを使用して製造することができる。ＨＰコア２４およびＬＰコア２８は、それぞれトランジスタ１０６および１１０を含む。ＨＰコア２４のトランジスタ１０６は、動作状態での動作中、ＬＰコア２８のトランジスタ１１０よりも大きな電力を消費する傾向がある。いくつかの実現形態において、トランジスタ１０６は、トランジスタ１１０よりも高いリーク電流を有し得る。トランジスタ１０６は、トランジスタ１１０のサイズより大きなサイズを有し得る。トランジスタ１０６のゲートは、トランジスタ１１０のゲートより大きくなり得る。ＨＰコア２４のゲート数は、ＬＰコア２８のゲート数より大きくなり得る。
ＨＰコア２４は、ＬＰコア２８よりも複雑なアーキテクチャを有し得る。例えば、ＬＰコア２８は、ＨＰコア２４よりも小さな幅および／または深さを有し得る。幅は、平行パイプラインの数により定義され得る。ＨＰコア２４は、ＰＨＰ平行パイプライン１４２を含むことができ、ＬＰコア２８は、ＰＬＰ平行パイプライン１４６を含むことができる。いくつかの実現形態において、ＰＬＰはＰＨＰより小さくなり得る。ＰＬＰは、ゼロ以上の整数となり得る。ＰＬＰ＝０の場合、ＬＰコア２８は、いかなる平行パイプラインも含まない。深さは、ステージの数により定義され得る。ＨＰコア２４は、ＳＨＰステージ１４４を含むことができ、ＬＰコア２８は、ＳＬＰステージ１４８を含み得る。いくつかの実現形態において、ＳＬＰはＳＨＰより小さくなり得る。ＳＬＰは、１以上の整数となり得る。
レジスタファイル１１２は、ＨＰコア２４とＬＰコア２８との間で共有され得る。代替として、ＨＰコア２４およびＬＰコア２８のそれぞれが、レジスタファイルを有し得る。レジスタファイル１１２の内容は、まもなく休止状態とされる動作状態のコアから、まもなく動作状態にされる休止状態のコアに転送され得る。レジスタファイル１１２は、レジスタ、チェックポイント、および／またはプログラムカウンタのために所定のアドレスの場所を使用することができる。例えば、それぞれＨＰおよび／またはＬＰコア２４および／または２８により使用されるレジスタ、チェックポイント、および／またはプログラムカウンタは、レジスタファイル１１２の同じ場所に格納され得る。したがって、ＨＰコア２４およびＬＰコア２８は、一方のコアから他方のコアに移行する際、特定のレジスタ、チェックポイント、および／またはプログラムカウンタを見つけることができる。レジスタファイル１１２は、ＨＰコア２４およびＬＰコア２８のそれぞれにおける各レジスタファイル（図示せず）に付加的であってもよい。スレッド処理は、単一スレッド処理および／またはマルチスレッド処理を含み得る。
制御モジュール１１４は、ＨＰおよびＬＰモードの間の移行を選択的に制御することができる。制御モジュール１１４は、別のモジュールまたはデバイスから、モード変更要求信号を受信することができる。制御モジュール１１４は、命令、状態、スレッド、および／または、転送に関連する情報、例えばレジスタ、状態、チェックポイント、および／またはプログラムカウンタ等の転送を監視することができる。転送が完了すると、制御モジュール１１４は、ＨＰコア２４およびＬＰコア２８のうちの一方を休止状態に移行させることができる。ＨＰコア２４、ＬＰコア２８、レジスタファイル１１２、および／または制御モジュール１１４は、システムオンチップ（ＳＯＣ）１３０として実装することができる。
ＨＰコア２４は、キャッシュ２６を含むことができ、ＬＰコア２８は、キャッシュ３０を含むことができる。キャッシュ２６のサイズは、キャッシュ３０より大きくなり得る。キャッシュ２６は、キャッシュ３０より多くの電力を消費し得る。単なる一例として、キャッシュ２６は４ウェイキャッシュを含むことができ、一方キャッシュ３０はダイレクトマップキャッシュを含むことができる。単なる一例として、ＨＰコア２４は、１ＧＨｚ以上の速度で動作することができ、一方ＬＰコア２８は、５００ＭＨｚ以下の速度で動作することができる。
ここで図３Ｃを参照すると、制御モジュール１１４は、処理システムの動作を管理するために、以下のモジュールのうちの１つ以上を含むことができる。制御モジュール１１４は、性能プロファイルモジュール１１６、アイドルプロファイルモジュール１１８、コアプロファイルモジュール１２０、スレッド転送モジュール１２２、および／またはキャッシュ監視モジュール１２４を含むことができる。
性能プロファイルモジュール１１６は、ＨＰコア２４およびＬＰコア２８により実行されているアプリケーションの動作性能を監視することができ、またシステム負荷のプロファイルを生成することができる。具体的には、性能プロファイルモジュール１１６は、作業負荷の種類（例えば、システム負荷がＣＰＵバウンドか、メモリバウンドか、またはその両方であるかどうか）を動的に検出することができる。さらに、性能プロファイルモジュール１１６は、ＨＰコア２４およびＬＰコア２８のクロック周波数および／または供給電圧が変化する際、動作性能のボトルネックを検出することができる。
アイドルプロファイルモジュール１１８は、ＣＰＵ使用率を監視し、ＨＰコア２４およびＬＰコア２８を動作させるための最低限のクロック周波数および／または供給電圧を決定することができる。アイドルプロファイルモジュール１１８は、高いアイドルデューティサイクルを有する作業負荷の電力を節約しながら、作業負荷に基づき動作性能への影響を最小限化することができる。
さらに、ＨＰコア２４およびＬＰコア２８が休止状態である場合、それぞれＨＰコア２４およびＬＰコア２８においてより低い電力レベルを維持することができるように、アイドルプロファイルモジュール１１８を使用することができる。例えば、アイドルプロファイルモジュール１１８は、動作状態の動作電力レベルより低く（そして電力ゼロより大きく）、また休止状態のコアを迅速に動作状態に移行させるのに十分な低電力レベルを供給するように、電源を動作させることができる。
キャッシュ監視モジュール１２４は、ＨＰコア２４およびＬＰコア２８がアプリケーションを実行するときにキャッシュミス率を監視することができる。例えば、キャッシュ監視モジュール１２４は、ＨＰコア２４およびＬＰコア２８の命令キャッシュミス率およびデータキャッシュミス率を監視することができる。
コアプロファイルモジュール１２０は、性能プロファイルモジュール１１６、アイドルプロファイルモジュール１１８、および／またはキャッシュ監視モジュール１２４により生成された情報を分析することができる。その情報に基づき、コアプロファイルモジュール１２０は、アプリケーションが実行されているとき、ＨＰコア２４およびＬＰコア２８のコア使用率を監視することができる。コアプロファイルモジュール１２０は、コア使用率がある所定の閾値以下にある時を示すことができる。コアプロファイルモジュール１２０は、電力消費および動作性能を最適化するためにＬＰモードからＨＰモードまたはＨＰモードからＬＰへの切り替えが必要であるとき、モード変更信号を生成することができる。電力管理システムは、要求に応じてモードを変更するかどうかの決定にモード変更信号を使用することができる。
より具体的には、コアプロファイルモジュール１２０は、ＨＰコア２４およびＬＰコア２８の処理速度をそれぞれ監視することができる。ＨＰコア２４が第１の所定の閾値未満の第１の処理速度で動作し始めると、コアプロファイルモジュール１２０は、ＬＰコア２８に動作を切り替える必要性を示すことができる。ＬＰコア２８が第２の所定の閾値を超える第２の処理速度で動作し始めると、コアプロファイルモジュール１２０は、ＨＰコア２４に動作を切り替える必要性を示すことができる。
第１および第２の所定の閾値は、同じであっても、（ヒステリシスを提供するために）同じでなくてもよい。換言すると、第１の所定の閾値は、第２の所定の閾値より低くてもよい。第１および第２の処理速度は、処理速度の瞬間的な変化の間の切り替えを防止するために、第１および第２の期間にわたり平均化されてもよい。第１および第２の期間は、異なる期間に設定して切り替えを促進または抑制することができる。第１の期間、第２の期間、第１の所定の閾値、および第２の所定の閾値は、プログラマによりプリセットされていてもよく、またはユーザにより定義されてもよい。そうすることで、ユーザは、処理システム２０を含むデバイスの電力散逸を制御することができる。スレッド転送モジュール１２２は、コアが切り替えられた際、ＨＰコア２４とＬＰコア２８との間のスレッドの転送を促進する。
ここで図３Ｄを参照すると、コアプロファイルモジュール１２０は、システム負荷を監視することができる。例えば、ＨＰコア２４およびＬＰコア２８の１つ以上のパラメータを監視して、コア使用率の表示を提供することができる。例えば、コアプロファイルモジュール１２０は、処理速度、ページファイル使用量、入力／出力負荷、スレッド数、キャッシュ使用量、および／またはアプリケーションの種類を監視することができる。ＣＰＵ使用量は、コアの容量に対する単位時間あたりの動作数の比率を表し得る。ページファイル使用量は、ページファイルの最大数に対するページファイル数の比率を表し得る。スレッドカウントは、動作中のスレッドの数であり得る。
コアプロファイルモジュール１２０は、単一の閾値を使用することができる。換言すると、ＨＰコア２４への移行は、ＬＰコア２８のＣＰＵ使用量が所定の期間中所定のパーセンテージを超える、ページファイル使用量が所定のページファイル数を超える、またはスレッド数が所定のスレッド数を超える場合に生じ得る。コアプロファイルモジュール１２０はまた、基準を組み合わせてより複雑な条件とすることができる。単なる一例として、コアプロファイルモジュール１２０は、ＬＰコア２８の処理速度が所定の期間中最大速度の所定のパーセンテージを超えること、および入力／出力負荷が所定の値を超えることを必要とし得る。ヒステリシスを使用することもできる。さらに他の組み合わせも企図される。
ここで図４を参照すると、処理システム２０を動作させるための例示的方法３００が示されている。制御は、ブロック３０４から始まり、ブロック３０６に進む。ブロック３０６では、制御は現在の動作モードを判定する。ステップ３０６がＨＰと等しい場合、制御はステップ３０８へと続き、モード信号がＬＰモードに設定されているかどうかを判定する。ステップ３０８が真である場合、制御はステップ３１０へと続き、ＬＰコア２８およびキャッシュ３０への電力を増加させる。ステップ３１２において、制御は、ＬＰコア２８およびキャッシュ３０の準備ができているかどうかを判定する。ステップ３１８において、制御は、ＨＰコア２４上で実行されている命令、状態、スレッド等をＬＰコア２８に転送する。
ステップ３０６がＬＰと等しい場合、制御はステップ３２８へと続き、モード信号がＨＰモードに設定されているかどうかを判定する。ステップ３２８が真である場合、制御はステップ３３０へと続き、ＨＰコア２４およびキャッシュ２６への電力を増加させる。ステップ３３２において、制御は、ＨＰコア２４およびキャッシュ２６の準備ができているかどうかを判定する。ステップ３３８において、制御は、ＬＰコア２８上で実行されている命令、状態、スレッド等をＨＰコア２４に転送する。
ここで図５を参照すると、ＨＰおよびＬＰコアを備える別の例示的システムが示されている。システムは、レベル１（Ｌ１）キャッシュ２０２を含むＬＰコア２００と、Ｌ１キャッシュ２０６を含むＨＰコア２０４とを含む。ＬＰコア２００およびＨＰコア２０４は、バス２０５を介して通信することができる。高速メモリ２１０が提供されてもよい。高速メモリ２１０は、スタティックランダムアクセスメモリ（ＳＲＡＭ）または他の好適な高速メモリを含み得る。ＬＰコア２００およびＨＰコア２０４は、別個のＩＣとして実装されてシステムインパッケージ（ＳＩＰ）として配設されてもよく、またはＩＣもしくはＳＯＣとして統合されてもよい。高速メモリ２１０はまた、ＬＰコア２００およびＨＰコア２０４のうちの一方または両方と統合されてもよい。
ＬＰコア２００およびＨＰコア２０４はまた、本明細書に記載の属性の一部またはすべてを有することができる。ＬＰコア２００は、ＨＰコア２０４よりも小さいコアを有し得る。Ｌ１キャッシュ２０２および２０６に加えて、レベル２（Ｌ２）キャッシュ２０８もまた提供され得る。Ｌ１キャッシュ２０２および２０６は、それぞれ対応するＬＰコア２００およびＨＰコア２０４と統合され得る。Ｌ２キャッシュ２０８は、コア２００および２０４のうちの一方または両方により使用され得る。Ｌ２キャッシュ２０８は、一般に、高いリーク電流および／または電力消費を有する傾向があるため、望ましい場合は、Ｌ２の使用はＨＰコア２０４に制限することができる。いくつかの実現形態において、ＨＰコア２０４は、複数の同一コアを含んでもよい。
ＬＰコア２００およびＨＰコア２０４は、異なるＩＳＡで同じオペレーティングシステム（ＯＳ）を実行してもよく、また同じコードを実行することができる。ＯＳのコンポーネントであるカーネルモジュール２２０は、システムリソースを管理する。単なる一例として、ＯＳは、Ｌｉｎｕｘ（登録商標）または他の好適なオペレーティングシステムを含み得る。カーネルモジュール２２０は、その機能を実行するときにアプリケーション２２４（例えば、アプリケーション２２４−１、２２４−２、・・・および２２４−Ｐ）が制御するリソース（例えば、高速メモリ２１０または主メモリ２２８、ＬＰコア２００およびＨＰコア２０４、ならびに入力／出力デバイス２３４）の最も低位の抽象化レイヤを提供する。カーネルモジュール２２０は、典型的には、プロセス間通信機構およびシステムコールを通して、アプリケーション２２４のプロセスにこれらのリソースを提供する。
起動中、ブートローダは、典型的にはカーネルモジュール２２０の実行を開始する。カーネルモジュール２２０はそれ自体を初期化し、第１のプロセスを開始する。続いて、カーネルモジュール２２０は、一般に、カーネルモジュール２２０からサービスを要求するためにアプリケーション２２４により使用されるシステムコール等の外部イベントに応答して、またはカーネルモジュール２２０にイベントを通知するためにハードウェアコンポーネントにより使用される割り込みを介して動作する。カーネルモジュール２２０はまた、実行可能なプロセスがない場合、アイドルプロセスループを実行することができる。
電力消費を管理し、監視されているシステム負荷に基づきシステム動作の変更を開始または制御するために、電力管理システム（ＰＭＳ）モジュール２４２を提供することができる。コアプロファイルモジュール２４０は、コア負荷、入力／出力負荷、アプリケーション負荷、および／または他のシステム動作パラメータに基づく負荷等のシステム負荷を監視することができる。
例えば、ＰＭＳモジュール２４２は、要求に応じて、ＬＰコア２００の異なる動作周波数の間の切り替えを制御することができる。換言すると、ＰＭＳモジュール２４２は、システム負荷に基づき、ＬＰコア２００のＴ個（Ｔは１より大きい整数である）の異なる動作速度の間の移行を処理することができる。例えば、低い負荷条件下で、ＬＰコア２００は、最初は１００ＭＨｚ未満の速度で動作し得る。システム負荷が増加するにつれ、ＰＭＳモジュール２４２は、動作速度を２００ＭＨｚに増加させる必要が生じ得る。理解できるように、より高速度での動作はまた、より高い電力消費と関連し得る。速度の増加は、ＬＰコア２００および／または関連したクロッキング回路への供給電圧Ｖｄｄを上げることにより達成することができる。ＬＰコア２００の動作速度をその最大処理速度まで増加させるために、追加の速度ステップを用いることができる。
ＬＰコア２００がその最高動作速度に達して追加的なシステム負荷が生じると、コアプロファイルモジュール２４０、ＰＭＳモジュール２４２、および／またはカーネルモジュール２２０は、割り込みを無効化し、ハイパーバイザモジュール２１３またはコア切り替えモジュール２１２へのシステムコールを生成して移行をトリガする。コア切り替えモジュール２１２は、スタンドアロン型であってもよく、またはハイパーバイザモジュール２１３と統合されてもよい。コア切り替えモジュール２１２は、システムコールに応答して、ＬＰコア２００からＨＰコア２０４に動作を移行させ（切り替え）、移行（切り替え）が完了した後にカーネルモジュール２２０に制御を戻すことができる。
ハイパーバイザという用語は、一般に、ホストコンピュータ上で同時に複数のオペレーティングシステムを動作させるプラットフォームを指す。ハイパーバイザは、他のＯＳが動作している間、一方のＯＳの動作を安全に一時停止するために使用することができる。ハイパーバイザは、典型的には、カーネルより高位で動作する。代替として、ハイパーバイザは、カーネルより低位で動作し得る。
本開示において、ハイパーバイザという用語は、ホストデバイスに、同じＯＳを使用して複数の非対称プロセッサを使用させる仮想化プラットフォームを指す。信頼できるゾーンにない他のユーザアプリケーションとは対照的に、ハイパーバイザは信頼できるゾーンで動作する。信頼できるゾーンは、外部割り込みなしにサービスがセキュアに実行され得る、コード分離を提供する安全な環境である。ハイパーバイザは、プロセッサ間の転送を管理し、他の非対称プロセッサが動作している間、一方の非対称プロセッサの動作を一時停止する。代替として、ハイパーバイザは、複数のＯＳを使用して、複数の非対称プロセッサを実行するために使用することができる。
コア切り替えモジュール２１２がハイパーバイザモジュール２１３に統合されているかどうかに依存して、ハイパーバイザモジュール２１３またはコア切り替えモジュール２１２が、起動後にＲＡＭまたは他の記憶装置から高速メモリ２１０にロードされる。コア切り替えモジュール２１２は、信頼できるゾーンでコアを切り替える。ＰＭＳモジュール２４２は、一方のコアの動作が一時停止され別のコアに引き渡される際、ＬＰコア２００およびＨＰコア２０４のうちの一方に対する割り込みを無効化する。ハイパーバイザモジュール２１３および／またはコア切り替えモジュール２１２は、ＯＳおよびアプリケーションからコアを分離することによりハードウェア抽象化を提供し、コア切り替えを、ＯＳおよびアプリケーションに対して透過的とする。
コア切り替えモジュール２１２は、カーネルモジュール２２０より高位のレベルで実行される。コア切り替えモジュール２１２は、ＯＳおよびアプリケーションに対して透過的にコアを切り替えるため、ＯＳおよびアプリケーションは、コア切り替えモジュール２１２がコアを切り替える際に改変されることなく動作し得る。
ＰＭＳモジュール２４２により割り込みが無効化された後、コア切り替えモジュール２１２はＬＰコア２００の状態をコピーし、ＨＰコア２０４を動作状態にし、ＬＰコア２００の状態を使用してＨＰコア２０４を初期化する。ＨＰコア２０４が初期化された後、コア切り替えモジュール２１２はＬＰコア２００を休止状態にする。ＨＰコア２０４は、アプリケーションの実行を再開し、ＰＭＳモジュール２４２は割り込みを有効化する。
ＨＰコア２０４を使用して命令を実行した後、システム負荷は最終的に減少し得る。システム負荷が所定の点までに減少すると、コア切り替えモジュール２１２は、ＨＰコア２０４からＬＰコア２００に動作を移行して戻すことができる。理解できるように、コア切り替えを使用するシステムは、必要な処理速度が比較的低い場合、ＬＰコア２００の低い電力消費の利益を得ることができる。高速処理が望ましい場合、ＨＰコア２０４が使用され、次いで処理負荷が十分減少したらオフにされ得る。
ここで図６を参照すると、図５のＬＰコア２００およびＨＰコア２０４を動作させるための方法のステップが示されている。制御はステップ２５０から開始する。ステップ２５２において、コアプロファイルモジュール２４０は、ＬＰコア２００のシステム負荷を監視する。ステップ２５６において、コアプロファイルモジュール２４０は、ＨＰコア２０４への切り替えが必要かどうかを判定する。ステップ２５６が偽である場合、制御はステップ２５２に戻る。
ステップ２５６が真である場合、制御メッセージがコア切り替えモジュール２１２に送信される。コア切り替えモジュール２１２は、ステップ２６０において、ＬＰコア２００の状態（ポインタ、レジスタ、オペコード、オペランド、プログラムカウンタ（ＰＣ）等）を読み出し、ＬＰコア２００の状態またはその状態を表す情報を、高速メモリ２１０にコピーする。ステップ２６４において、コア切り替えモジュール２１２は、ＨＰコア２０４を動作状態に移行させる。ステップ２６８において、コア切り替えモジュール２１２は、ＬＰコア２００の状態を高速メモリ２１０からＨＰコア２０４にロードする。ステップ２７２において、コア切り替えモジュール２１２は、ＬＰコア２００を休止状態に移行させる。ステップ２７６において、ＨＰコア２０４は、ＨＰコア２０４にロードされた状態で実行を再開する。換言すると、動作は、ＬＰコア２００が休止状態に入った際と同じプログラムカウンタ値で再開する。
ステップ２８０において、ＬＰコア２００からロードされた命令の完了後、ＨＰコア２０４は、アプリケーションレベルで実行を開始することができる。ステップ２８８において、コアプロファイルモジュール２４０は、ＨＰコア２０４のシステム負荷を監視する。ステップ２９２において、コアプロファイルモジュール２４０は、ＬＰコア２００への切り替えが必要かどうかを判定する。
ステップ２９２が偽である場合、制御はステップ２８８に戻る。あるいは、ステップ２９２が真である場合、ステップ２９６において、コア切り替えモジュール２１２は、ＨＰコア２０４の状態を読み出し、ＨＰコア２０４の状態またはその状態を表す情報を、高速メモリ２１０にコピーする。代替として、状態は、動作状態にされるコアに直接コピーされ得る。ステップ３００において、コア切り替えモジュール２１２は、ＬＰコア２００を動作状態に移行させる。ステップ３０６において、コア切り替えモジュール２１２は、ＨＰコア２０４の状態を高速メモリ２１０からＬＰコア２００にロードする。
ステップ３１０において、ＨＰコア２０４は、休止状態に移行する。ステップ３２０において、ＬＰコア２００は、ロードされた状態で実行を再開する。ステップ３２４において、ロードされた命令の完了後、ＬＰコア２００はアプリケーションレベルで動作し、制御はステップ２５２に戻る。
ここで図７を参照すると、図５のＬＰコア２００およびＨＰコア２０４を動作させるための別の方法のステップが示されている。制御はステップ３２８から開始する。ステップ３３０において、制御は、ＬＰコア２００が動作状態かどうかを判定する。ステップ３３０が真である場合、コアプロファイルモジュール２４０は、ＬＰコア２００のシステム負荷または速度を監視する。ステップ３３８において、コアプロファイルモジュール２４０は、実行されているアプリケーションの種類を監視する。ステップ３４２において、制御は、アプリケーションのいずれかがＨＰ型に指定されるかどうかを判定する。
アプリケーションがＨＰ型アプリケーションとして指定される場合、アプリケーションが起動されるとすぐにＨＰコア２０４への移行が生じ得る。ＨＰ型アプリケーションは、プログラムされていてもよく、および／またはユーザにより指定されてもよい。代替として、ＨＰアプリケーションは、充電状態に基づき選択されてもよい。換言すると、アプリケーションは、電池残量が低い場合以外はＨＰコア動作が初期設定となり得る。電池残量が低い場合、アプリケーションは、より低い動作速度でＬＰコアで動作させられるか、または全く動作しない場合がある。さらに他のアプリケーションが、ＨＰコア２０４のみで実行され得る。
ステップ３４２が偽である場合、制御は、ステップ３４８において、システム負荷が第１の閾値より大きいかどうかを決定する。ステップ３４８が偽である場合、制御はステップ３３０に戻る。ステップ３４８が真である場合、制御はステップ３５２へと続き、コア切り替えモジュール２１２を使用してＨＰコア２０４に移行する。ステップ３５６において、コアプロファイルモジュール２４０は、ＨＰコア２０４のシステム負荷を監視する。ステップ３６０において、制御は、システム負荷が第２の閾値未満であるかどうかを判定する。ステップ３６０が偽である場合、制御はステップ３５６に戻る。ステップ３６０が真である場合、制御はステップ３７６においてＬＰコア２００に移行し、制御はステップ３３０に戻る。
ステップ３４２が真である場合、制御はステップ３６４へと続き、コア切り替えモジュール２１２を使用してＨＰコア２０４に移行する。ステップ３６８において、制御は、ＨＰ型アプリケーションが閉じられているか、または終了しているかどうかを判定する。ステップ３６８が偽である場合、ＨＰコア２０４は、ＨＰ型アプリケーションの実行を継続する。ステップ３６８が真である場合、制御はステップ３７２へと続き、ＨＰ型アプリケーションを閉じた後のシステム負荷が第２の速度閾値未満であるかどうかを判定する。ステップ３７２が偽である場合、制御はステップ３７２に戻る。ステップ３７２が真である場合、制御はステップ３７６においてＬＰコア２００に移行し、制御はステップ３３０に戻る。
ＬＰコアが、モバイルコンピューティングデバイスのハードウェアおよびソフトウェアの残りの部分にとって、ＨＰコアに類似するかまたはそのように見えることができる場合、コア切り替えは、ＯＳおよびアプリケーションに対して透過的となることができる。ＬＰコアがＨＰコアに類似する場合、ＬＰコア用にスケジュールされたスレッドは、いかなる修正またはスレッドカラーリングもなく、ＨＰコア用にスケジュールすることができ、またその逆も可である。換言すると、アプリケーションは、どちらかのコアのスレッドの性質とは無関係に、どちらのコアによってでも実行され得る。したがって、コア切り替えは、ＯＳおよびアプリケーションに対して透過的となる。
ＬＰおよびＨＰコアが同一または互換性のある主要コアレジスタおよびインタフェースを有する場合、ＬＰコアはＨＰコアと類似することができる。主要コアレジスタおよびインタフェースの例には、ＣＰＵＩＤレジスタ、デバッグレジスタ、キャッシュ編成および制御レジスタ、ＣＰレジスタ、トレースマクロ、メモリ管理ユニット（ＭＭＵ）、ならびに性能管理ユニット（ＰＭＵ）が含まれる。追加して、または代替として、ＬＰコアは、レジスタマッピングインタフェースおよび／またはマイクロシーケンサを実装して、ＨＰコアとの動的な互換性を達成することができる。代替として、または追加して、ＬＰコアの命令セットは、ＨＰコアの命令セットと同じ、またはそのサブセットであり得る。
ここで、図８Ａおよび８Ｂを参照すると、グルーロジックモジュール３８０を使用して、コア切り替えモジュールによりコアが切り替えられているときに一度にコアを１つだけ有効化（すなわち動作状態に）することができる。図８Ａにおいて、グルーロジックモジュール３８０は、外部割り込み（例えば、ＩＲＱおよびＦＩＱ）および他の入力（例えば、トレースマクロおよびデバッグ）を、モバイルデバイスの他のハードウェアおよびソフトウェアから受け取ることができる。さらに、グルーロジックモジュール３８０は、ＬＰコア２００およびＨＰコア２０４が切り替えられているときに、ＬＰコア２００およびＨＰコア２０４からウェークアップ交換信号を受信することができる。ウェークアップ交換信号は、コア切り替え中、ＬＰコア２００およびＨＰコア２０４のうちの一方がウェークアップし、他方が停止する時を示す。ウェークアップ交換信号に基づき、グルーロジックモジュール３８０は、割り込みおよび他の入力を、コアが切り替えられた後に動作状態であるＬＰコア２００およびＨＰコア２０４の一方にルーティングすることができる。
具体的には、図８Ｂにおいて、グルーロジックモジュール３８０は、割り込み制御および多重化装置３８２、トレースマクロおよびデバッグ多重化装置３８４、ならびに多重化制御モジュール３８６を備えることができる。割り込み制御および多重化装置３８２は、外部割込みを受け取ることができ、外部割り込みに基づき、ＬＰコア２００およびＨＰコア２０４に対するマスクされた割り込みおよび割り込み待ち（ＷＦＩ）信号を生成することができる。トレースマクロおよびデバッグ多重化装置３８４は、ＬＰコア２００およびＨＰコア２０４に対するトレースマクロおよびデバッグの入力を受け取ることができる。
多重化制御モジュール３８６は、ウェークアップ交換信号を受け取ることができ、またウェークアップ交換信号に基づき多重化制御信号を生成することができる。多重化制御信号は、コア切り替えが完了した後の時点で、ＬＰコア２００およびＨＰコア２０４のうち、どちらが動作状態であるかを示すことができる。代替として、コア切り替えモジュールは、ウェークアップ交換信号に基づき、割り込み制御および多重化デバイス３８２ならびにトレースマクロおよびデバッグ多重化デバイス３８４を制御することができる。
多重化制御信号に基づき、割り込み制御および多重化デバイス３８２は、マスクされた割り込みおよびＷＦＩ信号を、コアが切り替えられた後に動作状態にあるＬＰコア２００およびＨＰコア２０４のうちの一方にルーティングすることができる。トレースマクロおよびデバッグ多重化装置３８４は、トレースマクロおよび／またはデバッグ信号を、コアが切り替えられた後に動作状態にあるＬＰコア２００およびＨＰコア２０４のうちの一方にルーティングすることができる。したがって、一度にＬＰコア２００およびＨＰコア２０４のうちの一方のみが動作状態であり、アプリケーションを実行する。
グルーロジックモジュール３８０が非対称的にＬＰコア２００およびＨＰコア２０４と通信するため、ＬＰコア２００およびＨＰコア２０４は、対称通信能力を有する。具体的には、割り込み制御および多重化デバイス３８２ならびにトレースマクロおよびデバッグ多重化デバイス３８４により生成された信号は、対称的にＬＰコア２００およびＨＰコア２０４に通信する。したがって、所与の時点でＬＰコア２００およびＨＰコア２０４のうちのどちらが動作状態であるかとは無関係に、ＬＰコア２００およびＨＰコア２０４のハードウェアインタフェース動作および信号伝達能力は類似している。これにより、モバイルデバイスの他のハードウェアは、どちらのコアが動作状態にあるかとは無関係に、またはどちらのコアが動作状態にあるかを特定することなく、どちらのコアとも通信することができる。
さらに、対称的な通信に起因して、ＬＰコア２００およびＨＰコア２０４のプログラム可能性は類似している。具体的には、アプリケーションは、どちらのコアが動作状態にあるかとは無関係に、またはどちらのコアが動作状態にあるかを特定することなく、動作状態にあるＬＰコア２００またはＨＰコア２０４上で透過的に動作することができる。グルーロジック３８０により提供されるハードウェアおよびソフトウェア透過性または対称性によって、ハードウェアおよびソフトウェアの製造供給元は、コアが１つだけ存在するかのように、製品を普通に使用、修正、開発、および／または追加することができる。
ＨＰコア２０４が複数の同一コアを備える場合、割り込み制御および多重化デバイス３８２は、それぞれのコアに対するマスクされた割り込みおよびＷＦＩ信号を生成することができる。さらに、トレースマクロおよびデバッグ多重化デバイス３８４は、トレースマクロおよびデバッグ信号を、それぞれのコアにルーティングすることができる。
ここで図９Ａおよび９Ｂを参照すると、動的コア切り替えを使用してモバイルデバイスの電力消費を最適化する電力管理システム（ＰＭＳ）４００が示されている。図９Ａにおいて、ＰＭＳ４００は、ＰＭＳモジュール４０２、コアシーケンスモジュール４１３、コア切り替えモジュール４１４、およびグルーロジックモジュール３８０を備える。いくつかの実現形態において、コア切り替えモジュール４１４は、ハイパーバイザモジュール４１５と統合することができる。ＰＭＳモジュール４０２は、電力制御モジュール４０４、性能プロファイルモジュール４０６、アイドルプロファイルモジュール４０８、ＯＳタスクプロファイルモジュール４１０、およびコアプロファイルモジュール４１２を備える。ＰＭＳモジュール４０２は、ユーザプロファイル、実行されているアプリケーションの種類、ＯＳから受け取る入力、および、それぞれのデバイスドライバから受け取る各種ハードウェアデバイスの状態に基づき、電力消費を管理する。
電力制御モジュール４０４は、ユーザプロファイルを介して、ユーザから電力／性能に関連する入力を受け取ることができる。例えば、ユーザは、必要となる電力消費とは無関係に、アプリケーションの動作性能レベルを特定することができる。さらに、電力制御モジュール４０４は、性能プロファイルモジュール４０６、アイドルプロファイルモジュール４０８、ＯＳタスクプロファイルモジュール４１０、およびコアプロファイルモジュール４１２からの入力を受け取ることができる。
性能プロファイルモジュール４０６は、アプリケーションの現在の動作性能、および要求される、または望ましい動作性能を示す出力を生成することができる。例えば、性能プロファイルモジュール４０６は、電力制御モジュール４０４およびコアプロファイルモジュール４１２に、アプリケーションによる現在のコア使用率、キャッシュミス率、およびシステム負荷がメモリバウンドであるか、コアバウンドであるか、またはＩ／Ｏバウンドであるかどうかを含むパラメータを示すことができる。性能プロファイルモジュール４０６は、ＯＳサービスモジュール４１６、デバイスドライバモジュール４１８、およびコア４２０から受け取った入力に一部基づき、出力を生成することができる。コア４２０は、ＬＰおよび１つ以上のＨＰコアを備えることができる。
ＯＳサービスモジュール４１６は、カーネル入力／出力制御（ＩＯＣＴＬ）モジュール４２２およびスケジューリングモジュール４２４を備えることができる。カーネルＩＯＣＴＬモジュール４２２は、現在のＩ／Ｏ使用量を電力制御モジュール４０４に報告することができる。スケジューリングモジュール４２４は、ＯＳタスクをスケジュールすることができる。ＯＳタスクの例には、タスクの数、プロセスの数、およびスレッド量が含まれる。ＯＳタスクのスケジュールは、ＯＳタスクプロファイルモジュール４１０により監視され、電力制御モジュール４０４に報告される。アイドルプロファイルモジュール４０８は、ＯＳサービスモジュール４１６からの入力を受け取ることができ、コア４２０がいつアイドル状態であるかを電力制御モジュール４０４に報告する。
デバイスドライバモジュール４１８は、モバイルコンピューティングデバイスのハードウェアデバイスを制御するデバイスドライバを備えることができる。例えば、デバイスドライバモジュール４１８は、ＰＭＳモジュール４０２から受け取った信号に基づきモバイルコンピューティングデバイスの電池を制御する電池ドライバモジュール４２６を備えることができる。電池ドライバモジュール４２６は、電池の状態を電力制御モジュール４０４に報告することができる。
さらに、デバイスドライバモジュール４１８は、ＰＭＳモジュール４０２から受け取った入力に基づきハードウェアデバイスにより消費される電力を制御する電力管理割り込み制御（ＰＭＩＣ）モジュール４２８を備えることができる。デバイスドライバモジュール４１８は、性能またはリソース使用パラメータを監視する性能監視ユニット（ＰＭＵ）モジュール４３０を備えることができる。リソース使用パラメータには、コア４２０により実行されているＯＳおよびアプリケーションによるメモリ使用量、キャッシュ使用量、バス使用量、Ｉ／Ｏ使用量、ならびにＣＰＵ使用量が含まれる。ＰＭＵモジュール４３０は、リソース使用パラメータを、性能プロファイルモジュール４０６に報告することができる。具体的には、ＰＭＵモジュール４３０は、アプリケーションがコア４２０のうちの１つにより実行される際に、各種リソース使用パラメータがそれぞれの所定の閾値をいつ交差する（すなわちそれを超えるかまたは下回る）かを報告することができる。閾値は、プログラム可能であり得る。
デバイスドライバモジュール４１８は、ハードウェアデバイスの状態を監視する、デバイスタイムアウトおよび状態監視モジュール４３２をさらに備えることができる。デバイスタイムアウトおよび状態監視モジュール４３２は、要求されたタスクを実行するために利用可能な適正リソースの欠落のために、任意のデバイスがアイドル状態であるかまたはタイムアウトするときを、電力制御モジュール４０４に報告する。電力制御モジュール４０４は、電力を節約するために、アイドル状態のハードウェアデバイスを停止することができる。代替として、ハードウェアデバイスが、タイムアウトするのではなく要求されたタスクを完了することにより性能を発揮するように、電力制御モジュール４０４は追加のリソースを動作状態に（すなわち起動を開始）することができる。
コアプロファイルモジュール４１２、コアシーケンスモジュール４１３、およびコア切り替えモジュール４１４は、コアモーフィングを可能にする。コアプロファイルモジュール４１２は、アプリケーションの履歴または記録に基づき電力／性能要求量を予測または予想することができる。例えば、コアプロファイルモジュール４１２は、データキャッシュミス率、命令キャッシュミス率、および／または、コア４２０のうち動作状態であるものにより実行されているサイクルあたりの命令に基づき、アプリケーションの数百万命令／秒（ＭＩＰＳ）の要求を予測することができる。コアプロファイルモジュール４１２は、性能プロファイルモジュール４０６、アイドルプロファイルモジュール４０８、およびＯＳタスクプロファイルモジュール４１０のうちの少なくとも１つから履歴を受け取ることができる。履歴に基づき、コアプロファイルモジュール４１２は、アプリケーションが要求し得る電力／性能を予測または予想することができる。
コアプロファイルモジュール４１２は、電力／性能要求量が閾値より大きいまたは小さい値に変化するときにイベントを生成することができる。例えば、コアプロファイルモジュール４１２は、コア使用率またはキャッシュミス率がそれぞれの所定の閾値を超えるときにイベントを生成することができる。イベントは、電力／性能要求量の変化に従いコアを切り替える要求である。さらに、コアプロファイルモジュール４１２は、コア切り替えの頻度を監視し、スラッシング（すなわち、コア４２０の不要な切り替え）を最小限化するためにイベントを生成することができる。例えば、コアプロファイルモジュール４１２は、コア４２０が所定の期間において切り替えられる回数を監視することができる。コアプロファイルモジュール４１２は、数が動的にプログラム可能な閾値を超えるときにイベントを生成することができる。イベントが受け取られると、電力制御モジュール４０４は、そのイベントのみに基づいてコアの切り替えを決定することができる。代替として、電力制御モジュール４０４は、リソース使用率（過去、現在、および推定）を含む受け取ったすべての情報を分析し、コアを切り替えるかどうかを決定することができる。
時折、電力制御モジュール４０４は、コアプロファイルモジュール４１２に優先して、そのイベントにもかかわらずコアを切り替えないように決定することができる。例えば、モバイルデバイスが電線電力により電力供給され、ＨＰコアが動作状態にあるコアである場合、電力制御モジュール４０４は、性能要件が低いことをイベントが示し得るにもかかわらず、コアを切り替えないようにすることが可能である。代替として、ＨＰコアが動作状態にあるコアであり、アプリケーションが高性能アプリケーションとして指定されている場合、電力制御モジュール４０４は、モバイルデバイスが電線電力により電力供給されておらず、イベントが低電池残量によりＬＰへの切り替えを要求しているにもかかわらず、コアを切り替えないようにすることが可能である。
図９Ｂにおいて、コアシーケンスモジュール４１３は、周波数変更シーケンス（ＦＣＳ）モジュール４３４、電圧変更シーケンス（ＶＣＳ）モジュール４３６、およびコア変更シーケンス（ＣＣＳ）モジュール４３８を備えることができる。イベントがコアプロファイルモジュール４１２により発信されると、電力制御モジュール４０４は、カーネルＩＯＣＴＬモジュール４２２への３つのコール、すなわちＦＣＳコール、ＶＣＳコール、および／またはＣＣＳコールのうちの少なくとも１つを生成することができる。次いで、カーネルＩＯＣＴＬモジュール４２２は、３つのシーケンス、すなわち周波数変更シーケンス、電圧変更シーケンス、および／またはコア変更シーケンスのうちの少なくとも１つを生成することができる。
受け取った周波数変更シーケンスに基づき、ＦＣＳモジュール４３４は、動作状態にあるコアのクロック周波数を変更する信号を生成することができる。受け取った電圧変更シーケンスに基づき、ＶＣＳモジュール４３６は、動作状態にあるコアの供給電圧を変更する信号を生成することができる。受け取ったコア変更シーケンスに基づき、ＣＣＳモジュール４３８は、コア４２０を切り替える信号を生成することができる。ＣＣＳモジュール４３８は、周波数および／または電圧変更シーケンスと連動してコア変更シーケンスを開始することができる。コア変更シーケンスは、システムオーバーヘッド、システム待ち時間、およびコア移行時間を減少させる。ここで、ＣＣＳモジュール４３８をより詳細に説明する。
電力制御モジュール４０４がコアの切り替えを決定すると、ＰＭＳモジュール４０２は、割り込みを無効化し、ハイパーバイザモジュール４１５および／またはコア切り替えモジュール４１４へのシステムコールを生成してコア４２０を切り替える。システムコールに基づき、ＣＣＳモジュール４３８はコールを生成し、ハイパーバイザモジュール４１５および／またはコア切り替えモジュール４１４にコールを出力する。ハイパーバイザモジュール４１５および／またはコア切り替えモジュール４１４は、コア４２０を切り替える。コア４２０が切り替えられた後、ハイパーバイザモジュール４１５および／またはコア切り替えモジュール４１４は、カーネルＩＯＣＴＬモジュール４２２および／またはＯＳサービスモジュール４１６に制御を戻す。続いて、新たに動作状態となったコアが動作を再開し、ＰＭＳモジュール４０２は割り込みを有効化する。
以下は、ＣＣＳモジュール４３８がコア変更シーケンスを開始することができる場合のいくつかの例である。ＣＣＳモジュール４３８は、ＬＰコアのコア使用率が所定の高閾値以上である場合、コア変更シーケンスを開始してＬＰコアからＨＰコアに切り替えることができる。単なる一例として、所定の高閾値は、８０％または９０％等のパーセンテージであり得る。ＣＣＳモジュール４３８は、ＬＰコアのコア使用率が、所定の期間、所定の高閾値以上である場合、コア変更シーケンスを開始することができる。所定の期間は、短くても長くてもよい。単なる一例として、所定の期間は、２秒、あるいは１０秒であり得る。所定の高閾値および所定の期間は、性能、電力を最適化し、不要である可能性のあるコア切り替えを最小限化するようにプログラムすることができる。
ＣＣＳモジュール４３８は、ＬＰコアの予測コア使用率が、所定の高閾値以上である場合、コア変更シーケンスを開始することができる。予測コア使用率は、実行されているアプリケーションの種類、および／またはアプリケーションの実行履歴に基づき決定することができる。単なる一例として、ユーザにより高性能が必要とタグ付けされたアプリケーションは、ＬＰコアからＨＰコアへのコア切り替えを開始することができる。
ＣＣＳモジュール４３８は、ＨＰコアのコア使用率が所定の低閾値以下である場合、コア変更シーケンスを開始してＨＰコアからＬＰコアに切り替えることができる。単なる一例として、所定の低閾値は、５％または１０％等のパーセンテージであり得る。ＣＣＳモジュール４３８は、ＨＰコアのコア使用率が、所定の期間、所定の高閾値以下である場合、コア変更シーケンスを開始することができる。所定の期間は、短くても長くてもよい。単なる一例として、所定の期間は、２秒、あるいは１０秒であり得る。所定の低閾値および所定の期間は、性能、電力を最適化し、不要である可能性のあるコア切り替えを最小限化するようにプログラムすることができる。
ＣＣＳモジュール４３８は、ＬＰおよびＨＰコアのうちの一方により実行されているアプリケーションの数に基づき、コア変更シーケンスを開始することができる。単なる一例として、実行されているアプリケーションの数が１０以上である場合にはＬＰコアからＨＰコアにコアを切り替え、実行されているアプリケーションの数が１０以下である場合にはＨＰからＬＰにコアを切り替えることができる。ＣＣＳモジュール４３８は、アプリケーションの種類に基づきコア変更シーケンスを開始することができる。単なる一例として、実行されているアプリケーションが高性能を必要とすると指定されている場合、ＬＰコアからＨＰコアにコアを切り替えることができる。最後に、ＣＣＳモジュール４３８は、コアの一方による実行がスケジュールされている命令の種類に基づき、コア変更シーケンスを開始することができる。単なる一例として、ＬＰコアがアプリケーションを実行しており、実行がスケジュールされている命令がＬＰコアではなくＨＰコアにより実行され得る場合、コアをＬＰコアからＨＰコアに切り替えることができる。
より具体的には、ＣＣＳモジュール４３８は、コア４２０を以下のように切り替える信号を生成することができる。ＣＣＳモジュール４３８がコア変更シーケンスを受信すると、ＣＣＳモジュール４３８は、ハイパーバイザモジュール４１５および／またはコア切り替えモジュール４１４にコールを出力する。コア切り替えモジュール４１４はコア変更シーケンスに従いコア４２０を切り替える。具体的には、コア切り替えモジュール４１４は、動作状態にあるコアの状態を休止状態にあるコアに転送し、動作状態にあるコアと休止状態にあるコア４２０との間のハンドシェーキングを実行し、以下のようにコア切り替えを実行する。
コア切り替えモジュール４１４は、ＰＭＳモジュール４０２がコア４２０への割り込みを無効化すると、コア切り替えを開始する。コア切り替えモジュール４１４は、ＯＳおよびアプリケーションの実行を一時停止し、コア４２０をＯＳおよびアプリケーションから分離する。コア切り替えモジュール４１４は、コアレジスタ、ＣＰレジスタ、スタックポインタ、プログラムカウンタ、ＰＭＵイベント、およびＭＭＵ構成を含む、動作状態にあるコアの状態を保存することができる。コア切り替えモジュール４１４は、クロック、Ｌ２キャッシュ（例えば休止状態にあるコアがＨＰコアである場合）、および休止状態にあるコアへの電力供給をオンにするか、または増加させることにより、休止状態にあるコアを動作状態にする。
休止状態にあるコアから受け取ったウェークアップ交換信号に基づき、コア切り替えモジュール４１４は、ウェークアップ信号が休止状態にあるコアに出力された後の所定の時間内に休止状態にあるコアがウェークアップ（すなわち起動）するかどうかを判定する。休止状態にあるコアが所定の時間内に肯定応答しない（すなわちウェークアップまたは起動しない）場合、コア切り替えモジュール４１４は動作状態にあるコアの状態をリロードする。コア切り替えモジュール４１４は、カーネルＩＯＣＴＬモジュール４２２および／またはＯＳサービスモジュール４１６に制御を戻す。動作状態にあるコアは、リロードされた状態に従いアプリケーションの実行を再開し、ＰＭＳモジュール４０２は、動作状態にあるコアへの割り込みを有効化する。
代わりに、コア切り替えモジュール４１４が所定の時間内に休止状態にあるコアから肯定応答を受け取った場合、コア切り替えモジュール４１４は、それまで動作状態にあったコアの状態を、新たに動作状態となったコアに転送する。コア切り替えモジュール４１４は、それまで動作状態にあったコアの状態を使用して、新たに動作状態となったコアを初期化する。新たに動作状態となったコアが初期化された後、コア切り替えモジュール４１４は、クロック、Ｌ２キャッシュ（例えばそれまで動作状態にあったコアがＨＰコアである場合）、およびそれまで動作状態にあったコアをオフにするか、または電力供給を減少させることにより、それまで動作状態にあったコアを停止して休止状態にする。コア切り替えモジュール４１４は、カーネルＩＯＣＴＬモジュール４２２および／またはＯＳサービスモジュール４１６に制御を戻す。新たに動作状態となったコアは、ロードされた状態に従いアプリケーションの実行を再開する。ＰＭＳモジュール４０２は、動作状態にあるコアへの割り込みを有効化する。したがって、コア切り替えモジュール４１４は、セキュアに、またＯＳおよびアプリケーションから分離してコアを切り替え、コア切り替えをＯＳおよびアプリケーションに対して透過的とする。
コア切り替えモジュール４１４がＬＰコアからＨＰコアに動作を切り替えると、ＯＳおよびアプリケーションは、増加した周波数および供給電圧で単一のコア上で実行を継続するかのように動作し続ける。一方、コア切り替えモジュール４１４がＨＰコアからＬＰコアに動作を切り替えると、ＯＳおよびアプリケーションは、減少した周波数および供給電圧で単一のコア上で実行を継続するかのように動作し続ける。
コア切り替えモジュール４１４および／またはハイパーバイザモジュール４１５は、グルーロジックモジュール３８０に、コア切り替え中にコア４２０により交換されたハンドシェーキング情報を通信することができる。ハンドシェーキング情報は、コア４２０のうちどれが動作状態にあるか、いつ割り込みが無効化／有効化されるか、等を示す信号を含み得る。ハンドシェーキング信号に基づき、グルーロジックモジュール３８０は、アプリケーションから、コア４２０のうち動作状態にあるものに、割り込みおよび他の信号をルーティングする。
使用の際、コア１はＬＰコアであり得、コア２はＨＰコアであり得る。モバイルコンピューティングデバイスは、通常、コア１を使用してほとんどのアプリケーションを実行し得る。コア１は、周波数変更シーケンスおよび電圧変更シーケンスによりそれぞれ指定される周波数および電圧のレベルで動作することができる。周波数変更シーケンスは、必要に応じて動作状態にあるコアのクロック周波数を順次増加または減少させる制御信号を含むことができる。電圧変更シーケンスは、必要に応じて動作状態にあるコアの供給電圧を順次増加または減少させる制御信号を含むことができる。
高性能が必要とされる場合（例えば、コア１の使用率が現在のクロック周波数および供給電圧で最大である場合）、ＦＣＳモジュール４３４は、コア１の最高および／または所望の動作周波数に達するまで、コア１に対し生成された周波数変更シーケンスに基づき、コア１のクロック周波数を周波数範囲内で低から高に変化させることができる。代替として、または追加して、ＶＣＳモジュール４３６は、コア１の最高および／または所望の動作供給電圧に達するまで、コア１に対して生成された電圧変更シーケンスに基づき、コア１の供給電圧を電圧範囲内で低から高に変更することができる。
さらにより高い性能がアプリケーションにより要求される場合（すなわち、コア１の使用率が最高周波数および電圧で最大である場合）、コア切り替えモジュール４１４がコア切り替えを開始することができる。コア切り替えモジュール４１４は、コア２を動作状態にし、コア１の状態をコア２に引き渡し、コア１を停止するか、他の様式でコア１を休止状態とする。具体的には、コア切り替えモジュール４１４は、コア１を休止状態にしてコア１の状態をコピーすることができる。次いで、コア切り替えモジュール４１４はコア２を起動することができる。起動後コア２が初期化するとき、コア切り替えモジュール４１４は、コア１の状態をコア２に引き渡すことができる。すなわち、コア切り替えモジュール４１４は、コア１の状態を使用してコア２をリセットすることができる。その後、コア切り替えモジュール４１４は、コア１を停止することができる。コア２は、コア１の状態を使用して、コア１が休止状態に入ったところでアプリケーションの実行を再開することができる。ＰＭＳモジュール４０２は、割り込みを有効化することができる。スケジューリングモジュール４２４は、コア１により実行されるはずだったスレッドを、コア２による実行にスケジュールすることができる。
まず、コア２は、周波数変更シーケンスおよび電圧変更シーケンスによりそれぞれ指定される周波数および電圧のレベルで動作することができる。続いて、ＦＣＳモジュール４３４は、アプリケーションにより要求される性能レベルに従い、周波数範囲内で低から高に、次いで高から低にコア２のクロック周波数を変更することができる。代替として、または追加して、ＶＣＳモジュール４３６は、アプリケーションにより要求される性能レベルに従い、電圧範囲内で低から高に、および高から低にコア２の供給電圧を変化させることができる。ＨＰコアが複数のコア２を備える場合、各追加のコア２は、アプリケーションにより要求される性能レベルが変化し続けるに従い動作状態および休止状態にされ得る。
アプリケーションにより要求される性能レベルが、コア２が発揮する性能がもはや最適でない、効果的でない、望ましくない、および／または可能ではないレベルまで低下した場合、コア切り替えモジュール４１４はコアを切り替えることができる。コア切り替えモジュール４１４は、コア１を動作状態にし、コア２の状態をコア１に引き渡し、コア２を停止するか、他の様式でコア２を休止状態とする。具体的には、コア切り替えモジュール４１４は、コア２を休止状態にしてコア２の状態をコピーすることができる。次いで、コア切り替えモジュール４１４はコア１を起動することができる。起動後コア１が初期化するとき、コア切り替えモジュール４１４は、コア２の状態をコア１に引き渡すことができる。すなわち、コア切り替えモジュール４１４は、コア１の状態を使用してコア２をリセットすることができる。コア１は、コア２の状態を使用して、コア２が休止状態に入ったところでアプリケーションの実行を再開することができる。ＰＭＳモジュール４０２は、割り込みを有効化することができる。その後、コア切り替えモジュール４１４は、コア２を停止することができる。スケジューリングモジュール４２４は、コア２により実行されるはずだったスレッドを、コア１による実行にスケジュールすることができる。
ここで図９Ｃを参照すると、例示的なコア切り替えモジュール４１４は、モード切り替えモジュール４１４−１、コア動作化モジュール４１４−２、および状態転送モジュール４１４−３を備えることができる。モード切り替えモジュール４１４−１は、動作がＬＰモードからＨＰモードに、またはＨＰモードからＬＰモードに切り替えられるべき時に制御信号を受信する。コア動作化モジュール４１４−２は、現在動作状態にあるコアへの割り込みが無効化された後、現在動作状態にあるコア（例えばコア１）により実行されているアプリケーションの処理を停止する。コア動作化モジュール４１４−２は、現在休止状態にあるコア（例えばコア２）を動作状態にし、現在休止状態にあるコアが起動するかどうかを監視する。新たに活性化されたコア（例えばコア２）が起動した後、状態転送モジュール４１４−３は、現在動作状態にあるコアの状態を新たに動作状態にされたコアに転送する。新たに動作状態にされたコアは、アプリケーションの命令の実行を再開し、コア動作化モジュール４１４−２は、新たに活性化されたコアへの割り込みを有効化する。コア動作化モジュール４１４−２は、コア１を停止する。
したがって、コア切り替えモジュール４１４は、コア４２０を動的に切り替えて電力消費を減少させ、モバイルデバイスの動作性能を増加させる。さらに、コア切り替えモジュール４１４は、コア４２０が切り替えられる時に、１つのコアの状態を別のコアにセキュアに分離して受け渡すため、コア４２０の切り替えは、コア４２０上で動作しているＯＳおよびアプリケーションに対して透過的である。したがって、コア４２０は、既存の処理ハードウェアとプラグ互換性を持ち、いかなるハードウェア修正も必要なく既存の処理ハードウェアに置き換わることができる。
ここで図１０を参照すると、コア切り替えモジュール４１４を使用してコア４２０を切り替えるための方法５００が示されている。制御はステップ５０２から開始する。制御は、ステップ５０４において、コアプロファイルモジュール４１２が（例えば動作状態にあるコアであるコア１から休止状態にあるコアであるコア２に）コア４２０を切り替えるためのイベントを生成したかどうかを判定する。ステップ５０４の結果が偽である場合、制御は、コアプロファイルモジュール４１２がコア４２０を切り替えるためのイベントを生成するまで待機する。ステップ５０４の結果が真である場合、電力制御モジュール４０４は、ステップ５０６において、現在および／または予測リソース使用率に基づきコア４２０が切り替えられ得るかどうかを判定する。ステップ５０６の結果が偽である場合、制御はイベントを無視してステップ５０４に戻る。ステップ５０６の結果が真である場合、制御はステップ５０８に進む。
制御は、ステップ５０８において、割り込みを無効化する。コア１は、ステップ５１０において、コア１により実行されている任意の保留されている読取り／書込み（Ｒ／Ｗ）コマンドを完了する。制御は、ステップ５１２において、コア切り替えモジュール４１４へのシステム管理割り込み（ＳＭＩ）コールを生成し、コア４２０を切り替える（例えば動作状態にあるコアであるコア１を休止状態にし、休止状態にあるコアであるコア２を動作状態にする）。
制御は、ステップ５１４において、動作状態にあるコアであるコア１の状態を保存する。制御は、ステップ５１６において、一貫性のためにコア１のＬ１キャッシュを消去する。制御は、ステップ５１８において、休止状態にあるコアであるコア２にイベントを送信する。制御は、ステップ５２０において、コア２が、起動することにより、および動作状態に移行することにより、イベントに対し肯定応答したかどうかを判定する。ステップ５２０の結果が真である場合、制御は、ステップ５２１において、コア１への電力をオフにするか、または他の様式で減少させる。制御は、ステップ５２２において、保存されたコア１の状態をコア２にロードする。コア２は、ステップ５２４において、コア１が中止したところでアプリケーションの実行を再開する。制御は、ステップ５２６において、割り込みを有効化する。制御はステップ５０４に戻る。
しかしながら、ステップ５２０の結果が偽でる場合（すなわち、コア２がイベントに対し肯定応答せず起動しない場合）、制御は、ステップ５２８において、コア１の状態をコア１にリロードする。コア１は、ステップ５３０において、アプリケーションの実行を再開する。制御は、ステップ５３２において、割り込みを有効化する。制御はステップ５０４に戻る。
図１１Ａ−１１Ｅに、本開示の教示を組み込んだ様々な例示的実現形態が示されている。図１１Ａにおいて、本開示の教示は、携帯電話８５８のマルチコア制御モジュールにおいて実現され得る。携帯電話８５８は、携帯電話制御モジュール８６０、電源８６２、メモリ８６４、記憶デバイス８６６、および、アンテナを含み得るセルラーネットワークインタフェース８６７を含む。携帯電話８５８は、ネットワークインタフェース８６８、マイクロホン８７０、スピーカおよび／または出力ジャック等の音声出力８７２、ディスプレイ８７４、ならびに、キーパッドおよび／またはポインティングデバイス等のユーザ入力デバイス８７６を含み得る。ネットワークインタフェース８６８が無線ローカルエリアネットワークインタフェースを含む場合、アンテナ８６９が含まれ得る。
携帯電話制御モジュール８６０は、本開示の教示によるマルチコア制御モジュールを実装し得る。携帯電話制御モジュール８６０は、セルラーネットワークインタフェース８６７、ネットワークインタフェース８６８、マイクロホン８７０、および／またはユーザ入力デバイス８７６からの入力信号を受け取ることができる。携帯電話制御モジュール８６０は、符号化、復号化、フィルタリング、および／またはフォーマッティングを含む信号処理を行い、出力信号を生成することができる。出力信号は、メモリ８６４、記憶デバイス８６６、セルラーネットワークインタフェース８６７、ネットワークインタフェース８６８、および音声出力８７２のうちの１つ以上へ通信され得る。
メモリ８６４は、ランダムアクセスメモリ（ＲＡＭ）および／または不揮発性メモリを含むことができる。不揮発性メモリは、フラッシュメモリ（ＮＡＮＤおよびＮＯＲフラッシュメモリを含む）、相変化メモリ、磁気ＲＡＭ、ならびに、各メモリセルが２つを超える状態を有する多状態メモリ等、任意の好適な種類の半導体または固体メモリを含み得る。記憶デバイス８６６は、ＤＶＤドライブ等の光学記憶デバイス、および／またはハードディスクドライブ（ＨＤＤ）を含み得る。電源８６２は、携帯電話８５８のコンポーネントに電力を提供する。
図１１Ｂにおいて、本開示の教示は、無線ハンドセット９５８のマルチコア制御モジュールにおいて実現され得る。無線ハンドセット９５８は、電話制御モジュール９６０、電源９６２、メモリ９６４、記憶デバイス９６６、および、アンテナ（図示せず）を含み得る基地局インタフェース９６７を含む。無線ハンドセット９５８は、マイクロホン９７０、スピーカおよび／または出力ジャック等の音声出力９７２、ディスプレイ９７４、ならびに、キーパッドおよび／またはポインティングデバイス等のユーザ入力デバイス９７６を含み得る。
ハンドセット制御モジュール９６０は、本開示の教示によるマルチコア制御モジュールを実装し得る。ハンドセット制御モジュール９６０は、基地局インタフェース９６７、ネットワークインタフェース９６８、マイクロホン９７０、および／またはユーザ入力デバイス９７６からの入力信号を受け取ることができる。ハンドセット制御モジュール９６０は、符号化、復号化、フィルタリング、および／またはフォーマッティングを含む信号処理を行い、出力信号を生成することができる。出力信号は、メモリ９６４、記憶デバイス９６６、基地局インタフェース９６７、および音声出力９７２のうちの１つ以上へ通信され得る。
メモリ９６４は、ランダムアクセスメモリ（ＲＡＭ）および／または不揮発性メモリを含むことができる。不揮発性メモリは、フラッシュメモリ（ＮＡＮＤおよびＮＯＲフラッシュメモリを含む）、相変化メモリ、磁気ＲＡＭ、ならびに、各メモリセルが２つを超える状態を有する多状態メモリ等、任意の好適な種類の半導体または固体メモリを含み得る。記憶デバイス９６６は、ＤＶＤドライブ等の光学記憶デバイス、および／またはハードディスクドライブ（ＨＤＤ）を含み得る。電源９６２は、無線ハンドセット９５８のコンポーネントに電力を提供する。
図１１Ｃにおいて、本開示の教示は、モバイルデバイス９８９のマルチコア制御モジュールにおいて実現され得る。モバイルデバイス９８９は、モバイルデバイス制御モジュール９９０、電源９９１、メモリ９９２、記憶デバイス９９３、ネットワークインタフェース９９４、および外部インタフェース９９９を備えることができる。ネットワークインタフェース９９４が無線ローカルエリアネットワークインタフェースを含む場合、アンテナ（図示せず）が含まれ得る。
モバイルデバイス制御モジュール９９０は、本開示の教示によるマルチコア制御モジュールを実装し得る。モバイルデバイス制御モジュール９９０は、ネットワークインタフェース９９４および／または外部インタフェース９９９からの入力信号を受け取ることができる。外部インタフェース９９９は、ＵＳＢ、赤外線、および／またはイーサネット（登録商標）を含み得る。入力信号は、圧縮音声および／またはビデオを含むことができ、またＭＰ３フォーマットと互換性を有し得る。さらに、モバイルデバイス制御モジュール９９０は、キーパッド、タッチパッド、または個々のボタン等のユーザ入力９９６からの入力を受け取ることができる。モバイルデバイス制御モジュール９９０は、符号化、復号化、フィルタリング、および／またはフォーマッティングを含む入力信号処理を行い、出力信号を生成することができる。
モバイルデバイス制御モジュール９９０は、音声信号を音声出力９９７に、およびビデオ信号をディスプレイ９９８に出力することができる。音声出力９９７は、スピーカおよび／または出力ジャックを含むことができる。ディスプレイ９９８は、メニュー、アイコン等を含み得るグラフィカルユーザインタフェースを提示することができる。電源９９１は、モバイルデバイス９８９のコンポーネントに電力を提供する。メモリ９９２は、ランダムアクセスメモリ（ＲＡＭ）および／または不揮発性メモリを含むことができる。
不揮発性メモリは、フラッシュメモリ（ＮＡＮＤおよびＮＯＲフラッシュメモリを含む）、相変化メモリ、磁気ＲＡＭ、ならびに、各メモリセルが２つを超える状態を有する多状態メモリ等、任意の好適な種類の半導体または固体メモリを含み得る。記憶デバイス９９３は、ＤＶＤドライブ等の光学記憶デバイス、および／またはハードディスクドライブ（ＨＤＤ）を含み得る。モバイルデバイスは、携帯情報端末、メディアプレーヤ、ラップトップ型コンピュータ、ゲーム機、または他のモバイルコンピューティングデバイスを含み得る。
図１１Ｄにおいて、本開示の教示は、グローバルポジショニングシステム（ＧＰＳ）１０８９のマルチコア制御モジュールにおいて実現され得る。ＧＰＳ１０８９は、ＧＰＳ制御モジュール１０９０、電源１０９１、メモリ１０９２、記憶デバイス１０９３、および外部インタフェース１０９９を含むことができる。
ＧＰＳ制御モジュール１０９０は、本開示の教示によるマルチコア制御モジュールを実装し得る。ＧＰＳ制御モジュール１０９０は、外部インタフェース１０９９からの入力信号を受け取ることができる。外部インタフェース１０９９は、無線信号、ＵＳＢ、赤外線、および／またはイーサネット（登録商標）を含み得る。入力信号は、圧縮音声および／またはビデオを含むことができ、またＭＰ３フォーマットと互換性を有し得る。さらに、ＧＰＳ制御モジュール１０９０は、キーパッド、タッチパッド、または個々のボタン等のユーザ入力１０９６からの入力を受け取ることができる。ＧＰＳ制御モジュール１０９０は、符号化、復号化、フィルタリング、および／またはフォーマッティングを含む入力信号処理を行い、出力信号を生成することができる。
ＧＰＳ制御モジュール１０９０は、音声信号を音声出力１０９７に、およびビデオ信号をディスプレイ１０９８に出力することができる。音声出力１０９７は、スピーカおよび／または出力ジャックを含むことができる。ディスプレイ１０９８は、メニュー、アイコン等を含み得るグラフィカルユーザインタフェースを提示することができる。電源１０９１は、モバイルデバイス１０８９のコンポーネントに電力を提供する。メモリ１０９２は、ランダムアクセスメモリ（ＲＡＭ）および／または不揮発性メモリを含むことができる。
不揮発性メモリは、フラッシュメモリ（ＮＡＮＤおよびＮＯＲフラッシュメモリを含む）、相変化メモリ、磁気ＲＡＭ、ならびに、各メモリセルが２つを超える状態を有する多状態メモリ等、任意の好適な種類の半導体または固体メモリを含み得る。記憶デバイス１０９３は、ＤＶＤドライブ等の光学記憶デバイス、および／またはハードディスクドライブ（ＨＤＤ）を含み得る。モバイルデバイスは、携帯情報端末、メディアプレーヤ、ラップトップ型コンピュータ、ゲーム機、または他のモバイルコンピューティングデバイスを含み得る。
図１１Ｅにおいて、本開示の教示は、デスクトップ型コンピュータおよび／またはサーバ１１００のマルチコア制御モジュール１１０３において実現され得る。デスクトップ型コンピュータおよび／またはサーバ１１００は、マルチコア制御モジュール１１０３を含むマルチコア処理システム１１０２を備えることができる。デスクトップ型コンピュータおよび／またはサーバ１１００は、Ｉ／Ｏコア１１０４、メモリ１１０６、およびＩ／Ｏデバイス１１０８をさらに備えることができる。デスクトップ型コンピュータおよび／またはサーバ１１００は、電源１１１２により電力供給され得る。
マルチコア処理システム１１０２、Ｉ／Ｏコア１１０４、およびメモリ１１０６は、システムバス１１１０を介して通信することができる。Ｉ／Ｏデバイス１１０８は、ハードディスクドライブ（ＨＤＤ）、コンパクトディスク（ＣＤ）ドライブ、デジタル多用途ディスク（ＤＶＤ）ドライブ、ディスプレイ、キーボード、および他のＩ／Ｏデバイスを含むことができる。Ｉ／Ｏコア１１０４は、Ｉ／Ｏデバイス１１０８を制御するＩ／Ｏコントローラを備えることができる。マルチコア処理システム１１０２は、オペレーティングシステム（ＯＳ）、ならびにＨＤＤ、ＣＤドライブ、および／またはＤＶＤドライブに記憶されたアプリケーションを実行することができる。マルチコア制御モジュール１１０３は、マルチコア処理システム１１０２がアプリケーションを実行する際、向上した省力化および向上した性能を提供することができる。
ここで、当業者は、上記説明から、本開示の幅広い教示が様々な形態で実現され得ることを理解することができる。したがって、本開示は具体的な実施例を含むが、当業者には、図面、明細書および以下の特許請求の範囲を吟味すれば他の修正が明らかとなるため、本開示の真の範囲はそのように制限されるべきではない。

Claims (54)

  1. システムであって、
    前記システムが第１のモードで動作するときにアプリケーションを実行し、前記システムが第２のモードで動作するときに休止している、第１の非対称コアと、
    前記システムが前記第２のモードで動作するときに前記アプリケーションを実行する第２の非対称コアと、
    前記第１のモードと前記第２のモードとの間で前記システムの動作を切り替えるコア切り替えモジュールであって、第１の制御信号を受け取った後に前記第１の非対称コアによる前記アプリケーションの処理を選択的に停止し、前記第１の非対称コアの第１の状態を前記第２の非対称コアに転送する、コア切り替えモジュールとを備え、前記第２の非対称コアは、前記第２のモードにおいて前記アプリケーションの実行を再開する、システム。
  2. 前記第１の制御信号は、割り込みが無効であることを示す、請求項１に記載のシステム。
  3. 前記第２のモード中、前記第２の非対称コアが前記アプリケーションの実行を再開するときに、命令翻訳なしに命令が実行される、請求項１に記載のシステム。
  4. 前記アプリケーションにサービスを提供するオペレーティングシステム（ＯＳ）をさらに備え、前記コア切り替えモジュールは、前記第１の非対称コアと前記第２の非対称コアとの間で、ＯＳに対して透過的に前記アプリケーションの実行を切り替える、請求項１に記載のシステム。
  5. 前記第１の非対称コアの第１の最大速度は、前記第２の非対称コアの第２の最大速度より大きい、請求項１に記載のシステム。
  6. 前記第１の非対称コアは、所定の周波数より高い周波数で動作し、前記第２の非対称コアは、前記所定の周波数よりも低い周波数で動作する、請求項１に記載のシステム。
  7. 前記第１の非対称コアの第１の最大動作電力レベルは、前記第２の非対称コアの第２の最大動作電力レベルより大きい、請求項１に記載のシステム。
  8. 前記第１の非対称コアは、第１の命令セットアーキテクチャ（第１のＩＳＡ）を使用し、前記第２の非対称コアは、第２のＩＳＡを使用し、前記第１のＩＳＡは、前記第２のＩＳＡと互換性を有する、請求項１に記載のシステム。
  9. 前記第１のＩＳＡの命令の第１のセットは、前記第２のＩＳＡの命令の第２のセットのスーパーセットであり、前記第１のセットは、前記第２のセットより多くの命令を含む、請求項８に記載のシステム。
  10. 前記ＯＳは、カーネルを備え、前記コア切り替えモジュールは、前記カーネルのレベルより高位で実行される、請求項４に記載のシステム。
  11. ハイパーバイザモジュールをさらに備え、前記コア切り替えモジュールは、前記ハイパーバイザモジュールと統合される、請求項１に記載のシステム。
  12. 前記コア切り替えモジュールは、前記コア切り替えモジュールが前記第１の非対称コアによる前記アプリケーションの処理を選択的に停止するときに、前記第１の状態を保存する、請求項１に記載のシステム。
  13. 前記コア切り替えモジュールは、前記第２の非対称コアを起動し、前記第１の状態を使用して前記第２の非対称コアを初期化する、請求項１２に記載のシステム。
  14. 前記割り込みは、前記第２の非対称コアが前記アプリケーションの実行を再開した後に有効化される、請求項２に記載のシステム。
  15. 前記コア切り替えモジュールは、前記第２の非対称コアが起動したときに前記第１の非対称コアを停止し、前記第１の非対称コアが停止した後は、前記第１の非対称コアに電力が供給されないか、または待機電力が供給される、請求項１３に記載のシステム。
  16. 前記第１の非対称コアと通信するレベル２キャッシュ（Ｌ２キャッシュ）をさらに備え、前記第１の非対称コアが停止した後は、前記Ｌ２キャッシュに電力が供給されないか、または待機電力が供給される、請求項１５に記載のシステム。
  17. 前記コア切り替えモジュールは、前記第２の非対称コアが起動できなかったときに前記第１の状態を使用して前記第１の非対称コアを初期化し、前記第１の非対称コアは、前記第１のモードにおいて前記アプリケーションの実行を再開し、割り込みが有効化される、請求項１３に記載のシステム。
  18. 前記コア切り替えモジュールは、前記第２のモードと前記第１のモードとの間で前記システムの動作を切り替え、前記第１の制御信号を受け取った後に前記第２の非対称コアによる前記アプリケーションの処理を選択的に停止し、また前記第２の非対称コアの第２の状態を前記第１の非対称コアに転送し、前記第１の非対称コアは、前記第１のモードにおいて前記アプリケーションの実行を再開し、前記第１の制御信号は、割り込みが無効であることを示す、請求項１に記載のシステム。
  19. 前記第１のモード中、前記第１の非対称コアが前記アプリケーションの実行を再開するときに、命令翻訳なしに命令が実行される、請求項１８に記載のシステム。
  20. 前記アプリケーションにサービスを提供するオペレーティングシステム（ＯＳ）をさらに備え、前記コア切り替えモジュールは、前記第２の非対称コアと前記第１の非対称コアとの間で、ＯＳに対して透過的に前記アプリケーションの実行を切り替える、請求項１８に記載のシステム。
  21. 前記コア切り替えモジュールは、前記コア切り替えモジュールが前記第２の非対称コアによる前記アプリケーションの処理を選択的に停止するときに、前記第２の状態を保存する、請求項１８に記載のシステム。
  22. 前記コア切り替えモジュールは、前記第１の非対称コアを起動し、前記第２の状態を使用して前記第１の非対称コアを初期化する、請求項２１に記載のシステム。
  23. 前記割り込みは、前記第１の非対称コアが前記アプリケーションの実行を再開した後に有効化される、請求項１８に記載のシステム。
  24. 前記第１の非対称コアと通信するレベル２キャッシュ（Ｌ２キャッシュ）をさらに備え、前記第１の非対称コアが起動した後に、前記Ｌ２キャッシュに電力が供給される、請求項２２に記載のシステム。
  25. 前記コア切り替えモジュールは、前記第１の非対称コアが起動したときに前記第２の非対称コアを停止し、前記第２の非対称コアが停止した後は、前記第２の非対称コアに電力が供給されないか、または待機電力が供給される、請求項２２に記載のシステム。
  26. 前記コア切り替えモジュールは、前記第１の非対称コアが起動できなかったときに前記第２の状態を使用して前記第２の非対称コアを初期化し、前記第２の非対称コアは、前記第２のモードにおいて前記アプリケーションの実行を再開し、前記割り込みが有効化される、請求項２２に記載のシステム。
  27. 前記アプリケーションのコア使用率、リソース使用率、および動作性能のうちの少なくとも１つに基づき第２の制御信号を生成するコアプロファイルモジュールをさらに備える、請求項１に記載のシステム。
  28. 前記第２の制御信号に基づきコア変更シーケンス（ＣＣＳ）を開始するＣＣＳモジュールをさらに備え、前記コア切り替えモジュールは、前記ＣＣＳに基づき、前記第１の非対称コアおよび前記第２の非対称コアのうちの一方と、前記第１の非対称コアおよび前記第２の非対称コアのうちの他方との間で前記アプリケーションの実行を切り替える、請求項２７に記載のシステム。
  29. 前記ＣＣＳモジュールは、
    前記アプリケーションによる前記第２の非対称コアの前記コア使用率が、第１の所定の閾値以上である場合、
    前記アプリケーションによる前記第２の非対称コアの前記コア使用率が、第１の所定の期間、第２の所定の閾値以上である場合、
    前記第２の非対称コアの予想コア使用率であって、前記アプリケーションの種類および前記アプリケーションの実行の履歴のうちの少なくとも１つに基づき決定される前記予想コア使用率が、第３の所定の閾値以上である場合、
    前記アプリケーションによる前記第１の非対称コアの前記コア使用率が、第４の所定の閾値以下である場合、および
    前記アプリケーションによる前記第１の非対称コアの前記コア使用率が、第２の所定の期間、第５の所定の閾値以下である場合、のうちの少なくとも１つの場合に、前記ＣＣＳを開始する、請求項２８に記載のシステム。
  30. 前記ＣＣＳモジュールは、前記アプリケーションの種類、アプリケーションの数、および命令の種類のうちの少なくとも１つに基づき、前記ＣＣＳを開始する、請求項２８に記載のシステム。
  31. 前記コアプロファイルモジュールは、前記第１および第２の非対称コアのうちの一方と、前記第１および第２の非対称コアのうちの他方との間でアプリケーションの実行が切り替えられる回数に基づき、前記第２の制御信号を生成する、請求項２７に記載のシステム。
  32. 前記システムの電力消費を制御し、前記第２の制御信号および前記電力消費に基づき第３の制御信号を生成する、電力制御モジュールをさらに備える、請求項２７に記載のシステム。
  33. 前記第３の制御信号に基づきコア変更シーケンス（ＣＣＳ）を開始するＣＣＳモジュールをさらに備え、前記コア切り替えモジュールは、前記ＣＣＳに基づき、前記第１の非対称コアおよび前記第２の非対称コアのうちの一方と、前記第１の非対称コアおよび前記第２の非対称コアのうちの他方との間で前記アプリケーションの実行を切り替える、請求項３２に記載のシステム。
  34. 前記第２の制御信号に基づき周波数変更シーケンス（ＦＣＳ）を開始し、前記ＦＣＳに基づき前記第１および第２の非対称コアのうちの少なくとも１つの動作周波数を選択する、ＦＣＳモジュールをさらに備える、請求項２８に記載のシステム。
  35. 前記第２の制御信号に基づき電圧変更シーケンス（ＶＣＳ）を開始し、前記ＶＣＳに基づき前記第１および第２の非対称コアのうちの少なくとも１つの供給電圧を選択する、ＶＣＳモジュールをさらに備える、請求項２８に記載のシステム。
  36. 前記システムが前記第１のモードと前記第２のモードとの間で前記動作を切り替えるときに前記割り込みを無効化し、前記システムが前記第２のモードと前記第１のモードとの間で前記動作を切り替えるときに前記割り込みを無効化する、電力管理モジュールをさらに備える、請求項１８に記載のシステム。
  37. 複数の前記第１の非対称コアをさらに備え、前記コア切り替えモジュールは、前記システムが前記第１のモードで動作するときに、前記ＣＣＳに基づき、当該複数の前記第１の非対称コアのうちの２つ以上を選択的に動作状態および休止状態にする、請求項２８に記載のシステム。
  38. 前記コア切り替えモジュールと選択的に通信して、
    割り込みを受け取り、
    前記アプリケーションから第１の信号を受け取り、
    前記割り込みおよび前記第１の信号を、前記コア切り替えモジュールにより動作状態にされた前記第１の非対称コアおよび前記第２の非対称コアのうちの一方にルーティングする、グルーロジックモジュールをさらに備える、請求項１に記載のシステム。
  39. 請求項１に記載のシステムを備える、システムオンチップ（ＳＯＣ）。
  40. 請求項１に記載のシステムを備える、システムインパッケージ（ＳＩＰ）。
  41. コア切り替えシステムであって、
    第１のモードと第２のモードとの間で動作を切り替えるための切り替え信号を受け取る、モード切り替えモジュールであって、
    前記第１のモード中、アプリケーションに関連付けられた命令が第１の非対称コアにより実行され、第２の非対称コアは休止状態であり、
    前記第２のモード中、前記命令が前記第２の非対称コアにより実行され、前記第１の非対称コアは休止状態である、モード切り替えモジュールと、
    割り込みが無効化された後、前記第１の非対称コアによる前記アプリケーションの処理を停止する、コア動作化モジュールと、
    前記第１の非対称コアの状態を前記第２の非対称コアに転送する、状態転送モジュールとを備え、
    前記コア動作化モジュールは、前記第２の非対称コアに前記命令の実行を再開することを許可し、前記割り込みが有効化される、コア切り替えシステム。
  42. 前記第２のモード中、前記第２の非対称コアが前記命令の実行を再開するときに、命令翻訳なしに前記命令が実行される、請求項４１に記載のコア切り替えシステム。
  43. 前記第１の非対称コアの第１の最大速度および第１の最大動作電力レベルは、それぞれ、前記第２の非対称コアの第２の最大速度および第２の最大動作電力レベルより大きい、請求項４１に記載のコア切り替えシステム。
  44. 前記コア動作化モジュールは、前記第２の非対称コアが前記命令の実行を再開するときに、前記第１の非対称コアに電力を供給しないか、または待機電力を供給する、請求項４１に記載のコア切り替えシステム。
  45. データキャッシュミス率、命令キャッシュミス率、および前記第１の非対称コアにより実行される周期毎の命令数のうちの少なくとも１つに基づき、前記アプリケーションを実行するための予測命令実行率を生成し、前記予測命令実行率に基づき前記切り替え信号を生成するコアプロファイルモジュールをさらに備える、請求項４１に記載のコア切り替えシステム。
  46. 前記切り替え信号に基づきコア変更シーケンス（ＣＣＳ）を生成するＣＣＳモジュールをさらに備え、前記コア動作化モジュールは、前記ＣＣＳに基づき、前記第１の非対称コアおよび前記第２の非対称コアのうちの一方を起動し、前記第１の非対称コアおよび前記第２の非対称コアのうちの他方を停止する、請求項４１に記載のコア切り替えシステム。
  47. デバイスであって、
    アプリケーションにサービスを提供するカーネルを含むオペレーティングシステム（ＯＳ）を格納するメモリと、
    第１のモードと第２のモードとの間で動作を切り替えるコア切り替えモジュールであって、前記第１のモード中、前記アプリケーションに関連付けられた命令が第１の非対称コアにより実行され、第２の非対称コアは休止状態であり、前記第２のモード中、前記命令が前記第２の非対称コアにより実行され、前記第１の非対称コアは休止状態である、コア切り替えモジュールとを備え、
    前記コア切り替えモジュールは、前記カーネルより高位のレベルで動作する、デバイス。
  48. 前記コア切り替えモジュールは、前記第１のモードと前記第２のモードとの間で、前記ＯＳに対して透過的に動作を切り替える、請求項４７に記載のデバイス。
  49. 前記コア切り替えモジュールは、
    前記第１のモードと前記第２のモードとの間で動作を切り替えるための切り替え信号を受け取る、モード切り替えモジュールと、
    割り込みが無効化された後、前記第１の非対称コアによる前記アプリケーションの処理を停止する、コア動作化モジュールと、
    前記第１の非対称コアの状態を前記第２の非対称コアに転送する、状態転送モジュールとを備え、
    前記コア動作化モジュールは、前記第２の非対称コアに前記命令の実行を再開することを許可し、前記割り込みを有効化する、請求項４７に記載のデバイス。
  50. 前記第２のモード中、前記第２の非対称コアが前記命令の実行を再開するときに、前記第２の非対称コアは命令翻訳なしに前記命令を実行する、請求項４７に記載のデバイス。
  51. 前記第１の非対称コアの第１の最大速度および第１の最大動作電力レベルは、それぞれ、前記第２の非対称コアの第２の最大速度および第２の最大動作電力レベルより大きい、請求項４７に記載のデバイス。
  52. 前記コア切り替えモジュールは、前記第２の非対称コアが前記命令の実行を再開するときに、前記第１の非対称コアに電力を供給しないか、または待機電力を供給する、請求項４７に記載のデバイス。
  53. データキャッシュミス率、命令キャッシュミス率、および前記第１の非対称コアにより実行される周期毎の命令数のうちの少なくとも１つに基づき、前記アプリケーションを実行するための予測命令実行率を生成する、コアプロファイルモジュールをさらに備え、前記コア切り替えモジュールは、前記予測命令実行率に基づき、前記第１のモードおよび前記第２のモードのうちの一方と、前記第１のモードおよび前記第２のモードのうちの他方との間で動作を切り替える、請求項４７に記載のデバイス。
  54. データキャッシュミス率、命令キャッシュミス率、および前記第１の非対称コアおよび前記第２の非対称コアのうちの一方により実行される周期毎の命令数のうちの少なくとも１つに基づきコア変更シーケンス（ＣＣＳ）を生成するＣＣＳモジュールをさらに備え、前記コア切り替えモジュールは、前記ＣＣＳに基づき、前記第１の非対称コアおよび前記第２の非対称コアのうちの一方を起動し、前記第１の非対称コアおよび前記第２の非対称コアのうちの他方を停止する、請求項４７に記載のデバイス。
JP2010523107A 2007-08-27 2008-08-27 動的コア切り替え Active JP5257711B2 (ja)

Applications Claiming Priority (17)

Application Number Priority Date Filing Date Title
US96814307P 2007-08-27 2007-08-27
US60/968,143 2007-08-27
US97893607P 2007-10-10 2007-10-10
US60/978,936 2007-10-10
US98160607P 2007-10-22 2007-10-22
US60/981,606 2007-10-22
US2243108P 2008-01-21 2008-01-21
US61/022,431 2008-01-21
US2947608P 2008-02-18 2008-02-18
US61/029,476 2008-02-18
US4964108P 2008-05-01 2008-05-01
US61/049,641 2008-05-01
US5805008P 2008-06-02 2008-06-02
US61/058,050 2008-06-02
US12/145,660 US20080263324A1 (en) 2006-08-10 2008-06-25 Dynamic core switching
US12/145,660 2008-06-25
PCT/US2008/074416 WO2009029643A2 (en) 2007-08-27 2008-08-27 Dynamic core switching

Publications (3)

Publication Number Publication Date
JP2010538371A true JP2010538371A (ja) 2010-12-09
JP2010538371A5 JP2010538371A5 (ja) 2011-10-13
JP5257711B2 JP5257711B2 (ja) 2013-08-07

Family

ID=40388111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010523107A Active JP5257711B2 (ja) 2007-08-27 2008-08-27 動的コア切り替え

Country Status (6)

Country Link
US (3) US20080263324A1 (ja)
EP (1) EP2193419B1 (ja)
JP (1) JP5257711B2 (ja)
CN (1) CN101790709A (ja)
TW (1) TWI484329B (ja)
WO (1) WO2009029643A2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256306A (ja) * 2011-06-08 2012-12-27 Shijin Kogyo Sakushinkai 環境に配慮した演算処理異種計算機システム
JP2013527948A (ja) * 2010-03-25 2013-07-04 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ・システム内でタスクをディスパッチするための方法、システム及びコンピュータ・プログラム
JP2014507737A (ja) * 2011-03-11 2014-03-27 インテル・コーポレーション 異種マルチコアシステム用のダイナミックコア選択
JPWO2012120654A1 (ja) * 2011-03-08 2014-07-07 富士通株式会社 タスクスケジューリング方法およびマルチコアシステム
JP2014146095A (ja) * 2013-01-28 2014-08-14 Renesas Mobile Corp 半導体装置、電子装置、及び半導体装置の制御方法
JP2014528115A (ja) * 2011-09-06 2014-10-23 インテル・コーポレーション 電力効率の優れたプロセッサアーキテクチャ
JP2014532944A (ja) * 2011-11-07 2014-12-08 クアルコム，インコーポレイテッド リターン指向プログラミングエクスプロイトを検出するための方法、デバイス、およびシステム
JP2016133848A (ja) * 2015-01-15 2016-07-25 コニカミノルタ株式会社 画像形成装置、同装置におけるタスク制御方法及びタスク制御プログラム
JP2016537717A (ja) * 2013-12-23 2016-12-01 インテル・コーポレーション 複数のハイブリッドプロセッサコアを含むシステムオンチップ（ＳｏＣ）
JP2016201139A (ja) * 2016-08-04 2016-12-01 インテル・コーポレーション 電力効率の優れたプロセッサアーキテクチャ
JP2016212907A (ja) * 2016-08-04 2016-12-15 インテル・コーポレーション 電力効率の優れたプロセッサアーキテクチャ
JP2017021811A (ja) * 2016-08-04 2017-01-26 インテル・コーポレーション 電力効率の優れたプロセッサアーキテクチャ
JP2017049663A (ja) * 2015-08-31 2017-03-09 コニカミノルタ株式会社 画像形成装置、同装置におけるタスク制御方法及びタスク制御プログラム
JP2017050767A (ja) * 2015-09-03 2017-03-09 コニカミノルタ株式会社 画像形成装置、同装置におけるタスク制御方法及びタスク制御プログラム
KR101744126B1 (ko) 2014-12-26 2017-06-07 인텔 코포레이션 비대칭적 프로세서 코어 간의 협력적 실행을 위한 기법
JP2018501546A (ja) * 2014-10-30 2018-01-18 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ マルチコアプロセッサの熱緩和
KR101842200B1 (ko) 2012-01-31 2018-03-26 엘지전자 주식회사 이동 단말기 및 그 제어방법
US9977664B2 (en) 2013-04-03 2018-05-22 Renesas Electronics Corporation Information processing device and information processing method in heterogenous multi-cores having different architectures

Families Citing this family (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8886917B1 (en) * 2007-04-25 2014-11-11 Hewlett-Packard Development Company, L.P. Switching to core executing OS like codes upon system call reading greater than predetermined amount of data
US7841436B2 (en) 2008-01-21 2010-11-30 Amigo Mobility International Personal mobility vehicle
US8615647B2 (en) 2008-02-29 2013-12-24 Intel Corporation Migrating execution of thread between cores of different instruction set architecture in multi-core processor and transitioning each core to respective on / off power state
US8037350B1 (en) * 2008-04-30 2011-10-11 Hewlett-Packard Development Company, L.P. Altering a degree of redundancy used during execution of an application
US20090309243A1 (en) * 2008-06-11 2009-12-17 Nvidia Corporation Multi-core integrated circuits having asymmetric performance between cores
US20110213950A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US20110213998A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US20110213947A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US9672019B2 (en) * 2008-11-24 2017-06-06 Intel Corporation Systems, apparatuses, and methods for a hardware and software system to automatically decompose a program to multiple parallel threads
US10621092B2 (en) 2008-11-24 2020-04-14 Intel Corporation Merging level cache and data cache units having indicator bits related to speculative execution
US9189049B2 (en) * 2008-12-24 2015-11-17 Stmicroelectronics International N.V. Power management in a device
US8122269B2 (en) * 2009-01-07 2012-02-21 International Business Machines Corporation Regulating power consumption in a multi-core processor by dynamically distributing power and processing requests by a managing core to a configuration of processing cores
JP4970479B2 (ja) * 2009-03-03 2012-07-04 ソニー株式会社 情報処理システム
US8364857B2 (en) * 2009-08-31 2013-01-29 Qualcomm Incorporated Wireless modem with CPU and auxiliary processor that shifts control between processors when in low power state while maintaining communication link to wireless network
US8839012B2 (en) * 2009-09-08 2014-09-16 Advanced Micro Devices, Inc. Power management in multi-GPU systems
US8654895B2 (en) * 2009-12-15 2014-02-18 Stmicroelectronics International N.V. Frequency modulated signal decoding using a driver
US8619911B2 (en) * 2009-12-15 2013-12-31 Stmicroelectronics International N.V. Quadrature signal decoding using a driver
US8650629B2 (en) * 2009-12-16 2014-02-11 Intel Corporation Interface logic for a multi-core system-on-a-chip (SoC)
US8832483B1 (en) * 2009-12-16 2014-09-09 Applied Micro Cicuits Corporation System-on-chip with power-save mode processor
KR101651871B1 (ko) * 2009-12-28 2016-09-09 삼성전자주식회사 멀티코어 시스템 상에서 단위 작업을 할당하는 방법 및 그 장치
KR101640848B1 (ko) * 2009-12-28 2016-07-29 삼성전자주식회사 멀티코어 시스템 상에서 단위 작업을 할당하는 방법 및 그 장치
US8533505B2 (en) 2010-03-01 2013-09-10 Arm Limited Data processing apparatus and method for transferring workload between source and destination processing circuitry
US8418187B2 (en) 2010-03-01 2013-04-09 Arm Limited Virtualization software migrating workload between processing circuitries while making architectural states available transparent to operating system
US20110216078A1 (en) * 2010-03-04 2011-09-08 Paul Blinzer Method, System, and Apparatus for Processing Video and/or Graphics Data Using Multiple Processors Without Losing State Information
JP5472449B2 (ja) 2010-03-31 2014-04-16 富士通株式会社 マルチコアプロセッサシステム、電力制御方法、および電力制御プログラム
US9811385B2 (en) * 2010-04-28 2017-11-07 Wind River Systems, Inc. Optimizing task management
US8751833B2 (en) * 2010-04-30 2014-06-10 Arm Limited Data processing system
US8381004B2 (en) * 2010-05-26 2013-02-19 International Business Machines Corporation Optimizing energy consumption and application performance in a multi-core multi-threaded processor system
EP2581830A4 (en) * 2010-06-10 2017-01-11 Fujitsu Limited Multi-core processor system, method of power control, and power control program
GB2481232A (en) * 2010-06-16 2011-12-21 Advanced Risc Mach Ltd Cache for a multiprocessor system which can treat a local access operation as a shared access operation
US20110320766A1 (en) * 2010-06-29 2011-12-29 Youfeng Wu Apparatus, method, and system for improving power, performance efficiency by coupling a first core type with a second core type
US20130111249A1 (en) * 2010-07-21 2013-05-02 Jichuan Chang Accessing a local storage device using an auxiliary processor
CA2716646C (en) 2010-10-14 2020-04-07 Ibm Canada Limited - Ibm Canada Limitee Coordinated approach between middleware application and sub-systems
WO2012051972A2 (de) * 2010-10-19 2012-04-26 Conti Temic Microelectronic Gmbh Verfahren, zur effizienten nutzung eines zwei- oder mehrkernprozessors durch ein betriebssystem
TWI416843B (zh) * 2010-12-29 2013-11-21 Univ Nat Taiwan 動態電源排程與即時監控系統及其方法
US9645628B1 (en) * 2011-05-09 2017-05-09 EMC IP Holding Company LLC Combined data storage and computing appliance that provides scalable storage in a clustered computing environment
CN102759983A (zh) * 2011-05-10 2012-10-31 任少华 具有多个工作模式的计算机及其操作系统
CN106095046A (zh) * 2011-09-06 2016-11-09 英特尔公司 有功率效率的处理器体系结构
CN106020424B (zh) * 2011-09-06 2019-08-06 英特尔公司 有功率效率的处理器体系结构
US9069553B2 (en) * 2011-09-06 2015-06-30 Marvell World Trade Ltd. Switching tasks between heterogeneous cores
US9417855B2 (en) 2011-09-30 2016-08-16 Intel Corporation Instruction and logic to perform dynamic binary translation
WO2013079988A1 (en) * 2011-11-28 2013-06-06 Freescale Semiconductor, Inc. Integrated circuit device, asymmetric multi-core processing module, electronic device and method of managing execution of computer program code therefor
US20130155081A1 (en) * 2011-12-15 2013-06-20 Ati Technologies Ulc Power management in multiple processor system
WO2013095411A1 (en) * 2011-12-21 2013-06-27 Intel Corporation INCORPORATING ACCESS CONTROL FUNCTIONALITY INTO A SYSTEM ON A CHIP (SoC)
US9569278B2 (en) * 2011-12-22 2017-02-14 Intel Corporation Asymmetric performance multicore architecture with same instruction set architecture
WO2013100996A1 (en) * 2011-12-28 2013-07-04 Intel Corporation Binary translation in asymmetric multiprocessor system
US9727388B2 (en) 2011-12-29 2017-08-08 Intel Corporation Migrating threads between asymmetric cores in a multiple core processor
US9348594B2 (en) * 2011-12-29 2016-05-24 Intel Corporation Core switching acceleration in asymmetric multiprocessor system
US9720730B2 (en) 2011-12-30 2017-08-01 Intel Corporation Providing an asymmetric multicore processor system transparently to an operating system
KR101880452B1 (ko) 2012-02-06 2018-08-17 삼성전자주식회사 커널 수행 순서 스케줄링 방법 및 장치
KR101930752B1 (ko) * 2012-02-24 2018-12-19 삼성전자 주식회사 멀티 코어를 포함하는 전자 기기의 전력 제어 방법 및 장치
WO2013154539A1 (en) * 2012-04-10 2013-10-17 Empire Technology Development Llc Balanced processing using heterogeneous cores
US8954797B2 (en) * 2012-04-16 2015-02-10 International Business Machines Corporation Reconfigurable recovery modes in high availability processors
CN102789306A (zh) * 2012-06-11 2012-11-21 任少华 多模式智能计算机系统
US8799710B2 (en) * 2012-06-28 2014-08-05 International Business Machines Corporation 3-D stacked multiprocessor structures and methods to enable reliable operation of processors at speeds above specified limits
US9286116B2 (en) 2012-07-06 2016-03-15 Microsoft Technology Licensing, Llc Multiple core real-time task execution
US9354903B2 (en) * 2012-07-24 2016-05-31 Beijing Lenovo Software Ltd. Control method and electronic device
US9569279B2 (en) 2012-07-31 2017-02-14 Nvidia Corporation Heterogeneous multiprocessor design for power-efficient and area-efficient computing
US8766710B1 (en) 2012-08-10 2014-07-01 Cambridge Silicon Radio Limited Integrated circuit
US9471395B2 (en) * 2012-08-23 2016-10-18 Nvidia Corporation Processor cluster migration techniques
US9009508B2 (en) * 2012-08-28 2015-04-14 Advanced Micro Devices, Inc. Mechanism for reducing interrupt latency and power consumption using heterogeneous cores
US10554505B2 (en) 2012-09-28 2020-02-04 Intel Corporation Managing data center resources to achieve a quality of service
US9619284B2 (en) 2012-10-04 2017-04-11 Intel Corporation Dynamically switching a workload between heterogeneous cores of a processor
CN102929713A (zh) * 2012-10-08 2013-02-13 清华大学 支持多操作系统并行的松散耦合异质多核处理系统
US8996902B2 (en) 2012-10-23 2015-03-31 Qualcomm Incorporated Modal workload scheduling in a heterogeneous multi-processor system on a chip
CN102999151B (zh) * 2012-10-30 2016-09-28 惠州Tcl移动通信有限公司 降低电子设备功耗的方法以及电子设备
KR102005765B1 (ko) 2012-12-17 2019-07-31 삼성전자주식회사 시스템-온 칩과, 이의 동작 방법
CN103914121B (zh) * 2013-01-04 2017-04-19 华为技术有限公司 多机系统、用于优化多机系统功耗的方法及装置
US20150106601A1 (en) * 2013-01-10 2015-04-16 Huizhou Tcl Mobile Communication Co., Ltd Method for Automatically Adapting Application to Suitable Multicore Processing Mode and Mobile Device
US9367357B2 (en) * 2013-01-18 2016-06-14 Nec Corporation Simultaneous scheduling of processes and offloading computation on many-core coprocessors
US9086925B2 (en) * 2013-01-18 2015-07-21 Nec Laboratories America, Inc. Methods of processing core selection for applications on manycore processors
TWI507991B (zh) * 2013-02-27 2015-11-11 Rdc Semiconductor Co Ltd 多核心處理器及其相關控制方法與電腦系統
US10423216B2 (en) 2013-03-26 2019-09-24 Via Technologies, Inc. Asymmetric multi-core processor with native switching mechanism
KR102110812B1 (ko) * 2013-05-30 2020-05-14 삼성전자 주식회사 멀티 코어 시스템 및 멀티 코어 시스템의 작업 스케줄링 방법
CN105247503B (zh) * 2013-06-28 2019-02-12 英特尔公司 用于对跨设备的计算资源、存储资源和输入/输出资源进行聚合的技术
JP2015035073A (ja) * 2013-08-08 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の制御方法
US9891936B2 (en) 2013-09-27 2018-02-13 Intel Corporation Method and apparatus for page-level monitoring
KR102114109B1 (ko) * 2013-10-17 2020-05-22 에스케이하이닉스 주식회사 데이터 저장 장치
CN103593036B (zh) * 2013-11-05 2016-05-11 三星半导体(中国)研究开发有限公司 动态调整电压/时钟频率的片上系统
US9563457B2 (en) 2013-11-18 2017-02-07 Bitdefender IPR Management Ltd. Enabling a secure environment through operating system switching
US9965279B2 (en) * 2013-11-29 2018-05-08 The Regents Of The University Of Michigan Recording performance metrics to predict future execution of large instruction sequences on either high or low performance execution circuitry
US20150200667A1 (en) * 2014-01-15 2015-07-16 Qualcomm Incorporated Collapsible glue logic systems and methods
US10146297B2 (en) 2014-03-06 2018-12-04 Polar Electro Oy Device power saving during exercise
CN114578948A (zh) * 2014-03-06 2022-06-03 博能电子公司 腕表装置、方法以及计算机程序产品
KR102326945B1 (ko) * 2014-03-14 2021-11-16 삼성전자 주식회사 태스크 마이그레이션 방법 및 장치
US9419905B2 (en) 2014-04-04 2016-08-16 International Business Machines Corporation Data streaming scheduler for dual chipset architectures that includes a high performance chipset and a low performance chipset
KR20150136345A (ko) * 2014-05-27 2015-12-07 삼성전자주식회사 태스크 그룹 전달 방법 및 이를 제공하는 전자 장치
KR20160004152A (ko) * 2014-07-02 2016-01-12 삼성전자주식회사 멀티 프로세서의 태스크(task) 우선순위 결정 방법 및 이를 구현하는 전자장치
US9870226B2 (en) 2014-07-03 2018-01-16 The Regents Of The University Of Michigan Control of switching between executed mechanisms
CN104142729B (zh) * 2014-08-11 2019-04-23 联想(北京)有限公司 一种处理器的控制方法、装置和电子设备
CN104281243B (zh) * 2014-09-29 2017-11-10 大唐移动通信设备有限公司 一种射频远端设备的处理器及处理器复位方法
US20160116954A1 (en) * 2014-10-28 2016-04-28 Linkedln Corporation Dynamic adjustment of cpu operating frequency
US10015006B2 (en) * 2014-11-05 2018-07-03 Georgia Tech Research Corporation Systems and methods for measuring side-channel signals for instruction-level events
US9891964B2 (en) 2014-11-19 2018-02-13 International Business Machines Corporation Network traffic processing
US9898071B2 (en) 2014-11-20 2018-02-20 Apple Inc. Processor including multiple dissimilar processor cores
US9958932B2 (en) 2014-11-20 2018-05-01 Apple Inc. Processor including multiple dissimilar processor cores that implement different portions of instruction set architecture
US9690708B2 (en) 2015-05-19 2017-06-27 Qualcomm Incorporated Real-time cache behavior forecast using hypothetical cache
US9626295B2 (en) 2015-07-23 2017-04-18 Qualcomm Incorporated Systems and methods for scheduling tasks in a heterogeneous processor cluster architecture using cache demand monitoring
US20170031724A1 (en) * 2015-07-31 2017-02-02 Futurewei Technologies, Inc. Apparatus, method, and computer program for utilizing secondary threads to assist primary threads in performing application tasks
JP2017046084A (ja) * 2015-08-25 2017-03-02 コニカミノルタ株式会社 画像処理装置、制御タスクの割り当て方法及び割り当てプログラム
US9928115B2 (en) 2015-09-03 2018-03-27 Apple Inc. Hardware migration between dissimilar cores
US9977488B1 (en) * 2016-03-10 2018-05-22 Changming Kong Electronic device with smart power management system
FR3054902B1 (fr) 2016-08-04 2019-06-21 Thales Procede et dispositif de distribution de partitions sur un processeur multi-coeurs
US10903665B2 (en) 2016-11-01 2021-01-26 Microsoft Technology Licensing, Llc Usage data based battery charge or discharge time determination
US10488905B2 (en) 2016-11-16 2019-11-26 Microsoft Technology Licensing, Llc Dynamic energy storage device discharging
US11656666B2 (en) 2016-11-16 2023-05-23 Microsoft Technology Licensing, Llc Dynamic power source selection, charging, and discharging
US10884811B2 (en) 2017-06-04 2021-01-05 Apple Inc. Scheduler for AMP architecture with closed loop performance controller using static and dynamic thread grouping
US10725529B2 (en) 2017-06-26 2020-07-28 Microsoft Technology Licensing, Llc Target based power management
EP3646179B1 (en) * 2017-06-30 2023-10-25 Intel Corporation Modifying processor frequency based on interrupt rate
US10210923B2 (en) * 2017-07-12 2019-02-19 International Business Machines Corporation Activation of memory core circuits in an integrated circuit
US10698472B2 (en) * 2017-10-27 2020-06-30 Advanced Micro Devices, Inc. Instruction subset implementation for low power operation
US10713075B2 (en) * 2017-11-30 2020-07-14 International Business Machines Corporation Workload manager control of dynamic thread mode switch
US11436524B2 (en) * 2018-09-28 2022-09-06 Amazon Technologies, Inc. Hosting machine learning models
US11562288B2 (en) 2018-09-28 2023-01-24 Amazon Technologies, Inc. Pre-warming scheme to load machine learning models
KR20210016773A (ko) 2019-08-05 2021-02-17 삼성전자주식회사 프로세서의 주파수를 제어하는 전자 장치와 이의 동작 방법
CN112987986B (zh) * 2019-12-02 2022-08-16 Oppo广东移动通信有限公司 实现游戏应用的方法、装置、存储介质及电子设备
DE102019135293A1 (de) * 2019-12-19 2021-06-24 Endress+Hauser Process Solutions Ag Überwachungseinheit und Verfahren zur Überwachung der von Treibern einer Gerätezugriffseinrichtung belegten Ressourcen
KR102166644B1 (ko) * 2020-06-08 2020-10-16 삼성전자주식회사 복수의 이종 코어들을 포함하는 전자 시스템 및 이의 동작 방법
CN111694402B (zh) * 2020-06-11 2021-10-01 翱捷科技股份有限公司 单芯片异构系统的控制方法和可穿戴设备
TWI764759B (zh) * 2021-06-11 2022-05-11 円星科技股份有限公司 具備可靠容限設定的電路模組
CN115936080A (zh) * 2021-10-01 2023-04-07 三星电子株式会社 用于大规模计算的设备和方法
CN115509342B (zh) * 2022-10-31 2023-03-10 南京芯驰半导体科技有限公司 一种多核集群之间的切换方法及系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10207850A (ja) * 1997-01-23 1998-08-07 Nec Corp マルチプロセッサシステムにおけるディスパッチング方 式、ディスパッチング方法およびディスパッチングプログ ラムを記録した記録媒体
JPH11353052A (ja) * 1998-05-20 1999-12-24 Internatl Business Mach Corp <Ibm> コンピュータ内のプロセッサの動作速度制御方法及びコンピュータ
US20040003309A1 (en) * 2002-06-26 2004-01-01 Cai Zhong-Ning Techniques for utilization of asymmetric secondary processing resources
US20070094444A1 (en) * 2004-06-10 2007-04-26 Sehat Sutardja System with high power and low power processors and thread transfer
WO2007081218A1 (en) * 2006-01-10 2007-07-19 Cupp Computing As Dual mode power-saving computing system
US20070220246A1 (en) * 2006-03-16 2007-09-20 Microsoft Corporation Fast booting a computing device to a specialized experience
JP2007305106A (ja) * 2006-05-10 2007-11-22 Marvell World Trade Ltd 高電力プロセッサ及び低電力プロセッサ並びにスレッド転送を伴うシステム
JP2008513912A (ja) * 2004-09-28 2008-05-01 インテル・コーポレーション 利用可能な並列性の量に従って１命令当たりのエネルギーを変化させるための方法及び装置

Family Cites Families (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US650199A (en) * 1900-03-02 1900-05-22 Fred C Shellito Nut-lock.
US4425615A (en) * 1980-11-14 1984-01-10 Sperry Corporation Hierarchical memory system having cache/disk subsystem with command queues for plural disks
US5150465A (en) 1988-11-30 1992-09-22 Compaq Computer Corporation Mode-selectable integrated disk drive for computer
US5293500A (en) 1989-02-10 1994-03-08 Mitsubishi Denki K.K. Parallel processing method and apparatus
EP1031992B1 (en) * 1989-04-13 2006-06-21 SanDisk Corporation Flash EEPROM system
US5440749A (en) * 1989-08-03 1995-08-08 Nanotronics Corporation High performance, low cost microprocessor architecture
US5455913A (en) 1990-05-14 1995-10-03 At&T Global Information Solutions Company System and method for transferring data between independent busses
US5485595A (en) * 1993-03-26 1996-01-16 Cirrus Logic, Inc. Flash memory mass storage architecture incorporating wear leveling technique without using cam cells
US5502838A (en) 1994-04-28 1996-03-26 Consilium Overseas Limited Temperature management for integrated circuits
GB2286267A (en) 1994-02-03 1995-08-09 Ibm Energy-saving cache control system
EP0667579A1 (en) 1994-02-09 1995-08-16 Ballard Synergy Corporation Cache for optical storage device
JPH07271513A (ja) 1994-03-29 1995-10-20 Fujitsu Ltd ディスク制御方法及びディスク制御装置
US5596708A (en) * 1994-04-04 1997-01-21 At&T Global Information Solutions Company Method and apparatus for the protection of write data in a disk array
US5581736A (en) 1994-07-18 1996-12-03 Microsoft Corporation Method and system for dynamically sharing RAM between virtual memory and disk cache
US5659718A (en) * 1994-08-19 1997-08-19 Xlnt Designs, Inc. Synchronous bus and bus interface device
JPH0883148A (ja) 1994-09-13 1996-03-26 Nec Corp 磁気ディスク装置
GB9419246D0 (en) 1994-09-23 1994-11-09 Cambridge Consultants Data processing circuits and interfaces
US5815726A (en) * 1994-11-04 1998-09-29 Altera Corporation Coarse-grained look-up table architecture
US5768164A (en) * 1996-04-15 1998-06-16 Hewlett-Packard Company Spontaneous use display for a computing system
US6006320A (en) 1996-07-01 1999-12-21 Sun Microsystems, Inc. Processor architecture with independent OS resources
US5937423A (en) * 1996-12-26 1999-08-10 Intel Corporation Register interface for flash EEPROM memory arrays
US6567839B1 (en) * 1997-10-23 2003-05-20 International Business Machines Corporation Thread switch control in a multithreaded processor system
US6035408A (en) * 1998-01-06 2000-03-07 Magnex Corp. Portable computer with dual switchable processors for selectable power consumption
US6058414A (en) * 1998-01-07 2000-05-02 International Business Machines Corporation System and method for dynamic resource access in an asymmetric resource multiple processor computer system
US6219742B1 (en) * 1998-04-29 2001-04-17 Compaq Computer Corporation Method and apparatus for artificially generating general purpose events in an ACPI environment
JP4324276B2 (ja) 1998-06-03 2009-09-02 株式会社日立グローバルストレージテクノロジーズ 磁気ディスク誤り訂正方法及び装置
SG83684A1 (en) * 1998-07-07 2001-10-16 Compaq Computer Corp Computer system performing machine specific tasks before going to a low power state
US6578129B1 (en) * 1998-07-24 2003-06-10 Imec Vzw Optimized virtual memory management for dynamic data types
US6282614B1 (en) * 1999-04-15 2001-08-28 National Semiconductor Corporation Apparatus and method for reducing the power consumption of a microprocessor with multiple levels of caches
US6732280B1 (en) * 1999-07-26 2004-05-04 Hewlett-Packard Development Company, L.P. Computer system performing machine specific tasks before going to a low power state
US6457135B1 (en) * 1999-08-10 2002-09-24 Intel Corporation System and method for managing a plurality of processor performance states
US6624816B1 (en) 1999-09-10 2003-09-23 Intel Corporation Method and apparatus for scalable image processing
US6735708B2 (en) 1999-10-08 2004-05-11 Dell Usa, L.P. Apparatus and method for a combination personal digital assistant and network portable device
US6501999B1 (en) 1999-12-22 2002-12-31 Intel Corporation Multi-processor mobile computer system having one processor integrated with a chipset
US6496915B1 (en) * 1999-12-31 2002-12-17 Ilife Solutions, Inc. Apparatus and method for reducing power consumption in an electronic data storage system
US6631474B1 (en) * 1999-12-31 2003-10-07 Intel Corporation System to coordinate switching between first and second processors and to coordinate cache coherency between first and second processors during switching
JP2003523571A (ja) 2000-02-15 2003-08-05 オーツー・マイクロ・インク ポータブル電子機器のオーディオコントローラ
US6594724B1 (en) * 2000-03-30 2003-07-15 Hitachi Global Storage Technologies Netherlands B.V. Enhanced DASD with smaller supplementary DASD
US6633445B1 (en) 2000-06-09 2003-10-14 Iomega Corporation Method and apparatus for electrically coupling components in a removable cartridge
US6968469B1 (en) * 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
JP2002007373A (ja) 2000-06-20 2002-01-11 Fujitsu Ltd 半導体装置
US6785829B1 (en) 2000-06-30 2004-08-31 Intel Corporation Multiple operating frequencies in a processor
US6628469B1 (en) * 2000-07-11 2003-09-30 International Business Machines Corporation Apparatus and method for low power HDD storage architecture
US6631469B1 (en) * 2000-07-17 2003-10-07 Intel Corporation Method and apparatus for periodic low power data exchange
JP2002073497A (ja) 2000-09-04 2002-03-12 Sharp Corp 情報処理装置及び情報処理方法
KR100353731B1 (ko) * 2000-11-01 2002-09-28 (주)니트 젠 일회성 지문템플릿을 이용한 사용자 인증시스템 및 방법
US7036138B1 (en) 2000-11-08 2006-04-25 Digeo, Inc. Method and apparatus for scheduling broadcast information
US6735663B2 (en) 2000-12-18 2004-05-11 Dell Products L.P. Combination personal data assistant and personal computing device
US6785767B2 (en) 2000-12-26 2004-08-31 Intel Corporation Hybrid mass storage system and method with two different types of storage medium
US20020086719A1 (en) 2000-12-29 2002-07-04 Pankaj Kedia Low power subsystem for portable computers
US6986066B2 (en) * 2001-01-05 2006-01-10 International Business Machines Corporation Computer system having low energy consumption
US7197584B2 (en) 2001-01-26 2007-03-27 Dell Products L.P. Removable personal digital assistant in a dual personal computer/personal digital assistant computer architecture
US20020129288A1 (en) * 2001-03-08 2002-09-12 Loh Weng Wah Computing device having a low power secondary processor coupled to a keyboard controller
US7184003B2 (en) * 2001-03-16 2007-02-27 Dualcor Technologies, Inc. Personal electronics device with display switching
US6976180B2 (en) * 2001-03-16 2005-12-13 Dualcor Technologies, Inc. Personal electronics device
US7231531B2 (en) * 2001-03-16 2007-06-12 Dualcor Technologies, Inc. Personal electronics device with a dual core processor
US20030153354A1 (en) 2001-03-16 2003-08-14 Cupps Bryan T. Novel personal electronics device with keypad application
US6725336B2 (en) 2001-04-20 2004-04-20 Sun Microsystems, Inc. Dynamically allocated cache memory for a multi-processor unit
EP1402692A4 (en) 2001-06-04 2005-06-15 Nct Group Inc SYSTEM AND METHOD FOR INCREASING THE EFFECTIVE BANDWIDTH OF A COMMUNICATION NETWORK
US6901485B2 (en) * 2001-06-21 2005-05-31 International Business Machines Corporation Memory directory management in a multi-node computer system
US6925529B2 (en) * 2001-07-12 2005-08-02 International Business Machines Corporation Data storage on a multi-tiered disk system
US6996745B1 (en) * 2001-09-27 2006-02-07 Sun Microsystems, Inc. Process for shutting down a CPU in a SMP configuration
US7248585B2 (en) * 2001-10-22 2007-07-24 Sun Microsystems, Inc. Method and apparatus for a packet classifier
US6859856B2 (en) * 2001-10-23 2005-02-22 Flex P Industries Sdn. Bhd Method and system for a compact flash memory controller
US8181118B2 (en) * 2001-11-28 2012-05-15 Intel Corporation Personal information device on a mobile computing platform
JP2003167656A (ja) 2001-11-29 2003-06-13 Sony Corp 携帯型情報機器
US6804632B2 (en) 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US6639827B2 (en) * 2002-03-12 2003-10-28 Intel Corporation Low standby power using shadow storage
US7424623B2 (en) 2002-03-28 2008-09-09 O2 Micro International Limited Personal computer integrated with personal digital assistant
JP2003323417A (ja) 2002-04-30 2003-11-14 Matsushita Electric Ind Co Ltd 半導体集積回路装置
KR100441608B1 (ko) * 2002-05-31 2004-07-23 삼성전자주식회사 낸드 플래시 메모리 인터페이스 장치
US7269752B2 (en) 2002-06-04 2007-09-11 Lucent Technologies Inc. Dynamically controlling power consumption within a network node
US7082495B2 (en) * 2002-06-27 2006-07-25 Microsoft Corporation Method and apparatus to reduce power consumption and improve read/write performance of hard disk drives using non-volatile memory
KR100448905B1 (ko) 2002-07-29 2004-09-16 삼성전자주식회사 낸드플래쉬메모리를 시스템구동 및 저장용으로 사용하는장치
JP2005539309A (ja) 2002-09-16 2005-12-22 ティギ・コーポレイション 記憶システムアーキテクチャおよび多重キャッシュ装置
US6922754B2 (en) 2002-12-09 2005-07-26 Infabric Technologies, Inc. Data-aware data flow manager
US7080242B2 (en) * 2002-12-19 2006-07-18 Hewlett-Packard Development Company, L.P. Instruction set reconciliation for heterogeneous symmetric-multiprocessor systems
US6775180B2 (en) * 2002-12-23 2004-08-10 Intel Corporation Low power state retention
US6839801B2 (en) 2003-01-06 2005-01-04 International Business Machines Corporation Deferred writing of data to be synchronized on magnetic tape employing a non-volatile store
US7254730B2 (en) * 2003-02-14 2007-08-07 Intel Corporation Method and apparatus for a user to interface with a mobile computing device
US7080271B2 (en) 2003-02-14 2006-07-18 Intel Corporation Non main CPU/OS based operational environment
AU2003900764A0 (en) * 2003-02-20 2003-03-06 Secure Systems Limited Bus bridge security system and method for computers
JP2006523882A (ja) 2003-04-14 2006-10-19 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ユニバーサルなドライブ装置のためのフォーマットマッピング方式
US7093147B2 (en) 2003-04-25 2006-08-15 Hewlett-Packard Development Company, L.P. Dynamically selecting processor cores for overall power efficiency
US7221331B2 (en) * 2003-05-05 2007-05-22 Microsoft Corporation Method and system for auxiliary display of information for a computing device
US7240228B2 (en) 2003-05-05 2007-07-03 Microsoft Corporation Method and system for standby auxiliary processing of information for a computing device
US7069388B1 (en) * 2003-07-10 2006-06-27 Analog Devices, Inc. Cache memory data replacement strategy
US7047387B2 (en) 2003-07-16 2006-05-16 Microsoft Corporation Block cache size management via virtual memory manager feedback
US7925298B2 (en) * 2003-09-18 2011-04-12 Vulcan Portals Inc. User interface for a secondary display module of a mobile electronic device
US20050066209A1 (en) * 2003-09-18 2005-03-24 Kee Martin J. Portable electronic device having high and low power processors operable in a low power mode
US7500127B2 (en) 2003-09-18 2009-03-03 Vulcan Portals Inc. Method and apparatus for operating an electronic device in a low power mode
JP2005134820A (ja) 2003-10-31 2005-05-26 Canon Inc 自動焦点調整装置及びプログラム
US7017059B2 (en) 2003-12-12 2006-03-21 Cray Canada Inc. Methods and apparatus for replacing cooling systems in operating computers
US20050132239A1 (en) * 2003-12-16 2005-06-16 Athas William C. Almost-symmetric multiprocessor that supports high-performance and energy-efficient execution
WO2005059750A1 (en) * 2003-12-16 2005-06-30 Real Enterprise Solutions Development B.V. Memory management in a computer system using different swapping criteria
US20050152670A1 (en) 2004-01-14 2005-07-14 Quantum Corporation Auxiliary memory in a tape cartridge
US7334142B2 (en) * 2004-01-22 2008-02-19 International Business Machines Corporation Reducing power consumption in a logically partitioned data processing system with operating system call that indicates a selected processor is unneeded for a period of time
US7136973B2 (en) 2004-02-04 2006-11-14 Sandisk Corporation Dual media storage device
US7421602B2 (en) 2004-02-13 2008-09-02 Marvell World Trade Ltd. Computer with low-power secondary processor and secondary display
US20060050429A1 (en) 2004-02-19 2006-03-09 Gunderson Neal F Flex spring for sealed connections
US7617359B2 (en) 2004-06-10 2009-11-10 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US7788427B1 (en) 2005-05-05 2010-08-31 Marvell International Ltd. Flash memory interface for disk drive
US20070083785A1 (en) * 2004-06-10 2007-04-12 Sehat Sutardja System with high power and low power processors and thread transfer
US7730335B2 (en) 2004-06-10 2010-06-01 Marvell World Trade Ltd. Low power computer with main and auxiliary processors
US7702848B2 (en) 2004-06-10 2010-04-20 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US7634615B2 (en) 2004-06-10 2009-12-15 Marvell World Trade Ltd. Adaptive storage system
US7574541B2 (en) 2004-08-03 2009-08-11 Lsi Logic Corporation FIFO sub-system with in-line correction
US20060069848A1 (en) * 2004-09-30 2006-03-30 Nalawadi Rajeev K Flash emulation using hard disk
US20060075185A1 (en) * 2004-10-06 2006-04-06 Dell Products L.P. Method for caching data and power conservation in an information handling system
US7472222B2 (en) 2004-10-12 2008-12-30 Hitachi Global Storage Technologies Netherlands B.V. HDD having both DRAM and flash memory
US7346787B2 (en) * 2004-12-07 2008-03-18 Intel Corporation System and method for adaptive power management
US7882299B2 (en) 2004-12-21 2011-02-01 Sandisk Corporation System and method for use of on-chip non-volatile memory write cache
JP2006266511A (ja) 2005-03-22 2006-10-05 Matsushita Electric Ind Co Ltd 製氷装置
US20060218324A1 (en) 2005-03-25 2006-09-28 Matsushita Electrical Industrial Co., Ltd Systems and methods for flexible data transfers in SDIO and/or MMC
US20060230226A1 (en) 2005-04-12 2006-10-12 M-Systems Flash Disk Pioneers, Ltd. Hard disk drive with optional cache memory
US7620773B2 (en) 2005-04-15 2009-11-17 Microsoft Corporation In-line non volatile memory disk read cache and write buffer
US7461275B2 (en) * 2005-09-30 2008-12-02 Intel Corporation Dynamic core swapping
US7492368B1 (en) 2006-01-24 2009-02-17 Nvidia Corporation Apparatus, system, and method for coalescing parallel memory requests
US20080005462A1 (en) 2006-06-30 2008-01-03 Mosaid Technologies Incorporated Method of configuring non-volatile memory for a hybrid disk drive
US7717350B2 (en) * 2006-06-30 2010-05-18 Advanced Micro Devices, Inc. Portable computing platform having multiple operating modes and heterogeneous processors
EP2058725A3 (en) * 2007-06-11 2015-07-22 Mediatek Inc. Method of and apparatus for reducing power consumption within an integrated circuit
JP2011045406A (ja) 2009-08-25 2011-03-10 Hamanaka Kk まきぐるみ手芸方法及び該方法により製作された造形物
JP5289267B2 (ja) 2009-10-14 2013-09-11 大光電気株式会社 リードスイッチ制御装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10207850A (ja) * 1997-01-23 1998-08-07 Nec Corp マルチプロセッサシステムにおけるディスパッチング方 式、ディスパッチング方法およびディスパッチングプログ ラムを記録した記録媒体
JPH11353052A (ja) * 1998-05-20 1999-12-24 Internatl Business Mach Corp <Ibm> コンピュータ内のプロセッサの動作速度制御方法及びコンピュータ
US20040003309A1 (en) * 2002-06-26 2004-01-01 Cai Zhong-Ning Techniques for utilization of asymmetric secondary processing resources
US20070094444A1 (en) * 2004-06-10 2007-04-26 Sehat Sutardja System with high power and low power processors and thread transfer
JP2008513912A (ja) * 2004-09-28 2008-05-01 インテル・コーポレーション 利用可能な並列性の量に従って１命令当たりのエネルギーを変化させるための方法及び装置
WO2007081218A1 (en) * 2006-01-10 2007-07-19 Cupp Computing As Dual mode power-saving computing system
US20070220246A1 (en) * 2006-03-16 2007-09-20 Microsoft Corporation Fast booting a computing device to a specialized experience
JP2007305106A (ja) * 2006-05-10 2007-11-22 Marvell World Trade Ltd 高電力プロセッサ及び低電力プロセッサ並びにスレッド転送を伴うシステム

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013527948A (ja) * 2010-03-25 2013-07-04 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ・システム内でタスクをディスパッチするための方法、システム及びコンピュータ・プログラム
JPWO2012120654A1 (ja) * 2011-03-08 2014-07-07 富士通株式会社 タスクスケジューリング方法およびマルチコアシステム
JP2016095871A (ja) * 2011-03-11 2016-05-26 インテル・コーポレーション 異種マルチコアシステム用のダイナミックコア選択
US10534424B2 (en) 2011-03-11 2020-01-14 Intel Corporation Dynamic core selection for heterogeneous multi-core systems
JP2016095870A (ja) * 2011-03-11 2016-05-26 インテル・コーポレーション 異種マルチコアシステム用のダイナミックコア選択
US10437319B2 (en) 2011-03-11 2019-10-08 Intel Corporation Dynamic core selection for heterogeneous multi-core systems
US11755099B2 (en) 2011-03-11 2023-09-12 Intel Corporation Dynamic core selection for heterogeneous multi-core systems
US10437318B2 (en) 2011-03-11 2019-10-08 Intel Corporation Dynamic core selection for heterogeneous multi-core systems
JP2020035472A (ja) * 2011-03-11 2020-03-05 インテル・コーポレーション 異種マルチコアシステム用のダイナミックコア選択
JP2015187878A (ja) * 2011-03-11 2015-10-29 インテル・コーポレーション 異種マルチコアシステム用のダイナミックコア選択
US9501135B2 (en) 2011-03-11 2016-11-22 Intel Corporation Dynamic core selection for heterogeneous multi-core systems
JP2016095872A (ja) * 2011-03-11 2016-05-26 インテル・コーポレーション 異種マルチコアシステム用のダイナミックコア選択
JP2014507737A (ja) * 2011-03-11 2014-03-27 インテル・コーポレーション 異種マルチコアシステム用のダイナミックコア選択
JP2012256310A (ja) * 2011-06-08 2012-12-27 Shijin Kogyo Sakushinkai 異種計算機システムのためのスーパーオペレーティングシステム
JP2012256309A (ja) * 2011-06-08 2012-12-27 Shijin Kogyo Sakushinkai 異種計算機システムにおけるプロセッサブリッジ
JP2012256306A (ja) * 2011-06-08 2012-12-27 Shijin Kogyo Sakushinkai 環境に配慮した演算処理異種計算機システム
US9870047B2 (en) 2011-09-06 2018-01-16 Intel Corporation Power efficient processor architecture
US10664039B2 (en) 2011-09-06 2020-05-26 Intel Corporation Power efficient processor architecture
US9360927B2 (en) 2011-09-06 2016-06-07 Intel Corporation Power efficient processor architecture
JP2014528115A (ja) * 2011-09-06 2014-10-23 インテル・コーポレーション 電力効率の優れたプロセッサアーキテクチャ
US10048743B2 (en) 2011-09-06 2018-08-14 Intel Corporation Power efficient processor architecture
US9864427B2 (en) 2011-09-06 2018-01-09 Intel Corporation Power efficient processor architecture
US9262627B2 (en) 2011-11-07 2016-02-16 Qualcomm Incorporated Methods, devices, and systems for detecting return oriented programming exploits
JP2014532944A (ja) * 2011-11-07 2014-12-08 クアルコム，インコーポレイテッド リターン指向プログラミングエクスプロイトを検出するための方法、デバイス、およびシステム
KR101842200B1 (ko) 2012-01-31 2018-03-26 엘지전자 주식회사 이동 단말기 및 그 제어방법
JP2014146095A (ja) * 2013-01-28 2014-08-14 Renesas Mobile Corp 半導体装置、電子装置、及び半導体装置の制御方法
US9977664B2 (en) 2013-04-03 2018-05-22 Renesas Electronics Corporation Information processing device and information processing method in heterogenous multi-cores having different architectures
JP2016537717A (ja) * 2013-12-23 2016-12-01 インテル・コーポレーション 複数のハイブリッドプロセッサコアを含むシステムオンチップ（ＳｏＣ）
JP2018501546A (ja) * 2014-10-30 2018-01-18 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ マルチコアプロセッサの熱緩和
KR101744126B1 (ko) 2014-12-26 2017-06-07 인텔 코포레이션 비대칭적 프로세서 코어 간의 협력적 실행을 위한 기법
JP2016133848A (ja) * 2015-01-15 2016-07-25 コニカミノルタ株式会社 画像形成装置、同装置におけるタスク制御方法及びタスク制御プログラム
JP2017049663A (ja) * 2015-08-31 2017-03-09 コニカミノルタ株式会社 画像形成装置、同装置におけるタスク制御方法及びタスク制御プログラム
JP2017050767A (ja) * 2015-09-03 2017-03-09 コニカミノルタ株式会社 画像形成装置、同装置におけるタスク制御方法及びタスク制御プログラム
JP2017021811A (ja) * 2016-08-04 2017-01-26 インテル・コーポレーション 電力効率の優れたプロセッサアーキテクチャ
JP2016212907A (ja) * 2016-08-04 2016-12-15 インテル・コーポレーション 電力効率の優れたプロセッサアーキテクチャ
JP2016201139A (ja) * 2016-08-04 2016-12-01 インテル・コーポレーション 電力効率の優れたプロセッサアーキテクチャ

Also Published As

Publication number Publication date
JP5257711B2 (ja) 2013-08-07
TW200915061A (en) 2009-04-01
US20080263324A1 (en) 2008-10-23
CN101790709A (zh) 2010-07-28
US20160034022A1 (en) 2016-02-04
TWI484329B (zh) 2015-05-11
EP2193419A2 (en) 2010-06-09
US9158355B2 (en) 2015-10-13
WO2009029643A3 (en) 2009-12-30
US20080288748A1 (en) 2008-11-20
WO2009029643A2 (en) 2009-03-05
EP2193419B1 (en) 2018-10-31

Similar Documents

Publication Publication Date Title
JP5257711B2 (ja) 動的コア切り替え
US10775875B2 (en) Devices and methods for switching and communication among multiple operating systems and application management methods thereof
US8650426B2 (en) System and method for controlling central processing unit power in a virtualized system
US9894605B2 (en) Low-power wearable devices and methods for switching and communication among multiple operating systems and application management methods thereof
US6016548A (en) Apparatus for controlling duty ratio of power saving of CPU
JP5312478B2 (ja) データ・プロセッサのパフォーマンス予測
CN106155265B (zh) 有功率效率的处理器体系结构
US8782454B2 (en) System and method for managing clock speed based on task urgency
US7814485B2 (en) System and method for adaptive power management based on processor utilization and cache misses
KR100193920B1 (ko) 멀티 프로세서형 컴퓨터
KR101409055B1 (ko) 추론된 작업부하 병렬성에 기초하여 중앙 처리 장치 전력을 제어하는 시스템 및 방법
US20090204835A1 (en) Use methods for power optimization using an integrated circuit having power domains and partitions
US20090201082A1 (en) Integrated circuit device having power domains and partitions based on use case power optimization
US8812761B2 (en) System and method for adjusting power usage to reduce interrupt latency
TWI578154B (zh) 用於電源管理的系統、方法及設備
JP2015064676A (ja) 情報処理装置、半導体装置、情報処理方法およびプログラム
JP2005528664A (ja) Ｃｐｕのパワーダウン方法及びそのための装置
JPH0850523A (ja) コンピュータシステムにおける消費電力管理方法及び装置
US8717371B1 (en) Transitioning between operational modes in a hybrid graphics system
CN102141920A (zh) 一种动态配置C-State方法和通信设备
GB2506169A (en) Limiting task context restore if a flag indicates task processing is disabled
JP2023505459A (ja) 異種プロセッサ間のタスク遷移の方法
US20160216756A1 (en) Power management in computing devices
JP2003345474A (ja) コンピュータシステムおよびデータ転送制御方法
Cohen et al. The Low-Power Design of Android Application and Intel Graphics Performance Analyzers (Intel GPA): Assisted Power Optimization

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110826

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130410

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5257711

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250